KR100731122B1 - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100731122B1 KR100731122B1 KR1020050132689A KR20050132689A KR100731122B1 KR 100731122 B1 KR100731122 B1 KR 100731122B1 KR 1020050132689 A KR1020050132689 A KR 1020050132689A KR 20050132689 A KR20050132689 A KR 20050132689A KR 100731122 B1 KR100731122 B1 KR 100731122B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- region
- image sensor
- diffusion region
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000007667 floating Methods 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 abstract description 5
- 230000009977 dual effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 26
- 238000002955 isolation Methods 0.000 description 18
- 238000012546 transfer Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Abstract
본 발명은 트랜스퍼 트랜지스터의 게이트를 듀얼 게이트(dual gate)로 형성함으로써 플로팅 확산 영역의 동작 범위(dynamic range)를 확대하도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것으로서, 포토 다이오드 영역과 트랜지스터 영역으로 정의된 반도체 기판과, 상기 반도체 기판의 포토다이오드 영역에 일정한 간격을 갖고 게이트 절연막을 개재하여 형성되는 제 1 게이트 전극 및 제 2 게이트 전극과, 상기 제 1 게이트 전극 및 제 2 게이트 전극 양측의 포토 다이오드 영역에 형성되는 제 1 도전형 확산영역과, 상기 제 1 게이트 전극 및 제 2 게이트 전극의 양측면에 형성되는 절연막 측벽과, 상기 트랜지스터 영역에 형성되는 플로팅 확산 영역을 포함하여 구성됨을 특징으로 한다.
이미지 센서, 포토다이오드, 플로팅 확산 영역, 듀얼 게이트, 트랜스퍼
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 구조 단면도
도 4a 및 도 4b는 종래 기술에 의한 CMOS 이미지 센서에서 트랜스퍼 트랜지스터의 동작에 따른 전자의 흐름을 나타낸 도면
도 5a는 본 발명에 의한 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 5b는 도 5a의 Ⅵ-Ⅵ'선에 따른 CMOS 이미지 센서의 단면도
도 6a 내지 도 6f는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 개략적인 공정단면도
도 7은 본 발명에 의한 CMOS 이미지 센서의 동작을 설명하기 위한 도면
도면의 주요 부분에 대한 부호의 설명
101 : 반도체 기판 102 : 에피층
103 : 소자 격리막 104 : 게이트 절연막
105a,105b : 제 1, 제 2 게이트 전극 106 : 제 1 감광막
107 : 저농도 n-형 확산 영역 108 : 절연막 측벽
109 : 제 2 감광막 110 : 고농도 n+형 확산 영역
111 : 제 3 감광막 112 : p)형 확산 영역
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 이미지 센서의 동작 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비 하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다.
여기서, 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 트랜스퍼 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 분리 영역으로 정의된 p++형 도전형 반도체 기판(61)에 형 성되는 p-형 에피층(62)과, 상기 반도체 기판(61)의 액티브 영역을 정의하기 위해 소자 분리 영역에 형성되는 소자 격리막(63)과, 상기 반도체 기판(61)의 액티브 영역에 게이트 절연막(64)을 개재하여 형성되는 게이트 전극(65)과, 상기 게이트 전극(65) 일측의 포토 다이오드 영역에 형성되는 저농도 n-형 확산 영역(67)과, 상기 게이트 전극(65)의 양측면에 형성되는 절연막 측벽(68)과, 상기 게이트 전극(65) 타측의 트랜지스터 영역에 형성되는 고농도 n+형 확산 영역(플로팅 확산 영역)(69)과, 상기 저농도 n-형 확산 영역(67)이 형성된 반도체 기판(61)의 표면내에 형성되는 P0형 확산 영역(72)을 포함하여 구성되어 있다.
도 4a 및 도 4b는 종래 기술에 의한 CMOS 이미지 센서에서 트랜스퍼 트랜지스터의 동작에 따른 전자의 흐름을 나타낸 도면이다.
도 4a에 도시한 바와 같이, 빛에 의해 포토다이오드 영역(PD)인 저농도 n-형 확산영역(67)에서 생성된 전자들은 트랜스퍼 트랜지스터의 게이트 전극(65)에 ON 신호가 인가되면, 도 4b에서와 같이, 플로팅 확산 영역(FD)인 고농도 n형 확산 영역(69)으로 전달되어진다.
그러나 포토다이오드 영역이나 플로팅 확산 영역의 커패시턴스에 따라 일정량 이상의 빛이 들어오면 플로팅 확산 영역의 커패시턴스가 포화(saturation)되고 더 이상 반응을 하지 못하게 되어 버린다.
그러나 상기와 같은 종래 기술에 의한 씨모스 이미지 센서에 있어서 다음과 같은 문제점이 있었다.
즉, 포토다이오드 영역이나 플로팅 확산 영역의 커패시턴스에 따라 일정량 이상의 빛이 들어오면 플로팅 확산 영역의 커패시턴스가 포화(saturation)되고 더 이상 반응을 하지 못하게 되어 버린다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 트랜스퍼 트랜지스터의 게이트를 듀얼 게이트(dual gate)로 형성함으로써 플로팅 확산 영역의 동작 범위(dynamic range)를 확대하도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적들 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 포토 다이오드 영역과 트랜지스터 영역으로 정의된 반도체 기판과, 상기 반도체 기판의 포토다이오드 영역에 일정한 간격을 갖고 게이트 절연막을 개재하여 형성되는 제 1 게이트 전극 및 제 2 게이트 전극과, 상기 제 1 게이트 전극 및 제 2 게이트 전극 양측의 포토 다이오드 영역에 형성되는 제 1 도전형 확산영역과, 상기 제 1 게이트 전극 및 제 2 게이트 전극의 양측면에 형성되는 절연막 측벽과, 상기 트랜지스터 영역에 형성되는 플로팅 확산 영역을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 포토 다이오드 영역과 트랜지스터 영역으로 정의된 반도체 기판의 포토 다이오드 영역에 게이트 절연막을 개재하여 일정한 간격을 갖는 제 1 게이트 전극 및 제 2 게이트 전극을 형성하는 단계와, 상기 제 1 게이트 전극 및 제 2 게이트 전극 양측의 포토 다이오드 영역에 제 1 도전형 확산 영역을 형성하는 단계와, 상기 제 1 게이트 전극 및 제 2 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계와, 상기 반도체 기판의 트랜지스터 영역에 플로팅 확산 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 5a는 본 발명에 의한 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이고, 도 5b는 도 5a의 Ⅵ-Ⅵ'선에 따른 CMOS 이미지 센서의 단면도이다.
도 5a에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(105, 205, 305, 405)이 형성된다.
즉, 상기 게이트 전극(105)에 의해 트랜스퍼 트랜지스터가 형성되고, 상기 게이트 전극(205)에 의해 리셋 트랜지스터가 형성되고, 상기 게이트 전극(305)에 의해 드라이브 트랜지스터가 형성되며, 상기 게이트 전극(405)에 의해 셀렉트 트랜지스터가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(105, 205, 305, 405) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
또한, 상기 트랜스퍼 트랜지스터의 게이트 전극(105)은 "⊃" 형태로 포토다이오드 영역에 형성되어 있다.
즉, 도 5b에 도시한 바와 같이, 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 분리 영역으로 정의된 p++형 도전형 반도체 기판(101)에 형성되는 p-형 에피층(102)과, 상기 반도체 기판(101)의 액티브 영역을 정의하기 위해 소자 분리 영역에 형성되는 소자 격리막(103)과, 상기 반도체 기판(101)의 액티브 영역에 게이트 절연막(104)을 개재하여 일정한 간격을 갖고 형성되는 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)과, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b) 일측의 포토 다이오드 영역에 형성되는 저농도 n-형 확산 영역(107)과, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)의 양측면에 형성되는 절연막 측벽(108)과, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b) 타측의 트랜지스터 영역에 형성되는 고농도 n+형 확산 영역(플로팅 확산 영역)(110)과, 상기 저농도 n-형 확산 영역(107)이 형성된 반도체 기판(101)의 표면내에 형성되는 P0형 확산 영역(112)을 포함하여 구성되어 있다.
여기서, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)의 폭은 서로 다르게 형성 즉, 채널 길이가 서로 다르게 구성된다.
또한, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)에 인가되는 전압을 빛의 양에 따라 다르게 인가할 수 있다.
즉, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b) 중 하나만 턴-온(turn-on)시키거나 모두 턴-온시킬 수 있고, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)이 둘 다 턴-온되었을 때와 하나만 턴-온되었을 때는 각각 다른 출력신호를 내 보내게 된다.
또한, 상기 제 1 게이트 전극(105a)은 포토다이오드 영역에 일부가 걸치도록 형성되고, 상기 제 2 게이트 전극(105b)은 포토다이오드 영역을 관통하여 가로지면서 형성되어 있다.
도 6a 내지 도 6f는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 개략적인 공정 단면도이다.
도 6a에 도시한 바와 같이, 고농도 P++형 반도체 기판(101)에 에피택셜(epitaxial) 공정을 실시하여 저농도 P-형 에피층(102)을 형성한다.
이어, 상기 반도체 기판(101)을 액티브 영역과 소자 분리 영역을 정의하고, STI 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(103)을 형성한다.
여기서, 도면에는 도시하지 않았지만 상기 소자 격리막(103)을 형성하는 방법을 설명하면 다음과 같다.
먼저, 반도체 기판위에 패드 산화막(pad oxide), 패드 질화막(pad nitride) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 차례로 형성하고, 상기 TEOS 산화막위에 감광막을 형성한다.
이어, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 상기 감광막을 노광하고 현상하여 상기 감광막을 패터닝한다. 이때, 상기 소자 분리 영역 의 감광막이 제거한다.
그리고 상기 패터닝된 감광막을 마스크로 이용하여 상기 소자 분리 영역의 패드 산화막, 패드 질화막 및 TEOS 산화막을 선택적으로 제거한다.
이어, 상기 패터닝된 패드 산화막, 패드 질화막 및 TEOS 산화막을 마스크로 이용하여 상기 소자 분리 영역의 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 상기 감광막을 모두 제거한다.
이어, 상기 트렌치의 내부에 절연 물질을 매립하여 상기 트렌치의 내부에 소자 격리막(103)을 형성한다. 이어, 상기 패드 산화막, 패드 질화막 및 TEOS 산화막을 제거한다.
도 6b에 도시한 바와 같이, 상기 소자 분리막(103)이 형성된 에피층(102) 전면에 게이트 절연막(104)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착한다.
여기서, 상기 게이트 절연막(104)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수도 있다.
그리고 상기 도전층 및 게이트 절연막(104)을 선택적으로 제거하여 일정한 간격을 갖는 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)을 형성한다.
여기서, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105,107b)은 트랜스퍼 트랜지스터의 게이트 전극으로서, 이후에 동일한 온/오프 전압이 인가된다.
도 6c에 도시한 바와 같이, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)을 포함한 반도체 기판(101)의 전면에 제 1 감광막(106)을 도포하고, 노광 및 현상 공정으로 각 포토 다이오드 영역이 노출되도록 상기 제 1 감광막(106)을 선택적으로 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(106)을 마스크로 이용하여 상기 에피층(102)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 n-형 확산 영역(107)을 형성한다.
도 6d에 도시한 바와 같이, 상기 제 1 감광막(106)을 제거하고, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)을 포함한 반도체 기판(101)의 전면에 절연막을 형성한 후, 전면에 에치백 공정을 실시하여 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)의 양측면에 절연막 측벽(108)을 형성한다.
이어, 상기 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)을 포함한 반도체 기판(101) 전면에 제 2 감광막(109)을 도포하고, 노광 및 현상 공정으로 각 포토다이오드 영역을 커버하고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 2 감광막(109)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 제 2 도전형(n+형) 불순물 이온을 주입하여 n+형 확산 영역(플로팅 확산 영역)(110)을 형성한다.
도 6e에 도시한 바와 같이, 상기 제 2 감광막(109)을 제거하고, 상기 반도체 기판(101)의 전면에 제 3 감광막(111)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(111)을 마스크로 이용하여 상기 n-형 확산 영역(107)이 형성된 에피층(102)에 제 1 도전형(p0형) 불순물 이온을 주입하여 상기 에피층(102)의 표면내에 p0형 확산 영역(112)을 형성한다.
도 6f에 도시한 바와 같이, 상기 제 3 감광막(111)을 제거하고, 상기 반도체 기판(101)에 열처리 공정을 실시하여 각 불순물 확산영역을 확산시킨다.
이후, 공정은 도면에 도시하지 않았지만, 전면에 다수의 층간 절연막의 금속배선을 형성한 후 칼라 필터층과 마이크로렌즈를 형성하여 이미지 센서를 완성한다.
도 7은 본 발명에 의한 CMOS 이미지 센서의 동작을 설명하기 위한 도면이다.
도 7a에서와 같이, 서로 다른 폭을 갖고 형성된 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)을 이용하여 포토다이오드 영역(PD)을 두 부분으로 나누어 적은 양의 빛이 들어오면 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)에 모두 ON 전압을 인가하여 전달되는 전자의 수가 많게 하고, 많은 양의 빛이 들어오면 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b) 중 하나의 게이트 전극에만 ON 전압을 인가하여 전달되는 전자의 수를 적게 하며, 이때 이것의 증폭을 각각 다르게 함으로 많은 양의 빛에 대한 반응과 적은 양의 빛에 대한 반응 특성을 개선할 수 있다.
즉, 빛이 적은 경우 트랜스퍼 트랜지스터에 인가되는 전압을 크게 하여 제 1 게이트 전극 및 제 2 게이트 전극(105a,105b)에 모두 ON 전압을 인가하여 플로팅 확산 영역(FD)로 넘겨주는 전자의 양을 많게 함으로 적은 양의 빛에 대한 반응의 감도를 높일 수 있다.
또한, 빛이 많을 경우 트랜스퍼 트랜지스터에 적은 전압을 인가하여 상대적으로 길이가 작은 제 1 게이트 전극(105a)만 턴온되게 하여 플로팅 확산영역으로 넘기는 전자를 적게 함으로서 플로팅 확산 영역이 포화되어 더 많은 빛에 대한 반응을 못하게 하는 경우를 방지할 수 있다.
한편, 본 발명의 실시예에서는 상기 제 1 게이트 전극(105a)의 문턱전압은 0.5V, 상기 제 2 게이트 전극(105b)의 문턱전압은 0.1V 정도로 가지게 하여 채널 길이(channel length)을 갖게 하면서 동작을 시키고 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상세히 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 트랜스퍼 트랜지스터의 게이트를 듀얼 게이트로 형성함으로써 빛에 대해 반응하는 플로팅 확산 영역의 동작 범위를 증가시켜 이미지 센서의 동작 특성을 향상시킬 수 있다.
둘째, 트랜스퍼 트랜지스터의 게이트를 듀얼 게이트로 형성함으로써 포토다이오드 영역에서 플로팅 확산 영역으로의 누설전류를 줄일 수 있다.
셋째, 플로팅 확산 영역의 동작 범위 확대 및 이미지 센서의 누설 전류를 줄임으로써 이미지 센서의 사용 범위를 넓힐 수 있다.
Claims (10)
- 포토 다이오드 영역과 트랜지스터 영역으로 정의된 반도체 기판과,상기 반도체 기판의 포토다이오드 영역에 일정한 간격을 갖고 게이트 절연막을 개재하여 서로 다른 폭을 가지도록 형성되는 제 1 게이트 전극 및 제 2 게이트 전극과,상기 제 1 게이트 전극 및 제 2 게이트 전극 양측의 포토 다이오드 영역에 형성되는 제 1 도전형 확산영역과,상기 제 1 게이트 전극 및 제 2 게이트 전극의 양측면에 형성되는 절연막 측벽과,상기 트랜지스터 영역에 형성되는 플로팅 확산 영역을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 제 1 도전형 확산 영역이 형성된 반도체 기판의 표면내에 형성되는 제 2 도전형 확산 영역을 더 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
- 삭제
- 제 1 항에 있어서, 상기 제 1 게이트 전극 및 제 2 게이트 전극 하부의 채널 길이는 서로 다른 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 제 1 게이트 전극 및 제 2 게이트 전극에 빛의 양에 따라 서로 다른 전압을 인가하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 제 1 게이트 전극은 포토다이오드 영역에 일부가 걸치도록 형성되고, 상기 제 2 게이트 전극은 포토다이오드 영역을 관통하여 가로지면서 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 포토 다이오드 영역과 트랜지스터 영역으로 정의된 반도체 기판의 포토 다이오드 영역에 게이트 절연막을 개재하여 일정한 간격을 가지며 서로 다른 폭을 가지도록 제 1 게이트 전극 및 제 2 게이트 전극을 형성하는 단계;상기 제 1 게이트 전극 및 제 2 게이트 전극 양측의 포토 다이오드 영역에 제 1 도전형 확산 영역을 형성하는 단계;상기 제 1 게이트 전극 및 제 2 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계;상기 반도체 기판의 트랜지스터 영역에 플로팅 확산 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 7 항에 있어서, 상기 제 1 도전형 확산 영역이 형성된 반도체 기판의 표면내에 제 2 도전형 확산 영역을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 삭제
- 제 7 항에 있어서, 상기 제 1 게이트 전극 및 제 2 게이트 전극 하부의 채널 길이를 서로 다르게 하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132689A KR100731122B1 (ko) | 2005-12-28 | 2005-12-28 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2006339768A JP2007180540A (ja) | 2005-12-28 | 2006-12-18 | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US11/615,125 US20070145440A1 (en) | 2005-12-28 | 2006-12-22 | CMOS Image Sensor and Method for Fabricating the Same |
| DE102006061171A DE102006061171A1 (de) | 2005-12-28 | 2006-12-22 | CMOS-Bildsensor und Verfahren zur Herstellung desselben |
| CN200610171255A CN100587959C (zh) | 2005-12-28 | 2006-12-25 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132689A KR100731122B1 (ko) | 2005-12-28 | 2005-12-28 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100731122B1 true KR100731122B1 (ko) | 2007-06-22 |
Family
ID=38170114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132689A KR100731122B1 (ko) | 2005-12-28 | 2005-12-28 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070145440A1 (ko) |
| JP (1) | JP2007180540A (ko) |
| KR (1) | KR100731122B1 (ko) |
| CN (1) | CN100587959C (ko) |
| DE (1) | DE102006061171A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5335271B2 (ja) | 2008-04-09 | 2013-11-06 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP6029698B2 (ja) * | 2015-02-19 | 2016-11-24 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| KR102632460B1 (ko) * | 2016-12-28 | 2024-01-31 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN108417593B (zh) * | 2018-02-27 | 2020-11-27 | 上海集成电路研发中心有限公司 | 图像传感器、像素结构及其控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030074445A (ko) * | 2002-03-14 | 2003-09-19 | 가부시끼가이샤 도꾸야마 | 클리어 러버용 충전재 |
| KR20030077568A (ko) * | 2001-01-08 | 2003-10-01 | 메디퀘스트 세라퓨틱스 아이엔씨 | 소수성 폴리아민 유사체들과 그 사용에 대한 방법들 |
| KR20030079115A (ko) * | 2002-04-02 | 2003-10-10 | 김동일 | 자동차의 측면 조명장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100523672B1 (ko) * | 2003-04-30 | 2005-10-24 | 매그나칩 반도체 유한회사 | 다중 플로팅디퓨젼영역을 구비하는 씨모스 이미지센서 |
| US7026596B2 (en) * | 2003-10-30 | 2006-04-11 | Micron Technology, Inc. | High-low sensitivity pixel |
| US7829832B2 (en) * | 2005-08-30 | 2010-11-09 | Aptina Imaging Corporation | Method for operating a pixel cell using multiple pulses to a transistor transfer gate |
-
2005
- 2005-12-28 KR KR1020050132689A patent/KR100731122B1/ko not_active IP Right Cessation
-
2006
- 2006-12-18 JP JP2006339768A patent/JP2007180540A/ja active Pending
- 2006-12-22 US US11/615,125 patent/US20070145440A1/en not_active Abandoned
- 2006-12-22 DE DE102006061171A patent/DE102006061171A1/de not_active Ceased
- 2006-12-25 CN CN200610171255A patent/CN100587959C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030077568A (ko) * | 2001-01-08 | 2003-10-01 | 메디퀘스트 세라퓨틱스 아이엔씨 | 소수성 폴리아민 유사체들과 그 사용에 대한 방법들 |
| KR20030074445A (ko) * | 2002-03-14 | 2003-09-19 | 가부시끼가이샤 도꾸야마 | 클리어 러버용 충전재 |
| KR20030079115A (ko) * | 2002-04-02 | 2003-10-10 | 김동일 | 자동차의 측면 조명장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102006061171A1 (de) | 2007-07-12 |
| CN100587959C (zh) | 2010-02-03 |
| US20070145440A1 (en) | 2007-06-28 |
| CN1992320A (zh) | 2007-07-04 |
| JP2007180540A (ja) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100832721B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100778854B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR100731122B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672688B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731066B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731065B1 (ko) | 씨모스 이미지 센서 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100720523B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |