KR20060077186A - 반도체 소자의 게이트 전극 형성방법 - Google Patents

반도체 소자의 게이트 전극 형성방법 Download PDF

Info

Publication number
KR20060077186A
KR20060077186A KR1020040115986A KR20040115986A KR20060077186A KR 20060077186 A KR20060077186 A KR 20060077186A KR 1020040115986 A KR1020040115986 A KR 1020040115986A KR 20040115986 A KR20040115986 A KR 20040115986A KR 20060077186 A KR20060077186 A KR 20060077186A
Authority
KR
South Korea
Prior art keywords
hard mask
gate electrode
passivation layer
etching
semiconductor device
Prior art date
Application number
KR1020040115986A
Other languages
English (en)
Inventor
원용식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115986A priority Critical patent/KR20060077186A/ko
Publication of KR20060077186A publication Critical patent/KR20060077186A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 게이트 전극을 정의하기 위한 식각공정시 식각 마스크로 사용되는 하드 마스크 제거공정시 노출되는 게이트 전극의 측벽과 기판 상부면이 식각되어 소자의 특성이 열화되는 것을 방지할 수 있는 반도체 소자의 게이트 전극 형성방법에 관한 것으로, 이를 위해 본 발명에서는 게이트 전극 상에 하드 마스크가 형성된 반도체 기판을 제공하는 단계; 상기 하드 마스크를 포함하는 전체 구조 상부에 보호막을 증착하는 단계; 상기 보호막 상에 상기 보호막과 식각율이 다른 물질로 절연막을 증착하는 단계; 상기 절연막을 식각하여 상기 하드 마스크 및 상기 게이트 전극의 양측벽과 대응되는 부위에 증착된 상기 보호막 상에 스페이서를 형성하는 단계; 상기 스페이서 사이로 노출되는 상기 보호막을 제거하여 상기 하드 마스크를 노출시키는 단계; 노출되는 상기 하드 마스크와 상기 스페이서를 제거하는 단계; 상기 보호막을 제거하는 단계를 포함하는 반도체 소자의 게이트 전극 형성방법을 포함한다.
반도체 소자, 이미지 센서, 게이트 전극, 하드 마스크

Description

반도체 소자의 게이트 전극 형성방법{METHOD FOR FORMING GATE ELECTRODE IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래기술에 따른 반도체 소자의 게이트 전극 형성방법을 도시한 단면도.
도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 반도체 소자의 게이트 전극 형성방법을 도시한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 반도체 기판
11, 111 : 폴리 실리콘막
12, 112 : 하드 마스크
13, 115 : 포토 레지스트 패턴
113 : 보호막
114 : 절연막
본 발명은 반도체 소자의 게이트 전극 형성방법에 관한 것으로, 특히 CMOS(complementary metal-oxide-semiconductor) 이미지 센서의 게이트 전극 형성방법에 관한 것이다.
일반적으로, CMOS(Complementary MOS) 이미지 센서라 함은 CMOS 제조기술을 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소 수 만큼 MOS 트랜지스터를 제조하고, 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하고 있다. 이러한 CMOS 이미지 센서는 CCD(Charge Coupled Device) 이미지 센서에 비해 구동방식이 간편하고, 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점이 있다.
도 1a 내지 도 1d는 일반적인 반도체 소자의 게이트 전극 형성방법을 설명하기 위하여 일례로 CMOS 이미지 센서의 픽셀을 구성하는 MOS 트랜지스터의 게이트 전극 형성방법을 도시한 단면도이다.
도 1a에 도시된 바와 같이, 기판(10) 상에 게이트 산화막(미도시), 폴리 실리콘막(11) 및 하드 마스크(hard mask, 12)를 순차적으로 증착한다. 이때, 하드 마스크(12)는 산화막(12a)과 질화막(12b)의 적층구조로 형성한다. 여기서, 산화막(12a)은 질화막(12b) 증착공정시 가해지는 스트레스(stress)를 완화시키기 위하여 형성한다.
이어서, 도 1b에 도시된 바와 같이, 하드 마스크(12) 상에 포토 레지스트 패턴(13)을 형성한 후 이 포토 레지스트 패턴(13)을 이용한 식각공정을 실시하여 하드 마스크(13)을 식각한다.
이어서, 도 1c에 도시된 바와 같이, 스트립 공정을 실시하여 포토 레지스트 패턴(13)을 제거한 후 식각된 하드 마스크(12)를 식각 마스크로 이용한 식각공정을 실시하여 폴리 실리콘막(11)을 식각한다.
이어서, 도 1d에 도시된 바와 같이, 후속 공정을 통해 폴리 실리콘막(11) 상에 실리사이드층(미도시)을 형성하기 위한 전처리 공정으로 하드 마스크(12) 제거공정을 실시한다. 이때, 제거공정은 폴리 실리콘막(11)의 측벽과 기판(10)이 노출된 상태로 인산(H3PO4)을 이용하여 실시하는데, 이 과정에서 노출된 폴리 실리콘막(11)의 측벽과, 기판(10)의 상부면이 식각(14참조)되어 소자의 특성을 열화시키는 원인이 되고 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 게이트 전극 식각공정시, 식각 마스크로 사용되는 하드 마스크 제거공정시 노출되는 게이트 전극의 측벽과 기판 상부면이 식각되어 소자의 특성이 열화되는 것을 방지할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 게이트 전극 상에 하드 마스크가 형성된 반도체 기판을 제공하는 단계와, 상기 하드 마스크를 포함하는 전체 구조 상부에 보호막을 증착하는 단계와, 상기 보호막 상에 상기 보호막과 식각율이 다른 물질로 절연막을 증착하는 단계와, 상기 절연막을 식각하여 상기 하드 마스크 및 상기 게이트 전극의 양측벽과 대응되는 부위에 증착된 상기 보호막 상에 스페이서를 형성하는 단계와, 상기 스페이서 사이로 노출되는 상기 보호막을 제거하여 상기 하드 마스크를 노출시키는 단계와, 노출되는 상기 하드 마스크와 상기 스페이서를 제거하는 단계와, 상기 보호막을 제거하는 단계를 포함하는 반도체 소자의 게이트 전극 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
실시예
도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위하여 일례로 CMOS 이미지 센서의 픽셀을 구성하는 MOS 트랜지스터의 게이트 전극 형성방법을 도시한 단면도이다. 여기서, 도 2a 내지 도 2g에 도시된 참조부호들 중 서로 동일한 참조부호는 동일한 기능을 수행하는 동 일 요소이다.
도 2a에 도시된 바와 같이, 기판(110) 상에 게이트 산화막(미도시), 폴리 실리콘막(111) 및 하드 마스크(112)를 순차적으로 증착한다. 이때, 하드 마스크(112)는 산화막(112a)과 질화막(112b)의 적층구조로 형성한다. 여기서, 산화막(112a)은 질화막(112b) 증착공정시 가해지는 스트레스(stress)를 완화시키기 위하여 형성한다. 질화막(112b)은 후속 포토 다이오드(미도시) 형성을 위한 임플란트(implant) 공정시 게이트 전극의 하부에서의 채널링(channeling)을 방지하기 위하여 적어도 2000Å으로 증착한다.
이어서, 도 2b에 도시된 바와 같이, 하드 마스크(112) 상부에 포토 레지스트(미도시)를 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 순차적으로 실시하여 포토 레지스트 패턴(미도시)을 형성한다.
이어서, 상기 포토 레지스트 패턴을 이용한 식각공정을 실시하여 하드 마스크(112)를 식각한다. 이때, 상기 식각공정은 건식방식으로 CF4 가스를 이용하여 실시한다.
이어서, 스트립 공정을 실시하여 상기 포토 레지스트 패턴을 제거한다. 이때, 스트립 공정은 O2 플라즈마 가스를 이용하여 실시한다.
이어서, 식각된 하드 마스크(112)를 이용한 식각공정을 실시하여 폴리 실리콘막(111)을 식각한다. 이때, 게이트 산화막도 동시에 식각되도록 공정을 실시할 수도 있다.
이어서, 도 2c에 도시된 바와 같이, 하드 마스크(112)를 포함하는 전체 구조 상부에 보호막(113)을 증착한다. 이때, 보호막(113)은 산화막 계열의 물질로 후속 하드 마스크 제거공정시 폴리 실리콘막(111)과 기판(110)을 보호하는 역할을 수행한다.
이어서, 보호막(113) 상부에 도 2e에서 실시되는 식각공정시 오버레이 마진(overlay margin)을 증가시키기 위하여 절연막(114)을 증착한다. 이때, 절연막(114)은 보호막(113)과의 식각 선택비를 고려하여 질화막 계열의 물질로 형성한다.
이어서, 도 2d에 도시된 바와 같이, 에치백(etch back) 공정을 실시하여 절연막(114)을 식각한다. 이로써, 하드 마스크(112) 및 폴리 실리콘막(111)의 양측벽에 하드 마스크(112)의 상부와 대응되는 부위와, 기판(110)의 일부 영역과 대응되는 부위에 증착된 보호막(113)이 노출되는 스페이서가 형성된다. 여기서, 스페이서는 도 2e에서 실시되는 하드 마스크(112) 상부에 증착된 보화막(113)을 제거하기 위한 식각공정시 마스크 오정렬에 의한 오버레이 마진을 증대시키기 위하여 형성한다.
이어서, 도 2e에 도시된 바와 같이, 도 2d까지 진행된 결과물 상에 네가티브(negative) 포토 레지스트(미도시)를 도포한 후 도 2b에서 사용된 포토 마스크를 이용한 노광 및 현상공정을 순차적으로 실시하여 포토 레지스트 패턴(15)을 형성한다. 이때, 포토 마스크가 오정렬된다 하더라도, 스페이서에 의해 보호막(113)은 손상을 입지 않는다.
이어서, 도 2f에 도시된 바와 같이, 포토 레지스트 패턴(15)을 이용한 식각 공정을 실시하여 하드 마스크(112) 상부와 대응되는 부위에 증착된 보호막(113)을 제거한다. 이때, 상기 식각공정은 건식방식으로 질화막과 산화막 간의 식각 선택비가 높도록 실시하되, 스페이서 상부의 일부가 산화막과 함께 식각되도록 CHF3 가스의 양을 조절하여 실시한다. 이로써, 하드 마스크(112)의 질화막(112b) 상부가 노출된다.
이어서, 스트립 공정을 실시하여 포토 레지스트 패턴(15)을 제거한다. 이때, 스트립 공정은 O2 플라즈마를 이용하여 실시한다.
이어서, 도 2g에 도시된 바와 같이, 인산을 이용한 식각공정을 실시하여 노출되는 하드 마스크(112)과 스페이서를 제거한다. 이때, 보호막(113)이 폴리 실리콘막(111)과 기판(110)을 보호하기 때문에 폴리 실리콘막(111)과 기판(110)은 식각되지 않는다.
이어서, BOE(Buffered Oxide Etchant) 및 DHF(Diluted HF) 용액을 이용한 세정공정을 실시하여 잔류된 보호막(113)을 제거하여 최종적으로 게이트 전극을 형성한다.
상기에서는 설명한 본 발명의 바람직한 실시예에서는 CMOS 이미지 센서의 픽셀을 구성하는 MOS 트랜지스터의 게이트 전극 형성방법을 일례로 들어 설명하였으나, 이는 설명의 편의를 위한 것으로, 본 발명은 이에 한정되는 것이 아니라, 하드 마스크를 이용하여 게이트 전극을 패터닝하는 식각공정을 적용하는 모든 반도체 소자의 제조공정에 적용될 수 있다.
본 발명의 기술 사상은 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 게이트 전극 식각공정시 식각 마스크로 사용되는 하드 마스크 제거공정 전에 게이트 전극의 측벽과 기판의 상부면에 보호막을 증착한 후 하드 마스크 제거공정을 실시함으로써 하드 마스크 제거공정시 게이트 전극의 측벽과 기판의 상부면의 손실을 방지하여 소자의 특성을 향상시킬 수 있다.

Claims (3)

  1. 게이트 전극 상에 하드 마스크가 형성된 반도체 기판을 제공하는 단계;
    상기 하드 마스크를 포함하는 전체 구조 상부에 보호막을 증착하는 단계;
    상기 보호막 상에 상기 보호막과 식각율이 다른 물질로 절연막을 증착하는 단계;
    상기 절연막을 식각하여 상기 하드 마스크 및 상기 게이트 전극의 양측벽과 대응되는 부위에 증착된 상기 보호막 상에 스페이서를 형성하는 단계;
    상기 스페이서 사이로 노출되는 상기 보호막을 제거하여 상기 하드 마스크를 노출시키는 단계;
    노출되는 상기 하드 마스크와 상기 스페이서를 제거하는 단계; 및
    상기 보호막을 제거하는 단계;
    를 포함하는 반도체 소자의 게이트 전극 형성방법.
  2. 제 1 항에 있어서,
    상기 보호막은 산화막으로 이루어지고, 상기 절연막은 질화막으로 이루어진 반도체 소자의 게이트 전극 형성방법.
  3. 제 1 항에 있어서,
    상기 하드 마스크는 산화막과 질화막의 적층구조로 형성하는 반도체 소자의 게이트 전극 형성방법.
KR1020040115986A 2004-12-30 2004-12-30 반도체 소자의 게이트 전극 형성방법 KR20060077186A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115986A KR20060077186A (ko) 2004-12-30 2004-12-30 반도체 소자의 게이트 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115986A KR20060077186A (ko) 2004-12-30 2004-12-30 반도체 소자의 게이트 전극 형성방법

Publications (1)

Publication Number Publication Date
KR20060077186A true KR20060077186A (ko) 2006-07-05

Family

ID=37169298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115986A KR20060077186A (ko) 2004-12-30 2004-12-30 반도체 소자의 게이트 전극 형성방법

Country Status (1)

Country Link
KR (1) KR20060077186A (ko)

Similar Documents

Publication Publication Date Title
US7294524B2 (en) Method for fabricating image sensor without LTO-based passivation layer
KR100606934B1 (ko) 씨모스 이미지 센서의 제조 방법
JP4778201B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR20060077186A (ko) 반도체 소자의 게이트 전극 형성방법
KR100694480B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR101133495B1 (ko) 시모스 이미지 센서의 제조 방법
KR101128710B1 (ko) 시모스 이미지센서의 실리사이드 형성방법
KR100796515B1 (ko) 반도체 소자 형성방법
KR100864844B1 (ko) 씨모스 이미지센서 제조방법
KR100667499B1 (ko) 시모스 이미지센서의 제조방법
KR100607755B1 (ko) 반도체 소자의 플로팅 게이트 형성 방법
KR100672720B1 (ko) 이미지 센서의 제조 방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101132722B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR101128682B1 (ko) Ｃｍｏｓ 이미지 센서 제조 방법
KR100590378B1 (ko) 플래쉬 메모리 소자 제조방법
KR100428785B1 (ko) 트렌치 소자분리구조를 갖는 반도체소자 및 그 제조방법
KR100714286B1 (ko) 반도체 소자 및 그 제조방법
KR100593133B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20060077125A (ko) 식각 공정으로 인한 활성영역의 어택을 방지할 수 있는씨모스 이미지센서 제조 방법
KR100648804B1 (ko) 이미지센서 제조 방법
KR100984927B1 (ko) 씨모스 이미지센서의 제조방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR20060000567A (ko) Ｃｍｏｓ 이미지 센서 제조방법
KR100973260B1 (ko) 반도체소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination