JP4778201B2 - Ｃｍｏｓイメージセンサの製造方法 - Google Patents
Ｃｍｏｓイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP4778201B2 JP4778201B2 JP2004088355A JP2004088355A JP4778201B2 JP 4778201 B2 JP4778201 B2 JP 4778201B2 JP 2004088355 A JP2004088355 A JP 2004088355A JP 2004088355 A JP2004088355 A JP 2004088355A JP 4778201 B2 JP4778201 B2 JP 4778201B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- buffer layer
- image sensor
- salicide
- cmos image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 230000002265 prevention Effects 0.000 claims description 41
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 3
- 230000005465 channeling Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明はＣＭＯＳイメージセンサの製造方法に関し、特にサリサイド（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｓｉｌｉｃｉｄｅ）層を有するＣＭＯＳイメージセンサの製造方法に関する。
ＣＭＯＳイメージセンサは光学映像を電気的信号に変換させる半導体素子であって、光を感知する光感知部と、感知した光を電気的に信号処理してデータ化するロジック回路部とを含んで構成されている。ＣＭＯＳイメージセンサは、各画素にＣＭＯＳ技術を利用して形成されたＭＯＳトランジスタを備えており、これを利用して逐次出力を検出するスイッチング方式によって動作するようになっている。
このようなＣＭＯＳイメージセンサは、通常、各単位画素に、受光素子である１個のフォトダイオードと、４個のＮＭＯＳトランジスタを備えている。これらの４個のＮＭＯＳトランジスタは、フォトダイオードに集められる光電荷をフローティングノードに伝送する伝送トランジスタ、フローティングノードに保存されている電荷を排出してリセットさせるリセットトランジスタ、ソースフォロワバッファ増幅器として作用する駆動トランジスタ、及びスイッチング及びアドレッシングの役割をする選択トランジスタを含んで構成されている。
このようなＣＭＯＳイメージセンサでは動作速度向上のためサリサイド層の形成が有効である。サリサイド層は、一般的にポリシリコン配線で構成されるゲート電極上とソースドレーン領域が形成される活性領域上との両方に形成される。しかし、ＣＭＯＳイメージセンサにおいては、画素領域のフォトダイオードの保護、及び入出力（Ｉ／Ｏ）領域の高抵抗確保のため、サリサイド層をゲート電極上にのみ形成することが好ましかった。このためＣＭＯＳイメージセンサでは、以下のようにして、活性領域上面にはサリサイド層が形成されないように、サリサイド工程前にサリサイド防止膜を形成していた。
図１Ａないし図１Ｃは、従来のＣＭＯＳイメージセンサの製造過程における断面構造を工程順に示した図である。
まず、図１Ａに示すように、上部にゲート絶縁膜１１及びゲート電極１２が形成され、ゲート電極１２側壁に酸化膜スペーサ１３が形成された半導体基板１０上に、サリサイド防止膜１４を形成し、サリサイド防止膜１４上にＢＡＲＣ膜（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）膜１５を塗布して形成する。サリサイド防止膜１４は、酸化膜、好ましくはＨＬＤ酸化膜で約６００Åないし約７００Åの厚さに形成する。
次いで、図１Ｂに示すように、ゲート電極１２上のサリサイド防止膜１４が露出するまでＢＡＲＣ膜１５をエッチバックした後、図１Ｃに示すように、露出したサリサイド防止膜１４をゲート電極１２の上面が露出するまでエッチバックする。
その後、図示していないが、フォトレジストパターンを形成して、活性領域上にサリサイド層を形成しない領域をマスキングし、他の領域を露出させた後、露出した領域のＢＡＲＣ膜とサリサイド防止膜とを除去し、フォトレジストパターンを除去した後、サリサイド工程を行う。
しかしながら、上述した従来の技術に係るＣＭＯＳイメージセンサの製造方法においては、酸化膜からなるサリサイド防止膜１４をエッチバックする際、ゲート電極１２側壁のスペーサ１３の外側上部１００（図１Ｃ）が露出して損傷を受けてしまい、スペーサ１３の形状が変形してしまうという問題があった。そのため、スペーサ１３を利用したイオン注入時にチャネリングが誘発され、またサリサイド層間のブリッジが発生し易くなり、結果として、トランジスタの電気的特性が低下し、ＣＭＯＳイメージセンサの特性及び信頼性が低下してしまうという不具合があった。
本発明は上述した従来の問題点に鑑みてなされたものであって、サリサイド防止膜をエッチバックする際、ゲート電極側壁のスペーサが露出して損傷を受けるのを効果的に防止することのできるＣＭＯＳイメージセンサの製造方法を提供することを目的としている。
本発明に係るＣＭＯＳイメージセンサの製造方法は、上部にゲート絶縁膜及びゲート電極が形成され、前記ゲート電極側壁にスペーサが形成された半導体基板上に、前記スペーサ及びゲート電極を覆うようにバッファ層を形成するバッファ層形成ステップと、前記バッファ層上にサリサイド防止膜を形成するサリサイド防止膜形成ステップと、前記サリサイド防止膜上にＢＡＲＣ膜を形成するＢＡＲＣ膜形成ステップと、前記ゲート電極上の前記サリサイド防止膜が露出するまで前記ＢＡＲＣ膜をエッチバックするＢＡＲＣ膜エッチバックステップと、前記ゲート電極上の前記バッファ層が露出するまで前記サリサイド防止膜をエッチバックするサリサイド防止膜エッチバックステップと、露出した前記バッファ層を除去して前記ゲート電極の上面を露出させるバッファ層除去ステップとを含むことを特徴としている。
ここで、前記スペーサは酸化膜からなり、前記バッファ層は窒化膜または酸窒化膜からなることが望ましい。この場合、前記サリサイド防止膜は、酸化膜からなることが好ましく、また、前記バッファ層除去ステップを、Ｈ3ＰＯ4溶液を利用したウェットエッチングで行うことが望ましい。
また、スペーサが窒化膜からなり、前記バッファ層が酸化膜からなっていてもよい。この場合、サリサイド防止膜は、酸窒化膜または窒化膜からなることが好ましく、また、前記バッファ層除去ステップを、ＢＯＥ溶液を利用したウェットエッチングで行うことが望ましい。
また、前記バッファ層を、約５００Åないし約７００Åの厚さに形成することが好ましい。
また、前記バッファ層除去ステップを、ゲート電極用レチクルとネガティブフォトレジストパターンとを用いて形成したゲート電極マスクパターンを利用してドライエッチングによりバッファ層を除去することにより行うことが望ましい。
上述した本発明に係るＣＭＯＳイメージセンサの製造方法によれば、前記スペーサと前記サリサイド防止膜との間にバッファ層が介在するので、サリサイド防止膜をエッチバックする際に、前記ゲート電極側壁の前記スペーサが露出して損傷を受けるのを効果的に防止することができる。これにより、製造したＣＭＯＳイメージセンサの特性及び信頼性を向上させることができる。
以下、本発明の実施の形態を添付した図面を参照しながら説明する。
図２Ａないし図２Ｅは、本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程における断面構造を工程順に示した図である。
まず、バッファ層形成ステップとして、図２Ａに示すように、上部にゲート絶縁膜２１及びゲート電極２２が形成され、ゲート電極２２の側壁に酸化膜からなるスペーサ２３が形成された半導体基板２０上に、スペーサ２３及びゲート電極２２を覆うようにバッファ層２４を、好ましくは約５００Åないし約７００Åの厚さに形成する。バッファ層２４は、後にサリサイド防止膜をエッチバックする際、スペーサ２３が露出されて損傷を受けるのを防止する保護膜として作用する。バッファ層２４は、好ましくは窒化膜で形成する。これにより、後にバッファ層２４をウェットエッチングする際、酸化膜からなるスペーサ２３に対して優れたエッチング選択比を確保することができる。また、基板表面での反射によって入射光量が低下するのを防ぐことができる。
次いで、サリサイド防止膜形成ステップとして、図２Ｂに示すように、バッファ層２４上にサリサイド防止膜２５を形成した後、ＢＡＲＣ膜形成ステップとして、サリサイド防止膜２５上にＢＡＲＣ膜２６を形成する。サリサイド防止膜２５は、従来と同様に酸化膜からなることが望ましく、好ましくはＨＬＤ酸化膜で約６００Åないし約７００Åの厚さに形成する。
次いで、ＢＡＲＣ膜エッチバックステップとして、図２Ｃに示すように、ゲート電極２２上のサリサイド防止膜２５が露出するまで、ＢＡＲＣ膜２６をエッチバックする。
次いで、サリサイド防止膜エッチバックステップとして、図２Ｄに示すように、ゲート電極２２上のバッファ層２４が露出するまでサリサイド防止膜２５をエッチバックする。この際、スペーサ２３はバッファ層２４により覆われているので、スペーサ２３が露出されて損傷を受けるのを防止することができる。
次いで、バッファ層除去ステップとして、図２Ｅに示すように、露出したバッファ層２４を選択的に除去してゲート電極２２の上面を露出させる。該バッファ層除去ステップを、好ましくはＨ3ＰＯ4溶液を利用したウェットエッチングで行う。
その後、図示していないが、基板上にフォトレジストパターンを形成して、活性領域上にサリサイド層が形成されない領域をマスキングし、他の領域を露出させた後、露出した領域のＢＡＲＣ膜とサリサイド防止膜とを除去し、フォトレジストパターンを除去した後、サリサイド工程を行う。
本実施の形態に係るＣＭＯＳイメージセンサの製造方法によれば、スペーサ２３とサリサイド防止膜２５との間にバッファ層２４が介在するので、サリサイド防止膜２５をエッチバックする際に、スペーサ２３が露出されて損傷を受けるのを効果的に防止してスペーサの形状変形を防ぐことができる。これにより、スペーサ１３を利用したイオン注入時にチャネリングが誘発されるのを防ぎ、サリサイド層間のブリッジが発生するのを効果的に防止することができる。結果として、トランジスタの電気的特性の低下を防ぎ、ＣＭＯＳイメージセンサの特性及び信頼性を向上させることができる。
また、窒化膜または酸窒化膜からなるバッファ層を用いることにより、基板表面での反射によって入射光量が低下するのを防いで、高感度のＣＭＯＳイメージセンサを得ることができる。
尚、上述した実施の形態では窒化膜からなるバッファ層を用いたが、酸窒化膜からなるバッファ層を用いても同様の効果を得ることができる。
また、別の実施の形態では、ゲート電極側壁のスペーサが窒化膜からなる。この場合、バッファ層は酸化膜で構成し、サリサイド防止膜は酸窒化膜または窒化膜で形成することが好ましく、上記のようなバッファ層除去ステップを、ＢＯＥ溶液を利用したウェットエッチングで行うことが好ましい。
また、上述した実施の形態では、前記バッファ層除去ステップにおいて、マスクを使用せずウェットエッチングにより選択的にバッファ層を除去しているが、別の実施の形態では、バッファ層除去ステップを、ＣＭＯＳイメージセンサの別の製造工程において、ゲート電極をパターニングするのに用いるゲート電極用レチクルとネガティブフォトレジストパターンとを用いてゲート電極マスクパターンを形成し、これを利用してドライエッチングによりバッファ層を除去することにより行うこともできる。
本発明は、上述した実施の形態の範囲に限定されるものではない。本発明の技術的範囲から逸脱することなく多くの変更や置き換えが可能であり、それらも本発明の技術的範囲に属する。
２０ 半導体基板
２１ ゲート絶縁膜
２２ ゲート電極
２３ スペーサ
２４ バッファ層
２５ サリサイド防止膜
２６ ＢＡＲＣ膜
２１ ゲート絶縁膜
２２ ゲート電極
２３ スペーサ
２４ バッファ層
２５ サリサイド防止膜
２６ ＢＡＲＣ膜
Claims (9)
- 上部にゲート絶縁膜及びゲート電極が形成され、前記ゲート電極側壁にスペーサが形成された半導体基板上に、前記スペーサ及びゲート電極を覆うようにバッファ層を形成するバッファ層形成ステップと、
前記バッファ層上にサリサイド防止膜を形成するサリサイド防止膜形成ステップと、
前記サリサイド防止膜上にＢＡＲＣ膜を形成するＢＡＲＣ膜形成ステップと、
前記ゲート電極の前記サリサイド防止膜が露出するまで前記ＢＡＲＣ膜をエッチバックするＢＡＲＣ膜エッチバックステップと、
前記ゲート電極及び前記スペーサの上面の前記バッファ層が露出するまで前記サリサイド防止膜をエッチバックするサリサイド防止膜エッチバックステップと、
前記スペーサが露出して損傷を受けないように、露出した前記バッファ層を選択的に除去し、前記ゲート電極の上面を露出させて生成構造を形成する、バッファ層除去ステップと、
前記生成構造上にサリサイド層を形成するサリサイド形成ステップと
を含む、ＣＭＯＳイメージセンサの製造方法。 - 前記スペーサは酸化膜からなり、前記バッファ層は窒化膜または酸窒化膜からなることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
- 前記サリサイド防止膜は、酸化膜からなることを特徴とする請求項２記載のＣＭＯＳイメージセンサの製造方法。
- 前記バッファ層除去ステップを、Ｈ3ＰＯ4溶液を利用したウェットエッチングで行うことを特徴とする請求項２または請求項３記載のＣＭＯＳイメージセンサの製造方法。
- 前記スペーサは窒化膜からなり、前記バッファ層は酸化膜からなることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
- 前記サリサイド防止膜は、酸窒化膜または窒化膜からなることを特徴とする請求項５記載のＣＭＯＳイメージセンサの製造方法。
- 前記バッファ層除去ステップを、ＢＯＥ溶液を利用したウェットエッチングで行うことを特徴とする請求項５または請求項６記載のＣＭＯＳイメージセンサの製造方法。
- 前記バッファ層を、約５００Åないし約７００Åの厚さに形成することを特徴とする請求項２または請求項４記載のＣＭＯＳイメージセンサの製造方法。
- 前記バッファ層除去ステップを、ゲート電極用レチクルとネガティブフォトレジストパターンとを用いて形成したゲート電極マスクパターンを利用してドライエッチングによりバッファ層を除去することにより行うことを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0026968A KR100521966B1 (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서의 제조방법 |
| KR2003-026968 | 2003-04-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327968A JP2004327968A (ja) | 2004-11-18 |
| JP4778201B2 true JP4778201B2 (ja) | 2011-09-21 |
Family
ID=33308305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004088355A Expired - Fee Related JP4778201B2 (ja) | 2003-04-29 | 2004-03-25 | Ｃｍｏｓイメージセンサの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040219709A1 (ja) |
| JP (1) | JP4778201B2 (ja) |
| KR (1) | KR100521966B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984913B1 (ko) * | 2003-04-29 | 2010-10-04 | 크로스텍 캐피탈, 엘엘씨 | 씨모스 이미지센서의 제조방법 |
| KR100606908B1 (ko) * | 2004-12-29 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100641548B1 (ko) | 2005-05-27 | 2006-10-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100790252B1 (ko) * | 2006-08-11 | 2008-01-02 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서 제조방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403435A (en) * | 1992-01-23 | 1995-04-04 | Micron Technology, Inc. | Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles |
| US5618760A (en) * | 1994-04-12 | 1997-04-08 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of etching a pattern on a substrate using a scanning probe microscope |
| US5918147A (en) * | 1995-03-29 | 1999-06-29 | Motorola, Inc. | Process for forming a semiconductor device with an antireflective layer |
| US5834351A (en) * | 1995-08-25 | 1998-11-10 | Macronix International, Co. Ltd. | Nitridation process with peripheral region protection |
| US5700706A (en) * | 1995-12-15 | 1997-12-23 | Micron Technology, Inc. | Self-aligned isolated polysilicon plugged contacts |
| US5874200A (en) * | 1996-10-15 | 1999-02-23 | Daewoo Electronics Co., Ltd. | Method for forming a pattern preventing water mark formation |
| US5923982A (en) * | 1997-04-21 | 1999-07-13 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps |
| JP3594779B2 (ja) * | 1997-06-24 | 2004-12-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6114209A (en) * | 1998-03-19 | 2000-09-05 | Mosel Vitelic Inc. | Method of fabricating semiconductor devices with raised doped region structures |
| US6001697A (en) * | 1998-03-24 | 1999-12-14 | Mosel Vitelic Inc. | Process for manufacturing semiconductor devices having raised doped regions |
| US6004843A (en) * | 1998-05-07 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Process for integrating a MOS logic device and a MOS memory device on a single semiconductor chip |
| US6225155B1 (en) * | 1998-12-08 | 2001-05-01 | United Microelectronics, Corp. | Method of forming salicide in embedded dynamic random access memory |
| KR20000041321A (ko) * | 1998-12-22 | 2000-07-15 | 윤종용 | 실리사이데이션 저지층을 갖는 반도체 장치의 제조 방법 |
| US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
| KR100640574B1 (ko) * | 2000-11-30 | 2006-10-31 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
| KR100374643B1 (ko) * | 2000-12-26 | 2003-03-04 | 삼성전자주식회사 | 하부 단차를 이용한 무노광 패턴 형성방법 |
| KR100384062B1 (ko) * | 2001-02-12 | 2003-05-14 | 삼성전자주식회사 | ＭＤＬ(Ｍｅｒｇｅｄ ＤＲＡＭ ａｎｄ ＬＯＧＩＣ)의선택적 실리사이드막 형성방법 |
| KR100479208B1 (ko) * | 2002-10-23 | 2005-03-28 | 매그나칩 반도체 유한회사 | 살리사이드 공정을 이용한 이미지센서의 제조 방법 |
| US7091536B2 (en) * | 2002-11-14 | 2006-08-15 | Micron Technology, Inc. | Isolation process and structure for CMOS imagers |
| JP3958199B2 (ja) * | 2002-12-10 | 2007-08-15 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US6803291B1 (en) * | 2003-03-20 | 2004-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd | Method to preserve alignment mark optical integrity |
-
2003
- 2003-04-29 KR KR10-2003-0026968A patent/KR100521966B1/ko not_active IP Right Cessation
- 2003-12-24 US US10/746,161 patent/US20040219709A1/en not_active Abandoned
-
2004
- 2004-03-25 JP JP2004088355A patent/JP4778201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040095938A (ko) | 2004-11-16 |
| JP2004327968A (ja) | 2004-11-18 |
| KR100521966B1 (ko) | 2005-10-17 |
| US20040219709A1 (en) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5306294B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP5306436B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2004104131A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7235442B2 (en) | Method for fabricating conductive line | |
| JP3988831B2 (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| JP2004080030A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7518171B2 (en) | Photo diode and related method for fabrication | |
| CN100499147C (zh) | 图像感测元件及其制作方法 | |
| JP4922552B2 (ja) | イメージセンサの製造方法 | |
| JP4778201B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP5016183B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| US20180182791A1 (en) | Capacitor, image sensor circuit and fabrication methods thereof | |
| US20170018595A1 (en) | Method of fabricating light pipe of image sensing device | |
| KR100694480B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100529670B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| JP6362373B2 (ja) | 光電変換装置の製造方法 | |
| TWI669786B (zh) | 半導體積體電路裝置之製造方法 | |
| KR101128710B1 (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
| KR101132722B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100713349B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100790234B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20040095884A (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100672720B1 (ko) | 이미지 센서의 제조 방법 | |
| KR20060077186A (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |