KR100374643B1 - 하부 단차를 이용한 무노광 패턴 형성방법 - Google Patents

하부 단차를 이용한 무노광 패턴 형성방법 Download PDF

Info

Publication number
KR100374643B1
KR100374643B1 KR10-2000-0082054A KR20000082054A KR100374643B1 KR 100374643 B1 KR100374643 B1 KR 100374643B1 KR 20000082054 A KR20000082054 A KR 20000082054A KR 100374643 B1 KR100374643 B1 KR 100374643B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
film
forming
photoresist film
Prior art date
Application number
KR10-2000-0082054A
Other languages
English (en)
Other versions
KR20020052643A (ko
Inventor
유지용
이대엽
이정우
이석주
이재한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0082054A priority Critical patent/KR100374643B1/ko
Priority to US10/023,982 priority patent/US6673706B2/en
Priority to TW090131789A priority patent/TWI223127B/zh
Priority to JP2001395259A priority patent/JP2002217078A/ja
Publication of KR20020052643A publication Critical patent/KR20020052643A/ko
Application granted granted Critical
Publication of KR100374643B1 publication Critical patent/KR100374643B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Abstract

포토레지스트막의 잔막률을 조절하여 노광 공정 없이 포토레지스트 패턴을 형성한다. 먼저, 단차를 구비하는 패턴이 형성되어 있는 기판상에 정합적으로 패터닝 대상막 및 포토레지스트막을 차례대로 형성한다. 포토레지스트막에 현상액을 처리하여 단차 높이보다 낮은 두께로 포토레지스트막을 남겨 포토레지스트 패턴을 형성한다. 계속해서 포토레지스트 패턴에 의해 노출된 패터닝 대상막을 제거하여 소정의 패턴을 형성하고, 포토레지스트 패턴을 제거한다.
본 발명에 따르면 노광 공정 없이 패턴을 형성할 수 있으므로 공정이 간단해진다. 또, 디자인 룰이 작아짐에 따라 패턴들의 최소 선폭이 감소하여 노광시 쉽게 발생할 수 있는 미스얼라인먼트의 발생을 원천적으로 방지할 수 있다.

Description

하부 단차를 이용한 무노광 패턴 형성 방법{Method for forming pattern without exposure using underlayer step}
본 발명은 반도체 소자를 제조하기 위한 패턴 형성 방법에 관한 것으로, 특히 노광 공정 없이 포토레지스트 패턴을 형성하여 이를 패턴 형성에 이용하는 방법에 관한 것이다.
DRAM에서는 게이트 저항을 최소화하면서도 최적의 리프레쉬 타임을 유지하기 위해서 활성 영역에는 실리사이드막을 형성하지 않고 게이트만 선택적으로 실리사이드화하는 것이 필요하다.
반도체 디바이스의 고성능 달성과 칩면적 축소 등을 목적으로 최근들어 주목받고 있는 로직과 메모리를 결합한 MDL(Merged DRAM with Logic)의 경우에도, 주변회로 및 로직부에서는 콘택 저항이나 게이트, 소오스/드레인의 면저항 감소를 위해 활성 영역과 게이트 모두 또는 활성 영역중 일부와 게이트 일부를 실리사이드화하는 반면 메모리 셀 어레이부에서는 최적의 리프레쉬 타임을 유지하기 위해서 게이트만 선택적으로 실리사이드화하는 것이 필요하다.
SRAM의 경우도 고속 동작을 위해 활성 영역은 선택적으로, 게이트는 모두 실리사이드화하는 것이 필요하다.
NVM의 경우에도 패턴 밀도가 증가함에 따라 게이트 길이가 증가하여 결과적으로 저항이 증가되는 것을 개선하기 위하여 최근들어 게이트만 선택적으로 실리사이드화하는 공정이 도입되고 있다.
이와 같이 필요한 영역만 선택적으로 실리사이드화하기 위한 방법이 대한민국공개특허 제 2000-000885 및 일본공개특허 평11-163326에 개시되어 있다.
대한민국공개특허 제2000-000885에 종래기술로 언급되어 있는 기술을 공정 흐름도인 도 1 및 공정 단면도인 도 2 내지 도 8을 참조하여 설명하면, 먼저 통상의 공정으로 기판(10)상에 측벽 스페이서(11)를 구비하는 복수개의 게이트(12)까지 형성한 후, 기판 전면에 패터닝 대상막 예컨대 실리사이드화 블록킹용 절연막(14)을 형성하고 그 위에 반사방지막(16)을 형성한다(1 단계, 도 2). 계속해서 반사방지막(16) 상에 포토레지스트(20)를 도포한다. (2 단계, 도 3) 이어서, 실리사이드화를 진행할 게이트(12) 상부에 대응하는 투광 영역을 지니는 마스크(30)를 사용하여 노광 공정을 진행한다(3 단계, 도 4). 이어서, 통상의 현상액을 사용하여 노광된 부분의 포토레지스트(20)를 제거하여 게이트 상부를 노출시키는 포토레지스트패턴(20P)을 형성한다(4 단계, 도 5). 포토레지스트 패턴(20P)을 식각마스크로 하여 반사방지막(16) 및 실리사이드화 블록킹용 절연막(14)을 제거하여 게이트(12) 상부를 노출시킨다(5 단계, 도 6). 포토레지스트 패턴(20P) 및 잔류하는 반사방지막(16)을 제거한다(6 단계, 도 7). 마지막으로 실리사이드화 공정을 진행하여 게이트 상부에 실리사이드막(40)을 형성한다(7 단계, 도 8)
그러나, 이 종래 기술을 사용할 경우에는 실리사이드화 블록킹용 절연막(14) 표면에서 난반사 현상이 발생하는 것을 차단하기 위해서 반사방지막(16)을 반드시 형성(1 단계)하고 패터닝 공정 완료 후 이를 제거해야 하므로 공정이 복잡하다. 또, 게이트(12)들이 미세화되고 이들의 밀도가 증가함에 따라 노광 공정시 미스얼라인이 발생하기 쉬워서 게이트(12) 상부에 국부적으로 실리사이드막이 형성되지 않거나 혹은 활성 영역에 국부적으로 실리사이드막이 형성되는 공정 불량이 발생한다.
또, 상기 대한민국공개특허에 따르면, USG(Undoped Silicate Glass)막을 기판 전면에 도포한 뒤, 마이크로로딩 효과(Microloading effect)를 이용하여 USG막을 에치백하면 게이트 패턴들이 밀한 메모리 셀 어레이부에서는 USG막이 잔류하고 패턴들이 소한 주변회로 및 로직부에서는 USG막이 거의 식각되는 성질을 이용한다. 그러나 USG막을 에치백할 경우에는 잔류하는 USG막의 균일성이 확보되지 않으며, USG막 하부의 에치백 스토퍼 및 실리사이드화 불록킹용 절연막과의 선택비가 낮아서 공정의 안정성 및 재현성이 유지되지 않는다. 또, 주변회로 및 로직부에는 부분적으로 실리사이드화하는 것이 불가능해진다.
일본공개특허 평11-163326호에 제3 실시예로 개시되어 있는 발명의 경우 통상의 공정을 통해 게이트(12) 및 게이트 측벽 스페이서(11)가 완성된 기판 전면에 실리사이드화 블록킹용 절연막(14) 및 포토레지스트(20)를 차례대로 도포한다(도 9). 이어서, 주변회로 및 로직부(B 영역)에 대응하는 투광영역을 지닌 마스크(35)를 사용하여 메모리 셀 어레이부(A 영역)를 제외한 주변회로 및 로직부(B영역)를 노광한다(도 10). 노광된 결과물을 현상하여 메모리 셀 어레이부(A 영역)를 덮고 주변회로 및 로직부(B 영역)를 노출시키는 포토레지스트 패턴(20P)을 형성한다(도 11). 포토레지스트 패턴(20P)에 대하여 에치-백을 실시하여 게이트 패턴의 상부를 노출시키는 포토레지스트 패턴(20P')을 형성한다(도 12). 이어서 포토레지스트 패턴(20P')을 식각마스크로 하여 블록킹용 절연막(14)을 식각하여 블록킹용 절연막 패턴(14P)을 형성하여 주변회로 및 로직부(B 영역)의 활성 영역 및 게이트와 메모리 셀 에레이부(A 영역)에 형성되어 있는 게이트의 상부를 노출시킨다(도 13). 계속해서 포토레지스트 패턴을 제거한 후 (도 14) 실리사이드화 공정을 진행하여 메모리 셀 어레이부(A 영역)의 게이트 상부 및 주변회로부 및 로직부(B 영역)의 활성 영역 및 게이트 상부에 실리사이드막을 형성한다(도 15).
이 방법에 따를 경우, 실리사이드화 블록킹용 절연막 형성→ 포토레지스트막 형성→노광→현상(포토레지스트 패턴 형성)→포토레지스트패턴 에치-백→블록킹용 절연막 식각→포토레지스트 패턴 제거→실리사이드화와 같이 다단계 공정을 거쳐야 한다 . 또 포토레지스트 패턴을 에치-백할 경우 블록킹용 절연막과의 고선택비가 확보되지 않을 경우 게이트 상부가 식각 공정에 노출되는 문제점이 발생한다. 그리고, 에치-백 공정 자체가 공정의 균일성이 확보되지 않는다는 단점이 있다.
따라서, 디자인 룰에 영향을 받지 않고, 단순화된 공정으로 최소의 비용으로 선택적으로 실리사이드화 공정을 진행할 수 있는 새로운 방법이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 단순화된 공정으로 패턴을 형성할 수 있는 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 디자인 룰이 작아져서 패턴들의 최소 선폭이 감소함에 따라 미스얼라인먼트가 쉽게 발생하는 노광 공정 없이 패턴을 형성하는 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 무노광 패턴 형성 방법을 사용하여 실리사이드화하는 방법을 제공하고자 하는 것이다.
도 1 종래 기술에 따른 패턴 형성 및 이를 이용한 실리사이드화 공정의 흐름도이다.
도 2 내지 도 8은 도 1에 도시된 각 공정의 단면도들이다.
도 9 내지 도 15은 다른 종래 기술에 따른 실리사이드막 형성 공정의 단면도들이다.
도 16은 본 발명의 제1 실시예에 따른 무노광 패턴 형성 방법 및 이를 이용한 실리사이드화 공정의 흐름도이다.
도 17 내지 도 21은 도 16에 도시된 각 공정의 단면도들이다.
도 22 내지 도 27은 본 발명의 제2 실시예에 따른 무노광 패턴 형성 방법을 MDL(Merged DRAM wih Logic)의 실리사이드화에 적용한 공정의 단면도들이다.
도 28 내지 도 32는 본 발명에 제3 실시예에 따른 무노광 패턴 형성 방법을 MDL의 실리사이드화에 적용한 공정의 단면도들이다.
도 33은 광활성화합물의 함량에 따른 포토레지스트막의 잔막율을 측정한 결과를 나타내는 그래프이다.
도 34는 현상시간에 따른 잔막율의 변화를 측정한 결과를 나타내는 그래프이다.
도 35는 t-부틸옥시카르보닐기 및 아세탈기를 보호기로 구비하는 폴리머로 이루어진 포토레지스트막의 베이크 온도에 따른 잔막률 및 잔막률의 균일도 범위를 측정한 결과를 나타내는 그래프이다.
도 36은 t-부틸옥시카르보닐기 및 아세탈기를 보호기로 구비하는 폴리머로 이루어진 포토레지스트의 온도 열중량분석표이다.
도 37은 t-부틸옥시카르보닐기 및 아세탈기를 보호기로 구비하는 폴리머로 이루어진 포토레지스트의 1차 및 2차 베이크 온도 및 처리 시간에 따른 잔막률을 측정한 결과를 나타내는 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 방법은 하부 단차를 이용하여 노광 공정 없이 포토레지스트패턴을 형성한다. 구체적으로, 단차를 구비하는 패턴이 형성되어 있는 기판상에 정합적으로 패터닝 대상막을 형성한 후, 그 위에 포토레지스트막을 형성한다. 이어서, 포토레지스트막에 현상액을 처리하여 단차의 높이보다 낮은 높이로 포토레지스트막을 남겨 포토레지스트 패턴을 형성한다. 계속해서, 포토레지스트 패턴에 의해 노출된 상기 패터닝 대상막을 제거하여 소정의 패턴을 형성하고, 포토레지스트 패턴을 제거한다.
이 때, 단차의 높이보다 낮은 높이는 상기 단차 높이의 20 내지 90% 높이인것이 바람직하다.
본 발명에 따른 무노광 패턴 형성 방법에 적합한 포토레지스트막은 제1 노볼락 수지 및 상기 제1 노볼락 수지의 총 중량을 기준으로 3 내지 15 중량%의 광활성화합물을 포함하는 포토레지스트, 제1 노볼락 수지, 현상액에 대한 용해 속도가 300Å/초 내지 1500Å/초이며 상기 제1 노볼락 수지의 총 중량을 기준으로 10 내지 60중량%의 제2 노볼락 수지 및 상기 제1 노볼락 수지의 총 중량을 기준으로 15 내지 30중량%의 광활성화합물을 포함하는 포토레지스트, 또는 제1 노볼락 수지, 상기 제1 노볼락 수지의 총 중량을 기준으로 10 내지 60중량%의 폴리하이드록시스티렌 및 상기 제1 노볼락 수지의 총 중량을 기준으로 15 내지 30중량%의 광활성화합물을 포함하는 포토레지스트로 형성되는 것이 바람직하다.
바람직하기로는 현상 단계 전에 포토레지스트막이 형성되어 있는 기판을 베이크하는 단계를 더 구비한다. 베이크 단계는 130 내지 160℃에서 30 내지 120초간 진행되는 1단계 베이크 또는 90 내지 120℃에서 30 내지 120초간 진행되는 제1 베이크와 130 내지 160℃에서 30 내지 120초간 진행되는 제2 베이크의 2단계 베이크로 진행된다.
베이크 단계를 실시할 경우, 포토레지스트막은 폴리머의 백본에 t-부톡시옥시카르보닐기 및 아세탈기가 보호기로 결합되어 있는 폴리머 및 상기 폴리머의 총중량을 기준으로 0.5 내지 8 중량%의 광산발생제를 포함하는 포토레지스트로 이루어지는 것이 바람직하다.
본 발명에 따른 무노광 패턴 형성 방법은 부분적으로 또는 선택적으로 실리사이드화 공정을 진행하는데 특히 유용하게 사용될 수 있다.
이하 본 발명에 따른 무노광 패턴 형성 방법에 관해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 16은 본 발명의 제1 실시예에 따른 무노광 패턴 형성 방법 및 이를 이용한 실리사이드화 공정의 흐름도이고, 도 17 내지 도 21은 도 16의 각 단계에 대응하는 단면도들이다.
먼저, 단차를 구비하는 패턴상에 패터닝 대상막을 정합적(conformal)으로 형성하고, 그 위에 포토레지스트막을 형성한다(120 단계). 단차를 구비하는 패턴의 예로는 라인 앤 스페이스 패턴들을 예로 들 수 있다. 이하 공정은 단차를 구비하는 패턴의 예로 게이트 패턴을 들어 설명한다. 도 17에 도시되어 있는 바와 같이, 측벽 스페이서(211)를 구비하는 게이트(212)들이 형성되어 있는 기판(200)상에 게이트(212)들에 정합적(conformal)으로 패터닝 대상막(214)을 형성한다. 패터닝 대상막(214)은 실리사이드화 블록킹 기능을 할 수 있는 절연막으로 형성한다. 바람직하기로는 질화막(SiN), 산질화막(SiON), 중온산화막(Middle Temperature Oxide)등을 사용하여 50Å 내지 500Å 두께로 실리사이드화 블록킹용 절연막(214)을 형성한다. 계속해서, 패터닝 대상막(214)상에 포토레지스트막(220)을 형성한다.
이어서, 상기 포토레지스트막(220)에 현상액을 처리하여 게이트(212)의 높이보다 낮은 높이로 포토레지스트막을 남겨 게이트(212)의 상부를 노출시키는 포토레지스트 패턴(220P)을 형성한다(130 단계, 도 18). 이 때, 포토레지스트 패턴(220P)의 높이는 게이트(212) 단차 높이의 20 내지 90% 높이 범위내에서 후속 식각 공정시 마스크로 사용되기에 적합한 높이가 되도록한다. 특히, 패터닝 대상막(214)과 그 하부의 게이트(212) 및 측벽 스페이서(211)와의 식각 선택비를 고려하여 높이를 결정한다. 예컨대 게이트(212)의 높이가 3000Å일 때 포토레지스트 패턴(220P)의 높이는 600 내지 2700Å 정도가 되도록 현상 공정을 실시하는 것이 바람직하다.
잔막률 특성이 80% 이하, 바람직하기로는 20% 내지 80%, 더욱 바람직하기로는 20 내지 50%인 특성을 지니는 포토레지스트를 사용하여 게이트(212)의 단차를 따라 정합적으로 포토레지스트막(220)을 형성하였기 때문에 노광 공정 없이 현상 공정만으로도 포토레지스트 패턴(220P)을 형성할 수 있다. 잔막률이란 (현상 후 잔류하는 포토레지스트막(220P)의 두께 / 현상 전 포토레지스트막(220)의 두께 )×100% 로 계산한 값이다.
상술한 특성을 만족시키는 포토레지스트로는 제1 노볼락 수지 및 상기 제1 노볼락 수지의 총 중량을 기준으로 3 내지 15 중량%의 광활성화합물(photoactive compound: 이하 PAC)을 포함하는 포토레지스트가 적합하다.
상기 제1 노볼락 수지로는 현상율이 500Å 내지 1000Å/초인 노볼락 수지가 적합하다. 또, 제1 노볼락 수지로는 중량 평균 분자량이 2000 내지 10000 g/mole이고 다분산도는 2.0 내지 7.0 인 노볼락 수지를 사용하는 것이 바람직하다.
제1 노볼락 수지의 예로는 m-크레졸과 p-크레졸이 혼합된 크레졸 혼합물을옥살산 촉매하에 포르말린과 축합반응시켜 제조한 페놀 노볼락 수지 또는 o-크레졸, m-크레졸, p-크레졸과 2,4-자일렌올을 옥살산 촉매하에 포르말린과 축합반응시켜 제조한 노볼락 수지를 들 수 있다. 그리고, 상기 광활성화합물로는 퀴논디아지드계 화합물이 사용된다.
또, 제1 노볼락 수지, 현상액에 대한 용해 속도가 300Å/초 내지 1500Å/초이며 상기 제1 노볼락 수지의 총 중량을 기준으로 10 내지 60중량%의 제2 노볼락 수지 및, 상기 제1 노볼락 수지의 총 중량을 기준으로 15 내지 30 중량%의 광활성화합물을 포함하는 포토레지스트 또는 제1 노볼락 수지, 제1 노볼락 수지의 총 중량을 기준으로 10 내지 60중량%의 폴리하이드록시스티렌, 및 제1 노볼락 수지의 총 중량을 기준으로 15 내지 30중량%의 광활성화합물을 포함하는 포토레지스트 중 어느 하나 또는 이들의 화합물이 포토레지스트로 사용될 수도 있다.
제2 노볼락 수지로는 중량 평균 분자량이 2000 내지 10000 g/mole 이고 다분산도는 3.0 내지 7.0인 노볼락 수지가 적합하다. 상기 폴리하이드록시스티렌으로는 중량 평균 분자량이 3000 내지 50000 g/mole이고, 다분산도가 1.1 내지 3.0인 물질이 적합하다.
한편, 현상 단계(130 단계) 전에 베이크 단계(125 단계)를 더 실시할 수도 있다. 베이크 단계(125 단계)를 통해 포토레지스트막의 현상액에 대한 용해도를 증가시킴으로써 포토레지스트막의 잔막율을 80% 이하로, 바람직하기로는 50% 이하로 용이하게 조절할 수 있기 때문이다.
특히, 백본에 보호기들이 결합되어 있는 폴리머를 포함하는 포토레지스트를사용하여 포토레지스트막(220)을 형성할 경우에 베이크 단계(125 단계)를 실시하는 것이 바람직하다. 베이크 단계(125 단계)에 의해 폴리머의 백본에 결합되어 있는 보호기들이 탈보호화된다. 따라서, 포토레지스트막(220)의 현상액에 대한 용해도가 증가하여 원하는 잔막률을 얻을 수 있는 장점이 있다.
예컨대, 폴리머의 백본에 t-부톡시옥시카르보닐기 및 아세탈기가 보호기로 결합되어 있는 폴리머 및 상기 폴리머의 총중량을 기준으로 0.5 내지 8 중량%의 광산발생제를 포함하는 포토레지스트를 사용하여 포토레지스트막(220)을 형성할 경우에 베이크 단계(125 단계)를 실시하면 잔막율을 80% 이하로, 바람직하기로는 20 내지 80%로, 더욱 바람직하기로는 20 내지 50%로 조절할 수가 있다. 상기 폴리머는 폴리머 백본의 총중량을 기준으로 3 내지 10중량%의 보호기를 포함하고, 폴리머의 백본은 폴리하이드록시 페놀 또는 노볼락인 것이 바람직하다. 물론 t-부톡시옥시카르보닐기 및 아세탈기 이외에도 다른 보호기들도 보호기로 사용가능하다.
그리고, 상기 포토레지스트는 중량 평균 분자량이 3000 내지 20000g/mole이고 다분산도는 1.3 내지 3.5인 것이 바람직하다.
이 때, 상기 베이크 단계는 130 내지 160℃에서 30 내지 120초간 1 단계 베이크로 진행될 수도 있고, 90 내지 120℃에서 30 내지 120초간 진행되는 제1 베이크와 130 내지 160℃에서 30 내지 120초간 진행되는 제2 베이크의 2단계 베이크로 진행될 수도 있다. 2 단계 베이크는 폴리머의 백본에 2 개 이상의 서로 다른 보호기가 결합되어 있는 경우, 서로 다른 보호기들이 각각 충분히 탈보호화되어 원하는 잔막률을 용이하게 얻을 수 있는 장점이 있다.
현상 단계(130 단계)는 1) 2.38중량%의 TMAH를 사용하여 20 내지 150초간 진행하거나, 2) 수산화나트륨(NaOH) 또는 수산화칼륨(KOH)을 사용하여 20 내지 200초간 진행하거나 3) 메탄올 또는 에탄올을 사용하여 10 내지 200 초간 진행하거나 4) 콜린(choline)을 사용하여 20 내지 200초간 진행한다.
현상 공정만으로 형성된 포토레지스트패턴(220P)에 의해 노출된 패터닝 대상막(214), 예컨대 실리사이드화 블록킹용 절연막을 식각하여 실리사이드화 블록킹용 절연막 패턴(214P)을 형성하여 게이트(212) 상부를 노출시킨다.(140 단계, 도 19).
이어서 포토레지스트패턴(220P)을 제거한다.(150단계, 도 20). 마지막으로 코발트, 티타늄 또는 텅스텐과 같은 내열성 금속을 증착한 후 급속 열처리를 진행하여 노출된 게이트(212) 상부에 실리사이드막(240)을 형성한다. 미반응된 내열성금속을 제거하여 실리사이드화 반응을 완료한다(160 단계,도 21).
제1 실시예는 게이트의 상부만 선택적으로 실리사이드화하는 것이 필요한 DRAM, NVM 또는 SRAM등에 유용하게 적용할 수 있다.
도 22 내지 도 27은 본 발명의 제2 실시예에 따른 무노광 패턴 형성 방법을 MDL 소자에 적용한 경우를 설명하기 위한 단면도들이다. 제2 실시예가 적용되는 MDL 소자는 주변회로 및 로직부에서는 활성 영역과 게이트 상부가 모두 실리사이드화되고, 메모리 셀 어레이부에서는 게이트 상부만 실리사이드화되는 것을 요구하는 소자이다.
도 22에 도시되어 있는 바와 같이, 메모리 셀 어레이부(A 영역)와 주변회로 및 로직부(B영역)로 구분되어 있는 기판(200)상에 측벽 스페이서(211),게이트(212) 및 패터닝 대상막(214)을 차례대로 형성한다. 이어서, 제1 실시예에서 설명한 포토레지스트와 동일한 포토레지스트를 사용하여 포토레지스트막(220)을 형성한다.
이어서, 도 23에 도시되어 있는 바와 같이, 주변회로 및 로직부(B 영역)에 대응하는 투광 영역을 지니는 마스크(235)를 사용하여 주변회로 및 로직부(B 영역)만 노광한다.
계속해서 제1 실시예에서 설명한 바와 동일한 방법으로 현상 공정을 진행한다. 물론 제1 실시예에서 설명한 바와 같이 현상 공정전에 베이크 단계를 더 실시할 수도 있다. 그 결과, 도 24에 도시되어 있는 바와 같이, 주변회로 및 로직부(B 영역)를 전면 노출시키고, 메모리 셀 어레이부(A 영역)의 게이트(212) 상부를 노출시키는 포토레지스트패턴(220P)이 형성된다.
즉, 주변회로 및 로직부(B 영역)만 노광시키고 메모리 셀 어레이부(A 영역)의 노출시키고자 하는 영역(게이트 상부)을 노광시키지 않고 현상 공정을 진행하더라도, 포토레지스트막(220)의 잔막률이 80% 이하, 바람직하기로는 50% 이하로 조절되어 있기 때문에 주변회로 및 로직부(B 영역)를 전면 노출시킴과 동시에 메모리 셀 어레이부(A 영역)의 게이트(212) 상부를 노출시키는 포토레지스트패턴(220P)이 형성된다. 따라서, 게이트(212) 상부를 노광하던 종래 방법의 경우 반드시 필요한 반사방지막이 필요하지 않고, 주변회로 및 로직부만 노출시키는 포토레지스트패턴을 형성한 후, 메모리 셀 어레이부의 포토레지스트패턴을 에치백하여 게이트(212) 상부를 노출시키던 종래의 방법에 비해 공정이 단순하고, 에치백으로 인해 파생되는 여러 가지 문제점들이 방지된다
이후, 포토레지스트 패턴(220P)을 식각마스크로하여 패터닝 대상막인 실리사이드화 블록킹용 절연막(214)을 식각하여 실리사이드화 블록킹용 절연막 패턴(214P)을 형성하고(도 25), 포토레지스트 패턴을 제거하고(도 26), 실리사이드화 블록킹용 절연막 패턴(214P)을 사용하여 메모리 셀 어레이부(A 영역)의 게이트(212) 상부 및 주변회로 및 로직부(B 영역)의 활성 영역 및 게이트(212) 상부에 실리사이드막을 형성하는 공정(도 27)은 제1 실시예와 동일한 방법으로 진행한다.
도 28 내지 도 33은 본 발명의 제3 실시예에 따른 무노광 패턴 형성 방법을 MDL 소자에 적용한 경우를 설명하기 위한 단면도들이다. 제3 실시예가 적용되는 MDL 소자는 주변회로 및 로직부에서는 활성 영역과 게이트 상부의 소정 부위만 실리사이드화되고, 메모리 셀 어레이부에서는 게이트 상부만 실리사이드화되는 것을 요구하는 소자이다.
도 28을 참조하면, 포토레지스트막(220)을 형성하는 공정까지는 제1 실시예와 동일하게 진행한다. 이어서, 주변회로 및 로직부(B 영역)의 활성 영역 및 게이트 상부의 소정 부위에 대응하는 투광 영역을 지니는 마스크(235')를 사용하여 노광한다. 계속해서 제1 실시예에서 설명한 바와 동일한 방법으로 현상 공정을 진행한다. 그 결과, 도 29에 도시되어 있는 바와 같이, 주변회로 및 로직부(B 영역)의 노광된 영역을 노출시키고 메모리 셀 어레이부(A 영역)의 게이트(212) 상부를 노출시키는 포토레지스트패턴(220P')이 형성된다.
즉, 제3 실시예에 따르면, 주변회로 및 로직부를 부분적으로 노광함으로써 주변회로부 및 로직부(B 영역)를 부분적으로 노출시킴과 동시에 메모리 셀 어레이부(A 영역)의 게이트(212) 상부만 노출시킬 수 있다.
이후, 포토레지스트 패턴(220P')을 식각마스크로하여 패터닝 대상막인 실리사이드화 블록킹용 절연막(214)을 식각하여 실리사이드화 블록킹용 절연막 패턴(214P)을 형성하고(도 30), 포토레지스트 패턴(220P')을 제거하고(도 31), 실리사이드화 블록킹용 절연막 패턴(214P)을 사용하여 메모리 셀 어레이부(A 영역)의 게이트(212) 상부 및 주변회로 및 로직부(B 영역)의 일부에 실리사이드막을 형성하는 공정(도 32)은 제1 실시예와 동일한 방법으로 진행한다.
제3 실시예에 따르면 주변회로 및 로직부(B 영역)를 부분적으로 실리사이드화할 수 있다는 장점이 있다.
본 발명은 하기의 실험예를 참고로 더욱 상세히 설명되며, 이 실험예가 본 발명을 제한하려는 것은 아니다.
<실험예 1:광활성화합물의 함량과 잔막률간의 관계 측정>
m-크레졸과 p-크레졸이 30:70으로 혼합된 크레졸 혼합물을 옥살산 촉매하에포르말린과 축합반응시켜 합성한 페놀 노볼락 수지와 광활성화합물을 PGMEA(propyleneglycolmonoethylacetate)에 녹여 포토레지스트를 조제하였다. 광활성화합물로는 1,2-나프토퀴논-2-디아지드-5-설포닐클로라이드와 1,1,1-트리(4-히드록시페닐)에탄을 트리에틸아민 촉매하에 1,4-다이옥산과 반응시켜 제조한 화합물을 사용하였다.
이 때, 광활성화합물의 중량비가 포토레지스트의 총 중량에 대해 7wt%, 11wt%, 16wt%, 19wt%, 22wt%로 서로 다른 다섯 개의 포토레지스트를 준비하였다.
광활성화합물의 중량비가 7wt%인 포토레지스트를 4개의 기판에 각각 6000Å 두께로 도포한 후, 각 기판을 2.38wt%의 TMAH 현상액에 각각 20초, 40초, 60초 및 80초간 담근후, 잔류하는 포토레지스트막의 두께를 측정하였다. 나머지 서로 다른 중량의 광활성화합물을 포함하는 포토레지스트에 대해서도 동일하게 실험 조건을 나누어 실험하였다. 그 결과가 도 33에 도시되어 있다.
도 33의 결과로부터 광활성화합물의 중량비가 16% 미만인 포토레지스트의 경우 현상을 20초간 진행하면 잔막률이 50% 이하가 되며, 현상 시간이 20초 이상이 될 경우 잔막률이 30% 미만이 됨을 알 수 있었다.
<실험예 2:현상 시간과 잔막률간의 관계 측정>
실험예 1의 방법과 동일한 방법으로 광활성화합물의 중량이 10wt%가 되도록 제조한 포토레지스트를 서로 다른 10개의 기판에 각각 10000Å이 되도록 도포한 후, 각각을 2.38wt%의 TMAH 현상액에 각각 10초, 20초, 30초, 40초, 50초, 60초, 70초, 80초, 90초 및 100초간 담근후, 잔류하는 포토레지스트막의 두께를 측정하였다. 그 결과가 도 34에 도시되어 있다.
도 34의 결과로부터 포토레지스트막의 두께 감소가 현상액 처리후 30초까지는 급격하게 일어나나 30초 이후에는 일정한 잔막률을 유지하는 특성을 나타냄을 알 수 있었다. 이로부터 잔막률이 90%이상으로 유지되는 통상적인 포토레지스트와 잔막률에 있어서만 차이가 있을 뿐, 현상액 처리후 소정 시간 경과후에는 일정한잔막률을 유지하는 특성은 동일함을 알 수 있었다.
<실험예 3:베이크 온도에 따른 포토레지스트의 잔막률 측정>
폴리하이드록시페놀 백본에 t-부틸옥시카르보닐기 및 아세탈기를 보호기로 구비하는 폴리머로 이루어진 포토레지스트를 초기 두께 6700Å으로 도포한 복수개의 샘플을 준비한 후, 베이크 온도를 각각 달리하여 90초간 베이크한 후, 2.38wt%의 현상액을 사용하여 현상한 후, 잔막률을 측정하였다. 그 결과 도 35에 도시되어 있는 바와 같이, 130 내지 150℃의 베이크 온도에서 베이크할 경우 잔막률이 55 내지 23%가 됨을 알 수 있었고, 특히 142℃ 이상의 온도에서는 잔막률이 30% 이하로 유지됨을 알 수 있었다. 또, 각각의 베이크 온도별로 복수개의 샘플에 대해 잔막률을 측정하여 잔막률의 균일도를 계산한 결과 막대 그래프와 같이 균일도가 700Å 이하로 유지되며, 특히 142℃ 이상의 온도에서는 잔막률의 균일도가 500Å 이하로 매우 양호함을 알 수 있었다.
<실험예 4: 베이크 온도에 따른 포토레지스트의 열중량 측정>
실험예 3에서 사용한 포토레지스트의 특성을 알아보기 위하여 베이크의 온도를 달리하며, 열중량을 측정하였다. 그 결과가 도 36에 도시되어 있다.
도 36의 결과로부터 121.37℃에서 열중량이 급격하게 감소하고, 152.90℃에서도 열중량이 급격하게 감소하는 경향이 있음을 알 수 있었다. 이로부터 잔막률을 감소시키는데 보호기의 탈보호화가 중요하며, 실험예에 사용한 포토레지스트의 경우 서로 다른 두 개의 보호기를 구비하므로 한 번의 베이크보다는 두 번의 베이크가 포토레지스트막의 잔막률을 감소시키는데 유리하리라는 것을 알 수 있었다.
<실험예 5: 베이크 온도에 따른 포토레지스트의 열중량 측정>
실험예 3에서 사용한 포토레지스트막의 잔막률을 원하는 범위로 조정하는데 적합한 2단 베이크의 공정 조건 조합을 알아보기 위하여 3개의 기판상에 각각 제1 베이크와 제2 베이크의 온도 및 시간을 아래 표와 같이 달리하여 실시하였다.
시료 제1 베이크 제2 베이크
온도(℃) 시간(초) 온도(℃) 시간(초)
1 120 150 136 130
2 120 150 138 130
3 120 150 142 130
그 결과가 도 37에 도시되어 있다. 도 37의 결과로부터 제1 베이크와 제2 베이크를 조절함으로써 잔막율을 용이하게 조절할 수 있음을 알 수 있었다.
본 발명은 포토레지스트의 잔막률을 조절하고 하부 단차를 이용하여 노광 공정 없이 포토레지스트 패턴을 형성한다. 즉, 종래의 포토레지스트에 요구되던 조건인 90% 이상의 잔막률에 대한 개념을 반전시켜, 잔막율이 80% 이하, 바람직하기로는 50% 이하인 포토레지스트막을 사용한다. 잔막률이 80% 이하인 포토레지스트막을 하부 단차상에 정합적으로 형성한 후, 이를 현상하면, 단차 상단면에 형성되어 있던 포토레지스트막은 현상액에 완전히 용해되고 단차 측벽에만 포토레지스트가 잔류하게된다. 이와 같은 성질을 이용하면 노광 공정 없이도 현상 공정만으로 포토레지스트 패턴을 형성할 수 있다. 따라서 공정이 매우 단순화되며, 디자인 룰이 작아짐에 따라 노광시 쉽게 발생할 수 있는 미스얼라인먼트의 발생을 원천적으로 방지할 수 있다. 또, 노광 공정이 필요없으므로 노광 공정시 발생하는 난반사를 방지하기 위해 필요한 반사방지막을 형성할 필요도 없다

Claims (21)

  1. 단차를 구비하는 패턴이 형성되어 있는 기판상에 상기 패턴에 정합적으로 패터닝 대상막을 형성하는 단계;
    상기 패터닝 대상막상에 잔막율이 80% 이하인 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 노광하지 않고 상기 노광되지 않은 포토레지스트막에 현상액을 처리하여 상기 포토레지스트막을 용해하여 상기 포토레지스트막의 상부 표면이 상기 단차 상면 위의 상기 패터닝 대상막 상부 표면보다 낮게 위치하도록 하여 상기 패터닝 대상막의 일부를 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트패턴을 마스크로 하여 상기 포토레지스트 패턴에 의해 노출된 상기 패터닝 대상막을 제거하는 단계; 및
    상기 포토레지스트패턴을 제거하여 상기 패터닝 대상막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 무노광 패턴 형성 방법.
  2. 제1 항에 있어서, 상기 단차의 높이보다 낮은 높이는 상기 단차 높이의 20 내지 90% 높이인 것을 특징으로 하는 무노광 패턴 형성 방법.
  3. 제1 항에 있어서, 상기 포토레지스트막은 제1 노볼락 수지 및 상기 제1 노볼락 수지의 총 중량을 기준으로 3 내지 15 중량%의 광활성화합물을 포함하는 포토레지스트로 이루어진 것을 특징으로 하는 무노광 패턴 형성 방법.
  4. 제1 항에 있어서, 상기 포토레지스트막은 제1 노볼락 수지, 현상액에 대한용해 속도가 300Å/초 내지 1500Å/초이며 상기 제1 노볼락 수지의 총 중량을 기준으로 10 내지 60중량%의 제2 노볼락 수지 및 상기 제1 노볼락 수지의 총 중량을 기준으로 15 내지 30중량%의 광활성화합물을 포함하는 포토레지스트로 이루어진 것을 특징으로 하는 무노광 패턴 형성 방법.
  5. 제1 항에 있어서, 상기 포토레지스트막은 제1 노볼락 수지, 상기 제1 노볼락 수지의 총 중량을 기준으로 10 내지 60중량%의 폴리하이드록시스티렌 및 상기 제1 노볼락 수지의 총 중량을 기준으로 15 내지 30중량%의 광활성화합물을 포함하는 포토레지스트로 이루어진 것을 특징으로 하는 무노광 패턴 형성 방법.
  6. 제3 항 내지 5항 중 어느 한 항에 있어서, 상기 제1 노볼락 수지는 중량 평균 분자량이 2000 내지 10000g/mole이고 다분산도는 2.0 내지 7.0 인 것을 특징으로 하는 무노광 패턴 형성 방법.
  7. 제5 항에 있어서, 상기 폴리하이드록시스티렌은 중량 평균 분자량이 3000 내지 50000 g/mole이고, 다분산도가 1.1 내지 3.0인 것을 특징으로 하는 무노광 패턴 형성 방법.
  8. 제3 항 내지 5항 중 어느 한 항에 있어서, 상기 광활성화합물은 퀴논디아지드계 화합물인 것을 특징으로 하는 무노광 패턴 형성 방법.
  9. 제1 항에 있어서, 상기 현상단계전에 상기 포토레지스트막이 형성되어 있는 기판을 베이크하는 단계를 더 구비하는 것을 특징으로 하는 무노광 패턴 형성 방법.
  10. 제9 항에 있어서, 상기 베이크 단계는 130 내지 160℃에서 30 내지 120초간 진행되는 것을 특징으로 하는 무노광 패턴 형성 방법.
  11. 제9 항에 있어서, 상기 베이크 단계는 90 내지 120℃에서 30 내지 120초간 진행되는 제1 베이크와 130 내지 160℃에서 30 내지 120초간 진행되는 제2 베이크의 2단계 베이크로 이루어진 것을 특징으로 하는 무노광 패턴 형성 방법.
  12. 제9 항 내지 11항중 어느 한 항에 있어서, 상기 포토레지스트막은 폴리머의 백본에 t-부톡시옥시카르보닐기 및 아세탈기가 보호기로 결합되어 있는 폴리머 및 상기 폴리머의 총중량을 기준으로 0.5 내지 8 중량%의 광산발생제를 포함하는 포토레지스트로 이루어진 것을 특징으로 하는 무노광 패턴 형성 방법.
  13. 제12 항에 있어서, 상기 폴리머는 상기 폴리머의 백본의 총중량을 기준으로 3 내지 10중량%의 상기 보호기를 포함하는 것을 특징으로 하는 무노광 패턴 형성 방법.
  14. 제12 항에 있어서, 상기 폴리머의 백본은 폴리하이드록시 페놀 또는 노볼락인 것을 특징으로 하는 무노광 패턴 형성 방법.
  15. 제12 항에 있어서, 상기 포토레지스트의 중량 평균 분자량이 3000 내지 20000g/mole이고 다분산도는 1.3 내지 3.5인 것을 특징으로 하는 무노광 패턴 형성 방법.
  16. 제1 항에 있어서, 상기 포토레지스트패턴을 형성하는 단계는 상기 현상액에 대한 상기 포토레지스트막의 현상율이 500 내지 1000Å/초인 조건으로 현상을 진행하여 포토레지스트패턴을 형성하는 단계인 것을 특징으로 하는 무노광 패턴 형성 방법.
  17. 제16 항에 있어서, 상기 현상은 2.38중량%의 TMAH를 현상액으로 사용하여 20 내지 150초간 진행하거나, 수산화나트륨 또는 수산화칼륨을 현상액으로 사용하여 20 내지 200초간 진행하거나, 메탄올 또는 에탄올을 사용하여 10 내지 200초간 진행하거나 콜린을 사용하여 20 내지 200초간 진행하는 것을 특징으로 하는 무노광 패턴 형성 방법.
  18. 제1 항에 있어서, 상기 단차를 구비하는 패턴은 라인 앤 스페이스 패턴인 것을 특징으로 하는 무노광 패턴 형성 방법.
  19. 제18 항에 있어서, 상기 라인 앤 스페이스 패턴은 게이트 패턴이고,
    상기 포토레지스트 패턴을 형성하는 단계는 상기 현상액을 처리하여 상기 게이트 패턴 높이의 20% 내지 90% 두께로 상기 포토레지스트막을 남겨 상기 포토레지스트패턴을 형성하는 단계인 것을 특징으로 하는 무노광 패턴 형성 방법.
  20. 제19 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계후에 상기 기판상에 실리사이드화 공정을 진행하여 상기 게이트 패턴 상단부에 실리사이드막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 무노광 패턴 형성 방법.
  21. 각각 게이트 패턴들을 구비하는 메모리부와 주변회로 및 로직부를 포함하는 기판을 제공하는 단계;
    상기 게이트 패턴들에 정합적으로 패터닝 대상막을 형성하는 단계;
    상기 패터닝 대상막 상에 잔막율이 80% 이하인 포토레지스트막을 형성하는 단계;
    상기 주변회로 및 로직부의 상기 게이트 패턴 및 활성 영역 상의 포토레지스트막의 일부 영역을 노광하는 단계;
    상기 포토레지스트막에 현상액을 처리하여 상기 포토레지스트막을 용해하여 상기 메모리부의 상기 포토레지스트막의 상부 표면이 상기 메모리부의 상기 게이트 패턴 상면 위의 상기 패터닝 대상막의 상부 표면보다 낮게 위치하도록 하고 상기 주변회로 및 로직부의 상기 포토레지스트막의 노광된 영역을 완전히 제거하여, 상기 메모리부의 상기 패터닝 대상막의 일부를 노출시키고 상기 주변회로 및 로직부의 상기 게이트 패턴 및 활성 영역 상의 상기 패터닝 대상막의 일부를 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트패턴을 마스크로 하여 상기 포토레지스트 패턴에 의해 노출된 상기 패터닝 대상막을 제거하여 패터닝 대상막 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계; 및
    상기 메모리부의 상기 게이트 패턴의 상면과 상기 주변회로 및 로직부의 활성 영역과 게이트 패턴 상에 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실리사이드화 방법.
KR10-2000-0082054A 2000-12-26 2000-12-26 하부 단차를 이용한 무노광 패턴 형성방법 KR100374643B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0082054A KR100374643B1 (ko) 2000-12-26 2000-12-26 하부 단차를 이용한 무노광 패턴 형성방법
US10/023,982 US6673706B2 (en) 2000-12-26 2001-12-21 Method of forming a pattern using a photoresist without exposing the photoresist and silicidation method incorporating the same
TW090131789A TWI223127B (en) 2000-12-26 2001-12-21 Method of forming a pattern using a photoresist without exposing the photoresist and silicidation method incorporating the same
JP2001395259A JP2002217078A (ja) 2000-12-26 2001-12-26 段差を利用した無露光パターン形成方法およびこれを利用したシリサイド化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0082054A KR100374643B1 (ko) 2000-12-26 2000-12-26 하부 단차를 이용한 무노광 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20020052643A KR20020052643A (ko) 2002-07-04
KR100374643B1 true KR100374643B1 (ko) 2003-03-04

Family

ID=19703601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0082054A KR100374643B1 (ko) 2000-12-26 2000-12-26 하부 단차를 이용한 무노광 패턴 형성방법

Country Status (4)

Country Link
US (1) US6673706B2 (ko)
JP (1) JP2002217078A (ko)
KR (1) KR100374643B1 (ko)
TW (1) TWI223127B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521966B1 (ko) * 2003-04-29 2005-10-17 매그나칩 반도체 유한회사 씨모스 이미지센서의 제조방법
CN106298500B (zh) * 2015-06-02 2020-07-21 联华电子股份有限公司 降低微负载效应的蚀刻方法
CN112366178B (zh) * 2020-11-09 2023-03-28 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063925A (ko) * 1996-12-11 1998-10-07 세키자와다다시 반도체 장치 및 그 제조 방법
JPH11163326A (ja) * 1997-11-27 1999-06-18 Sony Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346799A (en) * 1991-12-23 1994-09-13 Ocg Microelectronic Materials, Inc. Novolak resins and their use in radiation-sensitive compositions wherein the novolak resins are made by condensing 2,6-dimethylphenol, 2,3-dimethylphenol, a para-substituted phenol and an aldehyde
EP0557999A3 (en) * 1992-02-27 1995-09-06 Mitsui Toatsu Chemicals Method for simultaneous preparation of bisphenol f and novolak phenol resins
KR100286100B1 (ko) 1998-06-05 2001-05-02 윤종용 반도체 소자 및 그 제조방법
JP2000323677A (ja) * 1999-05-12 2000-11-24 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063925A (ko) * 1996-12-11 1998-10-07 세키자와다다시 반도체 장치 및 그 제조 방법
JPH11163326A (ja) * 1997-11-27 1999-06-18 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US6673706B2 (en) 2004-01-06
JP2002217078A (ja) 2002-08-02
TWI223127B (en) 2004-11-01
US20020119403A1 (en) 2002-08-29
KR20020052643A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100688570B1 (ko) 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US5972570A (en) Method of photolithographically defining three regions with one mask step and self aligned isolation structure formed thereby
US6720256B1 (en) Method of dual damascene patterning
KR100695876B1 (ko) 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법.
US6007968A (en) Method for forming features using frequency doubling hybrid resist and device formed thereby
US7109119B2 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US6905621B2 (en) Method for preventing the etch transfer of sidelobes in contact hole patterns
EP0069854B1 (en) Method of forming via holes in insulating layers
US5906911A (en) Process of forming a dual damascene structure in a single photoresist film
US7807332B2 (en) Underlayer compositions containing heterocyclic aromatic structures
JP2004054286A (ja) フォトレジスト用現像液に溶解される有機底部反射防止組成物及びそれを利用した写真エッチング方法
JP2011504606A (ja) フォトレジスト組成物および多層フォトレジスト系を用いて多重露光する方法
US20090258497A1 (en) Photoresist resin, and method for forming pattern and method for manufacturing display panel using the same
JP2003282550A (ja) 半導体素子の製造方法
US5981149A (en) Method for manufacturing semiconductor device
KR100374643B1 (ko) 하부 단차를 이용한 무노광 패턴 형성방법
KR100393228B1 (ko) 자기 정렬 무노광 패턴 형성 프로세스를 이용한 플래쉬메모리 소자의 제조 방법
JPH0778627B2 (ja) ポジ型感光性組成物及びレジストパターンの形成方法
JP3785353B2 (ja) 半導体装置の製造方法
Cameron et al. Design and development of production-worthy developable BARCs (DBARCs) for implant lithography
TW419721B (en) Method of reducing line width of pattern by resist silylation process
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
JP2020126180A (ja) 半導体装置の製造方法および下地加工用の積層有機膜
JPH10221857A (ja) 薄膜の加工方法およびそれを用いた半導体装置の製造方法
JPH07106238A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee