CN113517182A - 硬掩膜层的图形结构的形成方法 - Google Patents

硬掩膜层的图形结构的形成方法 Download PDF

Info

Publication number
CN113517182A
CN113517182A CN202110723742.7A CN202110723742A CN113517182A CN 113517182 A CN113517182 A CN 113517182A CN 202110723742 A CN202110723742 A CN 202110723742A CN 113517182 A CN113517182 A CN 113517182A
Authority
CN
China
Prior art keywords
replacement material
material layer
layer
hard mask
strips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110723742.7A
Other languages
English (en)
Inventor
刘少雄
陆连
李全波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110723742.7A priority Critical patent/CN113517182A/zh
Publication of CN113517182A publication Critical patent/CN113517182A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种硬掩膜层的图形结构的形成方法，包括：步骤一、在半导体衬底上形成替换材料层，替换材料层的材料选择刻蚀后侧面垂直度优于硬掩膜层的侧面垂直度的材料；步骤二、对替换材料层进行图形化刻蚀形成替换材料层条形和替换材料层条形之间的间隔区；步骤三、在替换材料层条形之间的间隔区填充硬掩膜层并组成硬掩膜层条形；步骤四、去除替换材料层条形。本发明能降低侧面角度难控制的硬掩膜层材料形成硬掩膜层条形的工艺难度并从而保证硬掩膜层条形的侧面垂直并提高器件的整体性能。

Description

硬掩膜层的图形结构的形成方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种硬掩膜层的图形结构的形成方法。
背景技术
超级闪存以其高速、低功耗、低电压、高可靠性和低成本等优秀特点，在物联网、人工智能、汽车电子等方面有着越来越广泛的应用。其中浮置栅极(floating gate)的侧壁角度主要由硬掩膜侧壁角度决定，在硬掩膜刻蚀工艺中，由于其组成为依次沉积较厚的氮化硅和氧化硅，硬掩膜的侧壁角度较难控制，容易形成倾斜(taper)或者双斜率(doubleslope)形貌，最终刻蚀后硬掩膜侧壁垂直度不够，进而引起浮置栅极侧壁垂直度不够而影响器件整体性能。
如图1A至图1D所示，是现有硬掩膜层的图形结构的形成方法各步骤中的器件结构示意图；现有硬掩膜层的图形结构的形成方法包括如下步骤：
步骤一、如图1A所示，提供半导体衬底101，在所述半导体衬底101上形成由氧化硅层102、氮化硅层103和氧化硅层104叠加而成的硬掩膜层。
步骤二、如图1B所示，涂布光刻胶105。
如图1C所示，进行曝光和显影形成光刻胶105图形定义出所述硬掩膜层条形和所述硬掩膜层条形之间的间隔区的形成区域。
步骤三、如图1D所示，依次对氧化硅层104、氮化硅层103和氧化硅层102进行刻蚀形成所述硬掩膜层条形106；各所述硬掩膜层条形106之间具有间隔区。
步骤三中的刻蚀工艺中，对所述硬掩膜层条形106的侧面1061角度的控制比较困难，容易形成倾斜或者双斜率形貌。如图2A所示，是现有方法形成的侧面倾斜的硬掩膜层条形的照片；硬掩膜层条形106a的的侧面1061a为倾斜形貌。如图2B所示，是现有方法形成的侧面为双斜率形貌的硬掩膜层条形的照片；硬掩膜层条形106b的的侧面由斜率不同的底部部分1061b2和顶部部分1061b1叠加而成，为双斜率形貌。
发明内容
本发明所要解决的技术问题是提供一种硬掩膜层的图形结构的形成方法，能降低侧面角度难控制的硬掩膜层材料形成硬掩膜层条形的工艺难度并从而保证硬掩膜层条形的侧面垂直并提高器件的整体性能。
为解决上述技术问题，本发明提供的硬掩膜层的图形结构的形成方法包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底上形成替换材料层，所述替换材料层的厚度等于硬掩膜层所需要厚度，所述替换材料层的材料选择刻蚀后侧面垂直度优于所述硬掩膜层的侧面垂直度的材料。
步骤二、对所述替换材料层进行图形化刻蚀形成替换材料层条形和所述替换材料层条形之间的间隔区，所述替换材料层条形的侧面垂直度满足硬掩膜层条形的侧面垂直度要求，所述替换材料层条形之间的间隔区为所述硬掩膜层条形的形成区域，所述替换材料层条形的形成区域为所述硬掩膜层条形的间隔区。
步骤三、在所述替换材料层条形之间的间隔区填充所述硬掩膜层并组成所述硬掩膜层条形。
步骤四、去除所述替换材料层条形。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述替换材料层的材料包括多晶硅，非晶硅。
进一步的改进是，在形成所述替换材料层之前还包括在所述半导体衬底表面上形成第一氧化硅层的步骤。
进一步的改进是，所述硬掩膜层包括依次叠加的第二氮化硅层和第三氧化硅层。
进一步的改进是，步骤三包括如下分步骤：
步骤31、形成所述第二氮化硅层将所述替换材料层条形之间的间隔区完全填充并延伸到所述替换材料层条形表面上。
步骤32、进行化学机械研磨工艺加回刻工艺将所述替换材料层条形表面上的所述第二氮化硅层完全去除以及将所述替换材料层条形之间的间隔区中的所述第二氮化硅层的顶部表面降低到所需要位置。
步骤33、形成所述第三氧化硅层将所述第二氮化硅层顶部的所述替换材料层条形之间的间隔区完全填充并延伸到所述替换材料层条形表面上。
步骤32、进行化学机械研磨工艺或回刻工艺将所述替换材料层条形表面上的所述第三氧化硅层完全去除以及将所述替换材料层条形之间的间隔区中的所述第三氧化硅层的顶部表面和所述替换材料层的顶部表面相平。
进一步的改进是，步骤二包括如下分步骤：
步骤21、在所述替换材料层表面形成第四氮化硅层和第五氧化硅层。
步骤22、采用光刻工艺形成的光刻胶图形定义出所述替换材料层条形和所述替换材料层条形之间的间隔区的形成区域。
步骤23、依次对所述第五氧化硅层、所述第四氮化硅层和所述替换材料层进行刻蚀形成所述替换材料层条形和所述替换材料层条形之间的间隔区的形成区域。
进一步的改进是，步骤四中所述替换材料层条形用于定义出闪存的存储管的浮栅的形成区域。
进一步的改进是，在所述半导体衬底上还形成有多晶硅浮栅层。
进一步的改进是，步骤四之后，还包括步骤：
以所述硬掩膜层条形为掩膜对所述多晶硅浮栅层进行刻蚀形成所述浮栅。
进一步的改进是，还包括步骤：
去除所述硬掩膜层条形。
在所述浮栅顶部形成控制介质层和控制栅。
进一步的改进是，所述控制介质层的材料包括氧化硅。
进一步的改进是，所述控制栅的材料包括多晶硅，金属。
进一步的改进是，所述存储管外部还同时集成有MOS晶体管，所述MOS晶体管的形成工艺中采用由多晶硅或非晶硅组成的伪栅极结构；
步骤一中的所述替换材料层采用和所述伪栅极结构相同的工艺形成，步骤二中所述替换材料层和所述伪栅极结构采用相同的图形化刻蚀工艺同时图形化。
进一步的改进是，步骤二的所述图形化刻蚀完成后，所述替换材料层条形的侧面倾角大于等于89°。
对于由侧面角度难控制的硬掩膜层材料形成的硬掩膜层条形的图形结构，本发明并不是直接对硬掩膜层进行图形化刻蚀形成硬掩膜层条形，而是采用侧面角度容易控制的替换材料层进行图形化刻蚀，之后再在替换材料层条形之间的间隔区中进行填充形成硬掩膜层条形，这样硬掩膜层条形的侧面完全由替换材料层的图形化刻蚀工艺确定，从而能降低侧面角度难控制的硬掩膜层材料形成硬掩膜层条形的工艺难度并从而保证硬掩膜层条形的侧面垂直并提高器件的整体性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有硬掩膜层的图形结构的形成方法各步骤中的器件结构示意图；
图2A是现有方法形成的侧面倾斜的硬掩膜层条形的照片；
图2B是现有方法形成的侧面为双斜率形貌的硬掩膜层条形的照片；
图3是本发明实施例硬掩膜层的图形结构的形成方法的流程图；
图4A-图4I是本发明实施例硬掩膜层的图形结构的形成方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例硬掩膜层的图形结构的形成方法的流程图；如图4A至图4I所示，是本发明实施例硬掩膜层的图形结构的形成方法各步骤中的器件结构示意图；本发明实施例硬掩膜层的图形结构的形成方法包括如下步骤：
步骤一、如图4A所示，提供半导体衬底201，在所述半导体衬底201上形成替换材料层203，所述替换材料层203的厚度等于硬掩膜层所需要厚度，所述替换材料层203的材料选择刻蚀后侧面垂直度优于所述硬掩膜层的侧面垂直度的材料。
本发明实施例中，所述半导体衬底201包括硅衬底。
所述替换材料层203的材料包括多晶硅，非晶硅。
在形成所述替换材料层203之前还包括在所述半导体衬底201表面上形成第一氧化硅层202的步骤。
步骤二、对所述替换材料层203进行图形化刻蚀形成替换材料层203条形和所述替换材料层203条形之间的间隔区，所述替换材料层203条形的侧面2031垂直度满足硬掩膜层条形的侧面垂直度要求，所述替换材料层203条形之间的间隔区为所述硬掩膜层条形的形成区域，所述替换材料层203条形的形成区域为所述硬掩膜层条形的间隔区。
本发明实施例中，步骤二包括如下分步骤：
步骤21、如图4A所示，在所述替换材料层203表面形成第四氮化硅层204和第五氧化硅层205。
步骤22、如图4A所示，进行光刻工艺，包括涂布光刻胶206。
如图4B所示，进行曝光和显影形成的光刻胶206图形定义出所述替换材料层203条形和所述替换材料层203条形之间的间隔区的形成区域。
步骤23、如图4C所示，依次对所述第五氧化硅层205、所述第四氮化硅层204和所述替换材料层203进行刻蚀即进行所述图形化刻蚀形成所述替换材料层203条形和所述替换材料层203条形之间的间隔区的形成区域。所述图形化刻蚀完成后，所述替换材料层203条形的侧面2031倾角大于等于89°。
如图4D所示，之后去除所述光刻胶206图形。
步骤三、在所述替换材料层203条形之间的间隔区填充所述硬掩膜层并组成所述硬掩膜层条形。
本发明实施例中，所述硬掩膜层包括依次叠加的第二氮化硅层207和第三氧化硅层208。步骤三包括如下分步骤：
步骤31、如图4E所示，形成所述第二氮化硅层207将所述替换材料层203条形之间的间隔区完全填充并延伸到所述替换材料层203条形表面上。
步骤32、如图4F所示，进行化学机械研磨工艺加回刻工艺将所述替换材料层203条形表面上的所述第二氮化硅层207完全去除以及将所述替换材料层203条形之间的间隔区中的所述第二氮化硅层207的顶部表面降低到所需要位置。
步骤33、如图4G所示，形成所述第三氧化硅层208将所述第二氮化硅层207顶部的所述替换材料层203条形之间的间隔区完全填充并延伸到所述替换材料层203条形表面上。
步骤32、如图4H所示，进行化学机械研磨工艺或回刻工艺将所述替换材料层203条形表面上的所述第三氧化硅层208完全去除以及将所述替换材料层203条形之间的间隔区中的所述第三氧化硅层208的顶部表面和所述替换材料层203的顶部表面相平。
步骤四、去除所述替换材料层203条形。
本发明实施例中，所述替换材料层203条形用于定义出闪存的存储管的浮栅的形成区域。步骤一提供的所述半导体衬底201上还形成有多晶硅浮栅层。
步骤四之后，还包括步骤：
以所述硬掩膜层条形为掩膜对所述多晶硅浮栅层进行刻蚀形成所述浮栅。
还包括步骤：
去除所述硬掩膜层条形。
在所述浮栅顶部形成控制介质层和控制栅。所述控制介质层的材料包括氧化硅。所述控制栅的材料包括多晶硅，金属。
所述存储管外部还同时集成有MOS晶体管，所述MOS晶体管的形成工艺中采用由多晶硅或非晶硅组成的伪栅极结构。步骤一中的所述替换材料层203采用和所述伪栅极结构相同的工艺形成，步骤二中所述替换材料层203和所述伪栅极结构采用相同的图形化刻蚀工艺同时图形化。
对于由侧面角度难控制的硬掩膜层材料形成的硬掩膜层条形的图形结构，本发明实施例并不是直接对硬掩膜层进行图形化刻蚀形成硬掩膜层条形，而是采用侧面角度容易控制的替换材料层203进行图形化刻蚀，之后再在替换材料层203条形之间的间隔区中进行填充形成硬掩膜层条形，这样硬掩膜层条形的侧面完全由替换材料层203的图形化刻蚀工艺确定，从而能降低侧面角度难控制的硬掩膜层材料形成硬掩膜层条形的工艺难度并从而保证硬掩膜层条形的侧面垂直并提高器件的整体性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种硬掩膜层的图形结构的形成方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底上形成替换材料层，所述替换材料层的厚度等于硬掩膜层所需要厚度，所述替换材料层的材料选择刻蚀后侧面垂直度优于所述硬掩膜层的侧面垂直度的材料；
步骤二、对所述替换材料层进行图形化刻蚀形成替换材料层条形和所述替换材料层条形之间的间隔区，所述替换材料层条形的侧面垂直度满足硬掩膜层条形的侧面垂直度要求，所述替换材料层条形之间的间隔区为所述硬掩膜层条形的形成区域，所述替换材料层条形的形成区域为所述硬掩膜层条形的间隔区；
步骤三、在所述替换材料层条形之间的间隔区填充所述硬掩膜层并组成所述硬掩膜层条形；
步骤四、去除所述替换材料层条形。
2.如权利要求1所述的硬掩膜层的图形结构的形成方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求2所述的硬掩膜层的图形结构的形成方法，其特征在于：所述替换材料层的材料包括多晶硅，非晶硅。
4.如权利要求3所述的硬掩膜层的图形结构的形成方法，其特征在于：在形成所述替换材料层之前还包括在所述半导体衬底表面上形成第一氧化硅层的步骤。
5.如权利要求4所述的硬掩膜层的图形结构的形成方法，其特征在于：所述硬掩膜层包括依次叠加的第二氮化硅层和第三氧化硅层。
6.如权利要求5所述的硬掩膜层的图形结构的形成方法，其特征在于：步骤三包括如下分步骤：
步骤31、形成所述第二氮化硅层将所述替换材料层条形之间的间隔区完全填充并延伸到所述替换材料层条形表面上；
步骤32、进行化学机械研磨工艺加回刻工艺将所述替换材料层条形表面上的所述第二氮化硅层完全去除以及将所述替换材料层条形之间的间隔区中的所述第二氮化硅层的顶部表面降低到所需要位置；
步骤33、形成所述第三氧化硅层将所述第二氮化硅层顶部的所述替换材料层条形之间的间隔区完全填充并延伸到所述替换材料层条形表面上；
步骤32、进行化学机械研磨工艺或回刻工艺将所述替换材料层条形表面上的所述第三氧化硅层完全去除以及将所述替换材料层条形之间的间隔区中的所述第三氧化硅层的顶部表面和所述替换材料层的顶部表面相平。
7.如权利要求3所述的硬掩膜层的图形结构的形成方法，其特征在于：步骤二包括如下分步骤：
步骤21、在所述替换材料层表面形成第四氮化硅层和第五氧化硅层；
步骤22、采用光刻工艺形成的光刻胶图形定义出所述替换材料层条形和所述替换材料层条形之间的间隔区的形成区域；
步骤23、依次对所述第五氧化硅层、所述第四氮化硅层和所述替换材料层进行刻蚀形成所述替换材料层条形和所述替换材料层条形之间的间隔区的形成区域。
8.如权利要求4所述的硬掩膜层的图形结构的形成方法，其特征在于：步骤四中所述替换材料层条形用于定义出闪存的存储管的浮栅的形成区域。
9.如权利要求8所述的硬掩膜层的图形结构的形成方法，其特征在于：在所述半导体衬底上还形成有多晶硅浮栅层。
10.如权利要求9所述的硬掩膜层的图形结构的形成方法，其特征在于：步骤四之后，还包括步骤：
以所述硬掩膜层条形为掩膜对所述多晶硅浮栅层进行刻蚀形成所述浮栅。
11.如权利要求10所述的硬掩膜层的图形结构的形成方法，其特征在于：还包括步骤：
去除所述硬掩膜层条形；
在所述浮栅顶部形成控制介质层和控制栅。
12.如权利要求11所述的硬掩膜层的图形结构的形成方法，其特征在于：所述控制介质层的材料包括氧化硅。
13.如权利要求11所述的硬掩膜层的图形结构的形成方法，其特征在于：所述控制栅的材料包括多晶硅，金属。
14.如权利要求8所述的硬掩膜层的图形结构的形成方法，其特征在于：所述存储管外部还同时集成有MOS晶体管，所述MOS晶体管的形成工艺中采用由多晶硅或非晶硅组成的伪栅极结构；
步骤一中的所述替换材料层采用和所述伪栅极结构相同的工艺形成，步骤二中所述替换材料层和所述伪栅极结构采用相同的图形化刻蚀工艺同时图形化。
15.如权利要求1或3所述的硬掩膜层的图形结构的形成方法，其特征在于：步骤二的所述图形化刻蚀完成后，所述替换材料层条形的侧面倾角大于等于89°。
CN202110723742.7A 2021-06-29 2021-06-29 硬掩膜层的图形结构的形成方法 Pending CN113517182A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110723742.7A CN113517182A (zh) 2021-06-29 2021-06-29 硬掩膜层的图形结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110723742.7A CN113517182A (zh) 2021-06-29 2021-06-29 硬掩膜层的图形结构的形成方法

Publications (1)

Publication Number Publication Date
CN113517182A true CN113517182A (zh) 2021-10-19

Family

ID=78066199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110723742.7A Pending CN113517182A (zh) 2021-06-29 2021-06-29 硬掩膜层的图形结构的形成方法

Country Status (1)

Country Link
CN (1) CN113517182A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118398484A (zh) * 2024-06-14 2024-07-26 合肥晶合集成电路股份有限公司 浮栅的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063516A (ko) * 1999-12-22 2001-07-09 박종섭 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR20030002886A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 희생산화막을 이용한 미세 라인 패턴 형성방법
US20070128823A1 (en) * 2005-12-07 2007-06-07 Samsung Electronics Co. Ltd. Method of fabricating semiconductor integrated circuit device
KR20080002061A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
CN102122633A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 制作接触孔的方法
US20110189851A1 (en) * 2010-01-29 2011-08-04 Jun-Ho Jeong Method of fabricating semiconductor device
CN103376487A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 光栅的制作方法
CN103959380A (zh) * 2011-11-23 2014-07-30 应用材料公司 用于氧化硅化学气相沉积光刻胶平坦化的设备和方法
US20170117382A1 (en) * 2015-10-27 2017-04-27 International Business Machines Corporation Fin cut without residual fin defects

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063516A (ko) * 1999-12-22 2001-07-09 박종섭 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR20030002886A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 희생산화막을 이용한 미세 라인 패턴 형성방법
US20070128823A1 (en) * 2005-12-07 2007-06-07 Samsung Electronics Co. Ltd. Method of fabricating semiconductor integrated circuit device
KR20080002061A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
CN102122633A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 制作接触孔的方法
US20110189851A1 (en) * 2010-01-29 2011-08-04 Jun-Ho Jeong Method of fabricating semiconductor device
CN103959380A (zh) * 2011-11-23 2014-07-30 应用材料公司 用于氧化硅化学气相沉积光刻胶平坦化的设备和方法
CN103376487A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 光栅的制作方法
US20170117382A1 (en) * 2015-10-27 2017-04-27 International Business Machines Corporation Fin cut without residual fin defects
US20170358656A1 (en) * 2015-10-27 2017-12-14 International Business Machines Corporation Fin cut without residual fin defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118398484A (zh) * 2024-06-14 2024-07-26 合肥晶合集成电路股份有限公司 浮栅的制备方法

Similar Documents

Publication Publication Date Title
JP2007043156A (ja) 半導体技術における微細ピッチの製造方法
US20040145020A1 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
JPH0475390A (ja) 半導体記憶装置
JP2000091524A (ja) Ｄｒａｍセルのための小型化可能なワ―ド線路構造体およびその製造法
TWI506768B (zh) 非揮發性記憶體及其製造方法
US20020025631A1 (en) Process for manufacturing a non-volatile memory cell with a floating gate region autoaligned to the isolation and with a high coupling coefficient
JP2015109469A (ja) 半導体素子
JP2006261625A (ja) 半導体素子の製造方法
CN113517182A (zh) 硬掩膜层的图形结构的形成方法
US9418845B2 (en) Method for forming semiconductor device with SEG film active region
KR100359163B1 (ko) 반도체소자의 캐패시터 형성방법
US6146932A (en) Method for fabricating metal-oxide-semiconductor field effect transistor device
JP3764177B2 (ja) 半導体記憶装置およびその製造方法
JPH06181295A (ja) 半導体メモリ装置及びその製造方法
CN111564413A (zh) 鳍结构制作方法
JP2004534402A (ja) 選択トランジスタとメモリトランジスタを含む複数のメモリセルを有する不揮発性メモリを備えた半導体装置の製造方法
JPH0491468A (ja) 半導体装置の製造方法
CN118076104B (zh) 半导体结构的制备方法、半导体结构及电子设备
CN110379708B (zh) 闪存的分裂栅极的制造方法
KR101060715B1 (ko) 반도체 소자 및 그 제조 방법
US7125807B2 (en) Method for manufacturing non-volatile memory cells on a semiconductor substrate
TWI685951B (zh) 非揮發性記憶體結構及其製造方法
KR960001331B1 (ko) 반도체 메모리장치 및 그 제조방법
JP2003258136A (ja) フラッシュメモリ装置の製造方法
CN115579401A (zh) 一种半导体介质层结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination