KR100361206B1 - 플래쉬 메모리 소자의 콘트롤 게이트 형성방법 - Google Patents
플래쉬 메모리 소자의 콘트롤 게이트 형성방법 Download PDFInfo
- Publication number
- KR100361206B1 KR100361206B1 KR1019990065014A KR19990065014A KR100361206B1 KR 100361206 B1 KR100361206 B1 KR 100361206B1 KR 1019990065014 A KR1019990065014 A KR 1019990065014A KR 19990065014 A KR19990065014 A KR 19990065014A KR 100361206 B1 KR100361206 B1 KR 100361206B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- control gate
- tungsten silicide
- forming
- gas
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims description 17
- 239000000460 chlorine Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 230000036632 reaction speed Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 콘트롤게이트를 형성하기 위한 식각공정에서, 텅스텐 실리사이드와 콘트롤 게이트용 폴리실리콘층을 동시에 식각하여 텅스텐 실리사이드가 훼손되던 현상을 억제하므로써 워드라인의 저항을 감소시켜 소자의 반응속도 향상, 수율 증가 및 공정을 감소시킬 수 있는 플래쉬 메모리 소자의 콘트롤게이트 형성방법이 개시된다.
Description
본 발명은 플래쉬 메모리 소자의 콘트롤 게이트 형성방법에 관한 것으로, 특히 폴리실리콘과 텅스텐 실리사이드로 이루어진 콘트롤 게이트를 형성할 때 텡스텐실리사이드의 훼손을 방지하여 소자의 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 콘트롤 게이트 형성방법에 관한 것이다.
이하에서는 종래의 플래쉬 메모리 소자의 콘트롤 게이트 형성방법에 대해 설명한다.
반도체 기판상부에 터널 산화막 및 제 1 폴리실리콘층을 형성한 후에 패터닝한다. 전체구조 상부에 유전체막, 제 2 폴리실리콘층, 텅스텐 실리사이드 및 반사방지막을 순차적으로 형성한 후에 콘트롤 게이트 마스크를 이용하여 반사방지막, 텡스텐 실리사이드, 제 2 폴리실리콘층 및 유전체막을 식각여 콘트롤 게이트를 형성한다. 이후, 자기정렬 시각공정으로 제 1 폴리실리콘층 및 터널 산화막을 식각하여 플로팅 게이트를 형성한다.
그런데, 콘트롤 게이트를 형성하기 위한 식각공정은 서로다른 공정조건에 의해 실시된다.
먼저, 반사방지막을 식각하는 조건은 다음과 같다. 압력은 400mT, 플라즈마 발생 전력은 700W, 플라즈마 밀도는 50G, CHF4가스의 양은 30sccm, 아르곤(Ar)가스의 양은 75sccm, 챔버(Chamber)내의 벽온도는 20℃(W), 전극온도는 15℃(E)에서 33초간 식각한다.
텅스텐 실리사이드를 식각하는 조건은 다음과 같다. 압력은 3.5mT, 플라즈마 발생 전력은 300W, 반도체 기판에 가해지는 전력은 45W, 염소(Cl2)가스의 양은20sccm, 산소(O2)가스의 양은 9sccm, 챔버(Chamber)내의 온도는 30℃에서 35초간 식각한다.
제 2 폴리실리콘을 식각하는 조건은 다음과 같다. 압력은 5mT, 플라즈마 발생 전력은 300W, 반도체 기판에 가해지는 전력은 45W, 염소(Cl2)가스의 양은 20sccm, 산소(O2)가스의 양은 9sccm, 챔버(Chamber)내의 온도는 30℃에서 35초간 식각한다.
상기한 식각조건에서 제 2 폴리실리콘층을 식각할 때 텅스텐 실리사이드의 측벽부분이 식각되는 현상이 발생한다. 이 때문에 워드라인의 저항이 증가하고, 스피드의 지연되며, 수율이 감소 되어 소자의 전반적인 성능이 저하되는 문제점이 있다.
따라서, 본 발명은 콘트롤 게이트 형성과정에서 텅스텐 실리사이드와 제 2 폴리실리콘층을 동시에 식각하므로써 텅스텐 실리사이드의 훼손을 막고 공정의 단계도 줄여 소자의 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 콘트롤 게이트 형성방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 제조방법은 반도체 기판 상부에 터널 산화막 및 제 1 폴리실리콘층을 형성한 후 플로팅게이트용 마스크를 이용하여 패터닝하는 단계; 상기 제 1 폴리실리콘층을 포함한 전체구조 상부에 유전체막, 제 2 폴리실리콘층, 텅스텐실리사이드 및 반사방지막을 형성하는 단계; 상기 반사방지막, 텅스텐실리사이드, 제 2 폴리실리콘층을 패터닝하는 콘트롤게이트 형성방법이 있어서, 상기 반사방지막은 350 내지 450mT의 압력, 1100 내지 1350W의 플라즈마 발생전력, 18 내지 22sccm의 (CHF3)가스, 550 내지 650sccm의 아르곤(Ar)가스를 이용하여 22 내지 28초간 식각하고, 상기 텅스텐 실리사이드 및 제 2 폴리실리콘층은 4 내지 6mT의 압력, 380 내지 460W의 플라즈마 발생 전력, 80 내지 100W의 반도체 기판에 가해지는 전력, 90 내지 110sccm의 염소(Cl2)가스, 4.5 내지 5.5sccm의 질소(N2)가스를 이용하여 20 내지 24초간 식각하는 것을 특징으로 한다.
도 1a 내지 1d는 본 발명에 따른 플래쉬 메모리 소자의 콘트롤 게이트 형성방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 터널 산화막
12 : 제 1 폴리실리콘층 13 : 유전체막
14 : 제 2 폴리실리콘층 15 : 텅스텐 실리사이드
16 : 반사방지막 17 : 포토레지스트 패턴
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d는 플래쉬 메모리 소자의 콘트롤 게이트 형성방법을 설명하기 위해 순차적으로 도시된 소자의 단면도이다.
도 1a를 참조하여, 반도체 기판(10)에 산화공정을 실시하여 터널 산화막(11)을 형성한 후, 제 1 폴리실리콘층(12)을 형성한다. 플로팅 게이트 마스크를 이용하여 제 1 폴리실리콘층(12) 및 터널 산화막(11)을 패터닝한다. 이후, 패터닝된 제 1폴리실리콘층(12)을 포함한 전체구조 상부에 유전체막(13), 제 2 폴리실리콘층(14), 텅스텐실리사이드(15), 반사방지막(16)을 순차적으로 형성한다. 상기 반사방지막(16)의 상부표면에 콘트롤게이트용 마스크를 이용하여 포토레지스트 패턴(17)을 형성한다.
도 1b를 참조하여, 상기 포토레지스트 패턴(17)을 형성한 후, 압력은 350 내지 450mT, 프라즈마 발생 전력은 1100 내지 1350W, (CHF3)가스의 양은 18 내지 22sccm, 아르곤(Ar)가스의 양은 550 내지 650sccm의 식각공정 조건에서 반사방지막(16)을 22 내지 28초간 식각하여 패터닝한다.
도 1c를 참조하여, 상기 패터닝 된 포토레지스트 패턴(17)을 식각마스크로 이용하여, 압력은 4 내지 6mT, 프라즈마 발생 전력은 380 내지 460W, 반도체 기판에 가해지는 전력은 80 내지 100W, 염소(Cl2)가스의 양은 90 내지 110sccm, 질소(N2)가스의 양은 4.5 내지 5.5sccm의 식각공정 조건에서 텅스텐 실리사이드(15) 및 제 2 폴리실리콘층(14)을 20 내지 24초간 식각하여 패터닝한다. 이후, 포토레지스트 패턴을 제거한다. 이로 인해, 콘트롤 게이트가 형성된다.
도 1d를 참조하여, 제 1 폴리실리콘층(12) 및 터널 산화막(11)은 자기정렬 식각공정에 의해 패터닝된다. 이로 인하여 플로팅 게이트가 형성된다.
상기한 본 발명은 종래의 게이트 식각공정과는 달리 텅스텐 실리사이드(15)와 제 2 폴리실리콘층(14)을 한 공정에서 동시에 식각을 한다. 식각공정의 조건은 상기한 바와 같다. 새로운 식각공정 조건으로 인하여 텅스텐 실리사이드(15)가 훼손되던 현상을 방지하여 워드라인의 저항을 감소시켰다. 이로 인하여, 소자의 반응속도 향상, 수율 증가 및 공정단계의 감소로 인한 원가감소의 효과를 가져오는 효과가 있다.
상술한 바와 같이, 게이트 식각공정에서 게이트의 훼손을 줄이기 위하여 텅스텐 실리사이드와 폴리실리콘층을 동시에 식각하므로써 텅스텐 실리사이드의 훼손없이 콘트롤 게이트의 저항을 줄여 소자의 성능을 향상키실 수 있다. 이는 게이트 식각공정에서 새로운 시각조건을 이용하는 공정의 목적인 텅스텐 실리사이드의 훼손을 최소로하는 목적을 달성시켜 게이트의 저항을 줄이므로써 워드라인의 반응속도를 향상시킬 수 있다.
Claims (1)
- 반도체 기판 상부에 터널 산화막 및 제 1 폴리실리콘층을 형성한 후 플로팅게이트용 마스크를 이용하여 패터닝하는 단계;상기 제 1 폴리실리콘층을 포함한 전체구조 상부에 유전체막, 제 2 폴리실리콘층, 텅스텐실리사이드 및 반사방지막을 형성하는 단계;상기 반사방지막, 텅스텐실리사이드, 제 2 폴리실리콘층을 패터닝하는 콘트롤게이트 형성방법이 있어서, 상기 반사방지막은 350 내지 450mT의 압력, 1100 내지 1350W의 플라즈마 발생전력, 18 내지 22sccm의 (CHF3)가스, 550 내지 650sccm의 아르곤(Ar)가스를 이용하여 22 내지 28초간 식각하고, 상기 텅스텐 실리사이드 및 제 2 폴리실리콘층은 4 내지 6mT의 압력, 380 내지 460W의 플라즈마 발생 전력, 80 내지 100W의 반도체 기판에 가해지는 전력, 90 내지 110sccm의 염소(Cl2)가스, 4.5 내지 5.5sccm의 질소(N2)가스를 이용하여 20 내지 24초간 식각하는 것을 특징으로 하는 플래쉬 메모리 소자의 콘트롤 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065014A KR100361206B1 (ko) | 1999-12-29 | 1999-12-29 | 플래쉬 메모리 소자의 콘트롤 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065014A KR100361206B1 (ko) | 1999-12-29 | 1999-12-29 | 플래쉬 메모리 소자의 콘트롤 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010065146A KR20010065146A (ko) | 2001-07-11 |
| KR100361206B1 true KR100361206B1 (ko) | 2002-11-18 |
Family
ID=19632220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065014A KR100361206B1 (ko) | 1999-12-29 | 1999-12-29 | 플래쉬 메모리 소자의 콘트롤 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100361206B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484894B1 (ko) * | 2002-09-09 | 2005-04-22 | 동부아남반도체 주식회사 | 반도체 플래시 메모리 제조 공정에서의 제어 게이트 식각방법 |
| CN106298483A (zh) * | 2015-05-31 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的制作方法以及嵌入式闪存的制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840791B1 (ko) * | 2002-07-31 | 2008-06-23 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 전극 형성 방법 |
| KR100714039B1 (ko) * | 2006-05-10 | 2007-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
1999
- 1999-12-29 KR KR1019990065014A patent/KR100361206B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484894B1 (ko) * | 2002-09-09 | 2005-04-22 | 동부아남반도체 주식회사 | 반도체 플래시 메모리 제조 공정에서의 제어 게이트 식각방법 |
| CN106298483A (zh) * | 2015-05-31 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的制作方法以及嵌入式闪存的制作方法 |
| CN106298483B (zh) * | 2015-05-31 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的制作方法以及嵌入式闪存的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010065146A (ko) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005531919A (ja) | 集積回路装置およびその製造方法 | |
| KR100269323B1 (ko) | 반도체장치의백금막식각방법 | |
| KR100503814B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100361206B1 (ko) | 플래쉬 메모리 소자의 콘트롤 게이트 형성방법 | |
| KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| JP2008244438A (ja) | フラッシュメモリ素子のゲートパターン形成方法 | |
| KR100390815B1 (ko) | 게이트전극 형성 방법 | |
| KR0171979B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100906642B1 (ko) | 반도체 소자의 게이트전극 제조방법 | |
| KR100835506B1 (ko) | 반도체소자의 제조방법 | |
| KR100301427B1 (ko) | 하드마스크를 갖는 반도체소자의 식각방법 | |
| KR20010004177A (ko) | 반도체소자 제조방법 | |
| KR20050001104A (ko) | 반도체소자 제조 방법 | |
| KR20040076982A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100303357B1 (ko) | 반도체 소자의 제조방법 | |
| KR100559027B1 (ko) | 반도체 소자의 폴리사이드 배선 형성 방법 | |
| KR100257771B1 (ko) | 반도체 소자의 깊이가 다른 콘택홀 형성 방법 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| KR100245305B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100504551B1 (ko) | 반도체 소자의 제조방법 | |
| KR100548564B1 (ko) | 비트 라인 형성 방법 | |
| KR20010011322A (ko) | 콘택 형성 방법 | |
| KR20020000667A (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR20000045433A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20040057788A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |