CN110854016A - 光刻胶剥离方法 - Google Patents

光刻胶剥离方法 Download PDF

Info

Publication number
CN110854016A
CN110854016A CN201911162955.6A CN201911162955A CN110854016A CN 110854016 A CN110854016 A CN 110854016A CN 201911162955 A CN201911162955 A CN 201911162955A CN 110854016 A CN110854016 A CN 110854016A
Authority
CN
China
Prior art keywords
photoresist
stripping method
resist stripping
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911162955.6A
Other languages
English (en)
Inventor
孟祥国
陆连
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911162955.6A priority Critical patent/CN110854016A/zh
Publication of CN110854016A publication Critical patent/CN110854016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明公开了一种光刻胶剥离方法，包括步骤：步骤一、在半导体衬底表面形成消耗层，消耗层的厚度满足后续去胶工艺中由去胶过处理对光刻胶底部的影响都位于消耗层中；步骤二、在消耗层表面涂布光刻胶；步骤三、对光刻胶进行曝光显影；步骤四、以光刻胶的图形结构为掩膜完全器件工艺；步骤五、进行去胶工艺，去胶工艺包括去胶过处理，去胶过处理对光刻胶底部的影响完全位于消耗层中，以消除所述去胶过处理对所述半导体衬底产生不利影响；步骤六、去除所述消耗层。本发明能消除去胶过处理对半导体衬底产生不利影响，提高器件工艺的均一性，在离子注入工艺中，能提高晶圆面内有源区膜质的均一性。

Description

光刻胶剥离方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种光刻胶剥离方法。
背景技术
如图1A至图1B所示，是现有光刻胶剥离方法各步骤中的器件结构示意图，现有光刻胶剥离方法包括如下步骤：
步骤一、如图1A所示，提供半导体衬底101。
所述半导体衬底101包括硅衬底。
所述半导体衬底101上用于形成半导体器件，所述半导体器件为PMOS或NMOS。
所述半导体衬底101上形成有栅极结构，所述栅极结构的侧面形成有侧墙105。
所述栅极结构包括依次叠加的栅介质层102和多晶硅栅103。
所述侧墙105的材料包括氧化层或氮化层。图1A中，所述侧墙105由氧化层侧墙105a和氮化层侧墙105b叠加而成。
图1A中，在所述栅极结构的多晶硅栅103的顶部还包括硬质掩模层104。
在所述半导体衬底101表面涂布所述光刻胶106。
步骤二、对所述光刻胶106进行曝光显影形成所述光刻胶106的图形结构。
步骤三、以所述光刻胶106的图形结构为掩膜在所述半导体衬底101上完全器件工艺。
所述器件工艺包括离子注入工艺，如标记107所示。
所述离子注入工艺为半导体器件的源漏注入工艺并用于形成源区和漏区。图1A中显示的离子注入区108为所述源区或所述漏区。
所述半导体器件为PMOS时，所述源漏注入工艺为P+离子注入；所述半导体器件为NMOS时，所述源漏注入工艺为N+离子注入。
步骤四、进行去胶工艺将所述光刻胶106剥离，所述去胶工艺包括去胶过处理，以使所述光刻胶106完全剥离。
通常，所述去胶工艺采用等离子体去胶工艺，所述等离子体去胶工艺的工艺气体包括氧气。
所述去胶过处理会对所述半导体衬底101的表面产生不利影响，由于所述半导体器件都是形成于器件的有源区中，故有源区的表面产生不利影响。这种不利影响主要体现在晶圆面内有源区膜质的均一性较差，如图1B中标记109a、109b、109c和109d所示的虚线框对应的位置中的有源区的膜质损失的厚度会有差异。
而且，现有技术中，特定的机台即去胶机台硬件中，处理去胶机台的去胶均一性提升空间非常窄，晶圆面内膜质的均一性较差。
发明内容
本发明所要解决的技术问题是提供一种光刻胶剥离方法，能消除去胶过处理对半导体衬底产生不利影响，提高器件工艺的均一性。
为解决上述技术问题，本发明提供的光刻胶剥离方法包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底表面形成消耗层，所述消耗层的厚度满足后续去胶工艺中由去胶过处理对光刻胶底部的影响都位于所述消耗层中。
步骤二、在所述消耗层表面涂布所述光刻胶。
步骤三、对所述光刻胶进行曝光显影形成所述光刻胶的图形结构。
步骤四、以所述光刻胶的图形结构为掩膜在所述半导体衬底上完全器件工艺。
步骤五、进行去胶工艺将所述光刻胶剥离，所述去胶工艺包括去胶过处理，以使所述光刻胶完全剥离，所述去胶过处理对所述光刻胶底部的影响完全位于所述消耗层中，以消除所述去胶过处理对所述半导体衬底产生不利影响。
步骤六、去除所述消耗层。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述消耗层的材料包括氧化层或氮化层。
进一步的改进是，所述消耗层的厚度为
Figure BDA0002286649870000021
进一步的改进是，步骤四中所述器件工艺包括离子注入工艺。
进一步的改进是，所述离子注入工艺为半导体器件的源漏注入工艺并用于形成源区和漏区。
进一步的改进是，所述半导体器件为PMOS或NMOS。
进一步的改进是，所述半导体器件为PMOS时，所述源漏注入工艺为P+离子注入；所述半导体器件为NMOS时，所述源漏注入工艺为N+离子注入。
进一步的改进是，步骤一中，所述半导体衬底上形成有栅极结构，所述栅极结构的侧面形成有侧墙。
进一步的改进是，步骤三中，所述光刻胶的图形结构将需要进行所述源漏注入的所述半导体器件的形成区域打开；步骤四中，所述源区和所述漏区自对准形成在所述光刻胶的图形结构打开区域的所述栅极结构的两侧。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
进一步的改进是，所述侧墙的材料包括氧化层或氮化层。
进一步的改进是，步骤五中，所述去胶工艺采用等离子体去胶工艺，所述等离子体去胶工艺的工艺气体包括氧气。
进一步的改进是，所述等离子体去胶工艺的工艺条件包括：压力为20毫托～2000毫托,功率600w～3000w，气体流量2000sccm～10000sccm，工艺气体为氧气或者为氧化和氮气的混合气体，所述混合气体中氧气比例不低于50％，温度50℃～300℃。
进一步的改进是，步骤六中采用湿法刻蚀工艺去除所述消耗层。
本发明通过在涂布光刻胶之前在半导体衬底表面形成消耗层，消耗层的厚度满足去胶工艺中由去胶过处理对光刻胶底部的影响都位于消耗层中，从而能消除去胶过处理对半导体衬底产生不利影响，提高器件工艺的均一性；当器件工艺为离子注入工艺时，本发明能提高晶圆面内有源区膜质的均一性。
另外，本发明提高器件工艺均一性的方法是通过在半导体衬底表面形成消耗层实现的，不需要对去胶机台的硬件结构进行更改且本发明能适用于各种已经设定好了特定的硬件结构的去胶机台，而且，本发明也不需要对去胶工艺的参数做额外调整，所以，本发明并不需要对去胶机台的硬件结构和去胶工艺参数进行调整，成本低且应用方便。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1B是现有光刻胶剥离方法各步骤中的器件结构示意图；
图2是本发明实施例光刻胶剥离方法的流程图；
图3A-图3B是本发明实施例光刻胶剥离方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例光刻胶剥离方法的流程图；如图3A至图3B所示，是本发明实施例光刻胶剥离方法各步骤中的器件结构示意图，本发明实施例光刻胶剥离方法包括如下步骤：
步骤一、如图3A所示，提供半导体衬底1，在所述半导体衬底1表面形成消耗层9，所述消耗层9的厚度满足后续去胶工艺中由去胶过处理对光刻胶6底部的影响都位于所述消耗层9中。
所述半导体衬底1包括硅衬底。
所述消耗层9的材料包括氧化层或氮化层。
所述消耗层9的厚度为
Figure BDA0002286649870000041
本发明实施例中，所述半导体衬底1上用于形成半导体器件，所述半导体器件为PMOS或NMOS。
所述半导体衬底1上形成有栅极结构，所述栅极结构的侧面形成有侧墙5。
所述栅极结构包括依次叠加的栅介质层2和多晶硅栅3。
所述侧墙5的材料包括氧化层或氮化层；图3A中，所述侧墙5由氧化层侧墙5a和氮化层侧墙5b叠加而成。
图3A中，在所述栅极结构的多晶硅栅3的顶部还包括硬质掩模层4。
步骤二、如图3A所示，在所述消耗层9表面涂布所述光刻胶6。
步骤三、对所述光刻胶6进行曝光显影形成所述光刻胶6的图形结构。
步骤四、以所述光刻胶6的图形结构为掩膜在所述半导体衬底1上完全器件工艺。
所述器件工艺包括离子注入工艺，如标记7所示。
所述离子注入工艺为半导体器件的源漏注入工艺并用于形成源区和漏区，图3A中显示的离子注入区8为所述源区或所述漏区。
所述半导体器件为PMOS时，所述源漏注入工艺为P+离子注入；所述半导体器件为NMOS时，所述源漏注入工艺为N+离子注入。
前面步骤三中，所述光刻胶6的图形结构将需要进行所述源漏注入的所述半导体器件的形成区域打开；步骤四中所述源区和所述漏区自对准形成在所述光刻胶6的图形结构打开区域的所述栅极结构的两侧。例如：当进行所述PMOS的源漏注入时，需要采用所述光刻胶6的图形结构将所述PMOS的形成区域打开，所述NMOS的形成区域则会被所述光刻胶6覆盖；而当进行所述NMOS的源漏注入时，需要采用所述光刻胶6的图形结构将所述NMOS的形成区域打开，所述PMOS的形成区域则会被所述光刻胶6覆盖。
步骤五、进行去胶工艺将所述光刻胶6剥离，所述去胶工艺包括去胶过处理，以使所述光刻胶6完全剥离，所述去胶过处理对所述光刻胶6底部的影响完全位于所述消耗层9中，以消除所述去胶过处理对所述半导体衬底1产生不利影响。
所述去胶工艺采用等离子体去胶工艺，所述等离子体去胶工艺的工艺气体包括氧气。较佳选择为，所述等离子体去胶工艺的工艺条件包括：压力为20毫托～2000毫托,功率600w～3000w，气体流量2000sccm～10000sccm，工艺气体为氧气或者为氧化和氮气的混合气体，所述混合气体中氧气比例不低于50％，温度50℃～300℃。
步骤六、去除所述消耗层9。
采用湿法刻蚀工艺去除所述消耗层9。
本发明实施例中，如果要在所述半导体衬底1上同时形成有所述PMOS和所述NMOS，则所述PMOS和所述NMOS的源漏注入则需要分别采用一次光刻加离子注入工艺实现，即需要采用两次光刻加离子注入工艺，也即需要做两次从步骤一到步骤六的循环工艺步骤；或者共用步骤一和步骤六，做两次从步骤二到步骤五的循环工艺步骤，即第一次循环中进行步骤一，第二次循环中进行步骤六，这时步骤一中形成的所述消耗层9的厚度需要满足两次去胶工艺所产生对底部的影响的消耗量。
本发明实施例通过在涂布光刻胶6之前在半导体衬底1表面形成消耗层9，消耗层9的厚度满足去胶工艺中由去胶过处理对光刻胶6底部的影响都位于消耗层9中，从而能消除去胶过处理对半导体衬底1产生不利影响，提高器件工艺的均一性；当器件工艺为离子注入工艺时，本发明实施例能提高晶圆面内有源区膜质的均一性。
另外，本发明实施例提高器件工艺均一性的方法是通过在半导体衬底1表面形成消耗层9实现的，不需要对去胶机台的硬件结构进行更改且本发明实施例能适用于各种已经设定好了特定的硬件结构的去胶机台，而且，本发明实施例也不需要对去胶工艺的参数做额外调整，所以，本发明实施例并不需要对去胶机台的硬件结构和去胶工艺参数进行调整，成本低且应用方便。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种光刻胶剥离方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底表面形成消耗层，所述消耗层的厚度满足后续去胶工艺中由去胶过处理对光刻胶底部的影响都位于所述消耗层中；
步骤二、在所述消耗层表面涂布所述光刻胶；
步骤三、对所述光刻胶进行曝光显影形成所述光刻胶的图形结构；
步骤四、以所述光刻胶的图形结构为掩膜在所述半导体衬底上完全器件工艺；
步骤五、进行去胶工艺将所述光刻胶剥离，所述去胶工艺包括去胶过处理，以使所述光刻胶完全剥离，所述去胶过处理对所述光刻胶底部的影响完全位于所述消耗层中，以消除所述去胶过处理对所述半导体衬底产生不利影响；
步骤六、去除所述消耗层。
2.如权利要求1所述的光刻胶剥离方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求2所述的光刻胶剥离方法，其特征在于：所述消耗层的材料包括氧化层或氮化层。
4.如权利要求3所述的光刻胶剥离方法，其特征在于：所述消耗层的厚度为
Figure FDA0002286649860000011
Figure FDA0002286649860000012
5.如权利要求2所述的光刻胶剥离方法，其特征在于：步骤四中所述器件工艺包括离子注入工艺。
6.如权利要求5所述的光刻胶剥离方法，其特征在于：所述离子注入工艺为半导体器件的源漏注入工艺并用于形成源区和漏区。
7.如权利要求6所述的光刻胶剥离方法，其特征在于：所述半导体器件为PMOS或NMOS。
8.如权利要求7所述的光刻胶剥离方法，其特征在于：所述半导体器件为PMOS时，所述源漏注入工艺为P+离子注入；所述半导体器件为NMOS时，所述源漏注入工艺为N+离子注入。
9.如权利要求8所述的光刻胶剥离方法，其特征在于：步骤一中，所述半导体衬底上形成有栅极结构，所述栅极结构的侧面形成有侧墙。
10.如权利要求9所述的光刻胶剥离方法，其特征在于：步骤三中，所述光刻胶的图形结构将需要进行所述源漏注入的所述半导体器件的形成区域打开；步骤四中，所述源区和所述漏区自对准形成在所述光刻胶的图形结构打开区域的所述栅极结构的两侧。
11.如权利要求9所述的光刻胶剥离方法，其特征在于：所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
12.如权利要求9所述的光刻胶剥离方法，其特征在于：所述侧墙的材料包括氧化层或氮化层。
13.如权利要求1所述的光刻胶剥离方法，其特征在于：步骤五中，所述去胶工艺采用等离子体去胶工艺，所述等离子体去胶工艺的工艺气体包括氧气。
14.如权利要求13所述的光刻胶剥离方法，其特征在于：所述等离子体去胶工艺的工艺条件包括：压力为20毫托～2000毫托,功率600w～3000w，气体流量2000sccm～10000sccm，工艺气体为氧气或者为氧化和氮气的混合气体，所述混合气体中氧气比例不低于50％，温度50℃～300℃。
15.如权利要求1或3所述的光刻胶剥离方法，其特征在于：步骤六中采用湿法刻蚀工艺去除所述消耗层。
CN201911162955.6A 2019-11-25 2019-11-25 光刻胶剥离方法 Pending CN110854016A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911162955.6A CN110854016A (zh) 2019-11-25 2019-11-25 光刻胶剥离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911162955.6A CN110854016A (zh) 2019-11-25 2019-11-25 光刻胶剥离方法

Publications (1)

Publication Number Publication Date
CN110854016A true CN110854016A (zh) 2020-02-28

Family

ID=69604101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911162955.6A Pending CN110854016A (zh) 2019-11-25 2019-11-25 光刻胶剥离方法

Country Status (1)

Country Link
CN (1) CN110854016A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599667A (zh) * 2020-05-29 2020-08-28 上海华力集成电路制造有限公司 离子注入工艺的光刻定义方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079717A1 (en) * 1999-10-20 2005-04-14 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
CN102033437A (zh) * 2009-09-25 2011-04-27 中芯国际集成电路制造(上海)有限公司 去胶方法
CN106847682A (zh) * 2015-12-03 2017-06-13 无锡华润上华科技有限公司 一种半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079717A1 (en) * 1999-10-20 2005-04-14 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
CN102033437A (zh) * 2009-09-25 2011-04-27 中芯国际集成电路制造(上海)有限公司 去胶方法
CN106847682A (zh) * 2015-12-03 2017-06-13 无锡华润上华科技有限公司 一种半导体器件的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
常州半导体厂: "《高速CMOS集成电路》", 31 December 1984 *
胡耀志等: "《机电产品微细加工技术与工艺》", 28 February 1993 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599667A (zh) * 2020-05-29 2020-08-28 上海华力集成电路制造有限公司 离子注入工艺的光刻定义方法

Similar Documents

Publication Publication Date Title
US7118954B1 (en) High voltage metal-oxide-semiconductor transistor devices and method of making the same
JP4395871B2 (ja) 周辺領域のｍｏｓｆｅｔ素子の製造方法
US6207544B1 (en) Method of fabricating ultra thin nitride spacers and device incorporating same
US7087476B2 (en) Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
CN110854016A (zh) 光刻胶剥离方法
CN108155100B (zh) 半导体器件的形成方法
CN110504163B (zh) 侧墙结构的制造方法、侧墙结构及半导体器件
US11545557B2 (en) Semiconductor device and fabrication method thereof
CN111477590B (zh) 栅极制作方法
CN107591369A (zh) 半导体结构的形成方法
KR100376271B1 (ko) 스플리트 게이트형 플래쉬 메모리 소자의 제조방법
KR100792401B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
CN108470681B (zh) 栅极的制造方法
KR100580581B1 (ko) 반도체 장치의 제조 방법
KR20070001590A (ko) 반도체 소자의 리세스 게이트 형성방법
KR101044380B1 (ko) 반도체 소자의 제조방법
KR20060068102A (ko) 단채널 트랜지스터의 제조 방법
KR100537186B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR20040000888A (ko) 반도체 소자의 살리사이드 막 제조방법
KR100567050B1 (ko) 반도체메모리의 실리사이드 형성방법
KR100443519B1 (ko) 반도체 소자의 제조 방법
KR100356784B1 (ko) 미세선폭의상보형트랜지스터(cmosfet)제조방법
KR100438666B1 (ko) 전계효과트랜지스터제조방법
KR100231731B1 (ko) 반도체 소자의 제조방법
KR100531537B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200228

RJ01 Rejection of invention patent application after publication