JPS6378519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6378519A JPS6378519A JP61220919A JP22091986A JPS6378519A JP S6378519 A JPS6378519 A JP S6378519A JP 61220919 A JP61220919 A JP 61220919A JP 22091986 A JP22091986 A JP 22091986A JP S6378519 A JPS6378519 A JP S6378519A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- semiconductor
- dopant
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000370 acceptor Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 238000005468 ion implantation Methods 0.000 abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 235000011149 sulphuric acid Nutrition 0.000 abstract 1
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体中でドナー又はアクセプターとして働く原子(ド
ーパント)を含むレジストを用いて半導体上にレジスト
パターンを形成し、その酸素を含むプラズマを用いて剥
離し、同時にドーピングを行なう。本発明に係るドーピ
ング方法は300℃以下の低温で、選択的に可能でしか
もイオン注入に比し低ダメージである。
ーパント)を含むレジストを用いて半導体上にレジスト
パターンを形成し、その酸素を含むプラズマを用いて剥
離し、同時にドーピングを行なう。本発明に係るドーピ
ング方法は300℃以下の低温で、選択的に可能でしか
もイオン注入に比し低ダメージである。
本発明は半導体装置の製造方法に係り、特に半導体中で
ドナー又はアクセプターとして作用するドーパントを半
導体中に注入する方法に関する。
ドナー又はアクセプターとして作用するドーパントを半
導体中に注入する方法に関する。
半導体装置の製造過程において、半導体中でドナー又は
アクセプターとして作用する物質(ドーパント)を半導
体中に導入する方法として熱拡散法及びイオン打込み法
がよく知られている。また例えばN型あるいはP型半導
体基板の作成やCVD法によるドープPo1y Si成
長等のような結晶時、成膜時にソースから混入させる方
法もある。これらのドーパント導入方法の中で半導体成
膜後、ジャンクション等を形成するためには熱拡散法と
イオン打込み法が用いられる。
アクセプターとして作用する物質(ドーパント)を半導
体中に導入する方法として熱拡散法及びイオン打込み法
がよく知られている。また例えばN型あるいはP型半導
体基板の作成やCVD法によるドープPo1y Si成
長等のような結晶時、成膜時にソースから混入させる方
法もある。これらのドーパント導入方法の中で半導体成
膜後、ジャンクション等を形成するためには熱拡散法と
イオン打込み法が用いられる。
熱拡散法は半導体を600℃以上の高温迄加熱し、所定
のドーパントを含有する拡散源からドーパントを半導体
中に熱拡散させる技術である。この熱拡散法はドーパン
トを導入する半導体を上記のような高温にしなければな
らないためにマスクの耐熱性の問題で選択拡散が困難で
あること、2度口以降の拡散を行なう際、前に行なった
拡散でできた拡散層がより広くなるようなプロファイル
の変化を生ずる等問題がある。また温度を上下する際に
半導基板(ウェハ)を構成する層間にストレス等による
そり等も生じる。更に装置的に拡散速度が遅いため枚葉
処理が難しく自動化、小型化に不適であり、反応炉の洗
浄等も大変である。
のドーパントを含有する拡散源からドーパントを半導体
中に熱拡散させる技術である。この熱拡散法はドーパン
トを導入する半導体を上記のような高温にしなければな
らないためにマスクの耐熱性の問題で選択拡散が困難で
あること、2度口以降の拡散を行なう際、前に行なった
拡散でできた拡散層がより広くなるようなプロファイル
の変化を生ずる等問題がある。また温度を上下する際に
半導基板(ウェハ)を構成する層間にストレス等による
そり等も生じる。更に装置的に拡散速度が遅いため枚葉
処理が難しく自動化、小型化に不適であり、反応炉の洗
浄等も大変である。
一方イオン打込み法はドーパントをイオン化し静電的に
加速して半導体中に打込む技術であり、現在主流となる
技術である。このイオン打込み法は半導体基板を600
℃以上の高温に熱する必要がないためレジストをマスク
として選択拡散を行うことができ、拡散層も横に広がら
ず多重打込みが可能でしかも処理速度が大きい等の利点
を有する。
加速して半導体中に打込む技術であり、現在主流となる
技術である。このイオン打込み法は半導体基板を600
℃以上の高温に熱する必要がないためレジストをマスク
として選択拡散を行うことができ、拡散層も横に広がら
ず多重打込みが可能でしかも処理速度が大きい等の利点
を有する。
しかしながら、イオン打込み法は基本的にはドーパント
を高速度で強制的、物理的に結晶中に打込むために打込
まれた結晶側ではダメージが避は難く、その表面部は結
晶性を失なってしまう。また当然のことながらイオン打
込みに用いるマスクも大きなダメージを受は例えば主と
して用いられているレジストにあってはイオン打込みに
より炭化し、条件によっては通常の手段では剥離できな
い頑強な残渣を生じパーティクルの原因になったり、場
合によってはデバイス損傷を招く。
を高速度で強制的、物理的に結晶中に打込むために打込
まれた結晶側ではダメージが避は難く、その表面部は結
晶性を失なってしまう。また当然のことながらイオン打
込みに用いるマスクも大きなダメージを受は例えば主と
して用いられているレジストにあってはイオン打込みに
より炭化し、条件によっては通常の手段では剥離できな
い頑強な残渣を生じパーティクルの原因になったり、場
合によってはデバイス損傷を招く。
また装置的にも止むを得ず大型でしかも複雑なものにな
るため故障も多く、高価なものとなる。
るため故障も多く、高価なものとなる。
本発明は300℃以下の低温で選択的且つ低ダメージ(
損傷)のイオン打込み法を提供することを目的とする。
損傷)のイオン打込み法を提供することを目的とする。
上記問題点は本発明によれば半導体中でドナーあるいは
アクセプターとして作用する原子(ドーパント)を含む
レジストを用いて半導体上にレジストパターンを形成し
、次に酸素を含むプラズマを用いて該レジストパターン
を剥離すると共に前記原子を半導体中に導入することを
特徴とする半導体装置の製造方法によって解決される。
アクセプターとして作用する原子(ドーパント)を含む
レジストを用いて半導体上にレジストパターンを形成し
、次に酸素を含むプラズマを用いて該レジストパターン
を剥離すると共に前記原子を半導体中に導入することを
特徴とする半導体装置の製造方法によって解決される。
本発明によればレジスト内に所定のドーパントを予め含
有させて半導体の所定位置にレジストパターンを形成し
、プラズマを用いて上記ドーパントをレジストから半導
体中へ移行させるのである。
有させて半導体の所定位置にレジストパターンを形成し
、プラズマを用いて上記ドーパントをレジストから半導
体中へ移行させるのである。
本発明で使用するプラズマはレジスト剥離のために酸素
を含有していることが必要である。
を含有していることが必要である。
以下本発明の詳細な説明する。
先ず、第1の実施例として五酸化リン(pzos)0.
7gを2−メトキシエタノール100ccに溶解し、こ
れを市販のレジスl−TSMR8800(東京応化製)
200ccと混合しドーパントとしてのリン(P)をレ
ジストに含有させた。次に第1図に示すようにリンを含
有するレジストをP型(11〜15Ω−cm)のSi基
板1に約5000人の厚さに塗布し、ドーパントを導入
する該Si基板上のみに周知方法でレジストパターン2
を形成した。次に第1B図に示すように2.45G H
z、 1.5 K Wで励起した0 2250ccQ、
3 Torrのプラズマ3中(約250℃、10分間
)でレジストを剥離し第1C図に示すようにリンの不純
物層4を形成した。次にUZO□/ It□S04とH
FでSi基板表面を洗浄し、次にN2雰囲気中で800
℃30分間アニールし表面抵抗を測った。基板の表面抵
抗はP型200Ω/口程度であるがアニール後はN型6
00Ω/口となっておりレジスト剥離と共に第1D図に
示すようにリンがSi基板内に拡散される、拡散層5が
形成されていることがわかった。
7gを2−メトキシエタノール100ccに溶解し、こ
れを市販のレジスl−TSMR8800(東京応化製)
200ccと混合しドーパントとしてのリン(P)をレ
ジストに含有させた。次に第1図に示すようにリンを含
有するレジストをP型(11〜15Ω−cm)のSi基
板1に約5000人の厚さに塗布し、ドーパントを導入
する該Si基板上のみに周知方法でレジストパターン2
を形成した。次に第1B図に示すように2.45G H
z、 1.5 K Wで励起した0 2250ccQ、
3 Torrのプラズマ3中(約250℃、10分間
)でレジストを剥離し第1C図に示すようにリンの不純
物層4を形成した。次にUZO□/ It□S04とH
FでSi基板表面を洗浄し、次にN2雰囲気中で800
℃30分間アニールし表面抵抗を測った。基板の表面抵
抗はP型200Ω/口程度であるがアニール後はN型6
00Ω/口となっておりレジスト剥離と共に第1D図に
示すようにリンがSi基板内に拡散される、拡散層5が
形成されていることがわかった。
次に第2の実施例としてホウ酸(IhBO3) 1.
3 gと2−メトキシエタノール50ccとを混合した
ものを市販レジストTSMR(東京応化製)約50cc
と混合しドーパントとしてのホウ素(B)をレジストに
含有させた。このようにホウ素を含有するレジストをN
型(15〜20Ω/口、表面抵抗約200Ω)の単結晶
Si基板に約5000人の厚さに塗布し以下上記第1の
実施例と同様の処理を行ないSi基板の表面抵抗を測定
した。その結果P型3にΩ/口となりレジスト剥離と共
にホウ素が拡散されていることがわかった。
3 gと2−メトキシエタノール50ccとを混合した
ものを市販レジストTSMR(東京応化製)約50cc
と混合しドーパントとしてのホウ素(B)をレジストに
含有させた。このようにホウ素を含有するレジストをN
型(15〜20Ω/口、表面抵抗約200Ω)の単結晶
Si基板に約5000人の厚さに塗布し以下上記第1の
実施例と同様の処理を行ないSi基板の表面抵抗を測定
した。その結果P型3にΩ/口となりレジスト剥離と共
にホウ素が拡散されていることがわかった。
上記説明した様に本発明によれば半導体の所定のイオン
打込み箇所に選択的に拡散導入されしかも従来のイオン
打込み法よりは小さなイオンエネルギーで可能なので低
ダメージである。また装置的にも小規模で実施可能であ
り、安価である。
打込み箇所に選択的に拡散導入されしかも従来のイオン
打込み法よりは小さなイオンエネルギーで可能なので低
ダメージである。また装置的にも小規模で実施可能であ
り、安価である。
第1A図から第1D図迄は本発明の詳細な説明するため
の工程断面図である。 1・・・Si基板、 2・・・レジストパターン、
3・・・プラズマ。 @+A図 第1B面 第1C国 第1D国 】・・・81基板 2・・・レジストパターン 3・・・プラズマ 4・・・不純物層 5・・・不純物拡散層
の工程断面図である。 1・・・Si基板、 2・・・レジストパターン、
3・・・プラズマ。 @+A図 第1B面 第1C国 第1D国 】・・・81基板 2・・・レジストパターン 3・・・プラズマ 4・・・不純物層 5・・・不純物拡散層
Claims (1)
- 1、半導体中でドナーあるいはアクセプターとして作用
する原子を含むレジストを用いて半導体上にレジストパ
ターンを形成し、次に酸素を含むプラズマを用いて該レ
ジストパターンを剥離すると共に前記原子を前記半導体
中に導入することを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61220919A JPS6378519A (ja) | 1986-09-20 | 1986-09-20 | 半導体装置の製造方法 |
KR1019870010292A KR900007150B1 (ko) | 1986-09-20 | 1987-09-16 | 불순물을 함유하는 레지스트와 산소를 함유하는 플라즈마를 사용하는 불순물 도우핑 방법 |
EP87402081A EP0262034B1 (en) | 1986-09-20 | 1987-09-17 | Impurity doping method for the fabrication of semiconductor devices |
DE8787402081T DE3779852T2 (de) | 1986-09-20 | 1987-09-17 | Dotierungsmethode mittels verunreinigungen fuer die herstellung von halbleiterbauelementen. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61220919A JPS6378519A (ja) | 1986-09-20 | 1986-09-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6378519A true JPS6378519A (ja) | 1988-04-08 |
Family
ID=16758597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61220919A Pending JPS6378519A (ja) | 1986-09-20 | 1986-09-20 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0262034B1 (ja) |
JP (1) | JPS6378519A (ja) |
KR (1) | KR900007150B1 (ja) |
DE (1) | DE3779852T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260033A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01135017A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3532563A (en) * | 1968-03-19 | 1970-10-06 | Milton Genser | Doping of semiconductor surfaces |
US4521441A (en) * | 1983-12-19 | 1985-06-04 | Motorola, Inc. | Plasma enhanced diffusion process |
JPS60153119A (ja) * | 1984-01-20 | 1985-08-12 | Fuji Electric Corp Res & Dev Ltd | 不純物拡散方法 |
-
1986
- 1986-09-20 JP JP61220919A patent/JPS6378519A/ja active Pending
-
1987
- 1987-09-16 KR KR1019870010292A patent/KR900007150B1/ko not_active IP Right Cessation
- 1987-09-17 DE DE8787402081T patent/DE3779852T2/de not_active Expired - Fee Related
- 1987-09-17 EP EP87402081A patent/EP0262034B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260033A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0262034A2 (en) | 1988-03-30 |
EP0262034B1 (en) | 1992-06-17 |
DE3779852T2 (de) | 1993-02-04 |
DE3779852D1 (de) | 1992-07-23 |
EP0262034A3 (en) | 1989-05-10 |
KR900007150B1 (ko) | 1990-09-29 |
KR880004549A (ko) | 1988-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
US20050282358A1 (en) | Method for transferring an electrically active thin layer | |
US7799652B2 (en) | Method for producing epitaxial wafer with buried diffusion layer and epitaxial wafer with buried diffusion layer | |
JPH06112146A (ja) | 拡散型シリコン素子基板の製造方法 | |
KR940010157B1 (ko) | 반도체장치의 제조방법 | |
JPS6378519A (ja) | 半導体装置の製造方法 | |
JPH06216137A (ja) | 半導体装置およびその製造方法 | |
CN108666259A (zh) | 贴合晶圆的制造方法以及贴合晶圆 | |
JPH088205A (ja) | 半導体素子の製造方法 | |
JPH03201440A (ja) | 半導体基板の裏面歪形成方法 | |
KR910006088B1 (ko) | 고저항막을 갖는 반도체장치의 제조방법 | |
JPS59194431A (ja) | 半導体基板へのイオン注入方法 | |
JPH046090B2 (ja) | ||
JPH04129215A (ja) | 半導体装置の製造方法 | |
JPH0396223A (ja) | Soi構造の形成方法 | |
JPH05315255A (ja) | 多結晶シリコン薄膜の形成方法 | |
JPS63269562A (ja) | Mos半導体装置の製造方法 | |
JPS6010627A (ja) | 半導体装置の製造方法 | |
JPH03133133A (ja) | 半導体装置の製造方法 | |
JPH02246112A (ja) | 半導体装置の製造方法 | |
JP2001077119A (ja) | エピタキシャルシリコンウエハおよびその製造方法 | |
JPH0271528A (ja) | バイポーラ半導体装置の製造方法 | |
JPH03278525A (ja) | 半導体装置の製造方法 | |
JPS63261729A (ja) | 半導体装置の製造方法 | |
JPS6255689B2 (ja) |