JPH0271528A - バイポーラ半導体装置の製造方法 - Google Patents
バイポーラ半導体装置の製造方法Info
- Publication number
- JPH0271528A JPH0271528A JP22226988A JP22226988A JPH0271528A JP H0271528 A JPH0271528 A JP H0271528A JP 22226988 A JP22226988 A JP 22226988A JP 22226988 A JP22226988 A JP 22226988A JP H0271528 A JPH0271528 A JP H0271528A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- emitter electrode
- region
- silicon
- amplification factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000003321 amplification Effects 0.000 claims abstract description 36
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000761456 Nops Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電流増幅率ｈＦＥが高い精度で制御されたバイポーラ半
導体装置を製造するのに好適な方法に関し、バイポーラ
半導体装置に於ける電流増幅率ｈＦＥを熱処理に依らず
、しかも、工程末期に於いて容易に調節できるようにす
ることを目的とし、層間絶縁膜にエミッタ領域形成用を
兼ねたエミッタ電極コンタクト窓を形成してベース領域
の一部を表出させる工程と、次いで、該エミッタ領域形
成用を兼ねたエミッタ電極コンタクト窓を介して前記ベ
ース領域にコンタクトする導電性化されたシリコンから
なるエミッタ電極を形成する工程と、次いで、該シリコ
ン・エミッタ電極から前記ベース領域に不純物を拡散し
てエミッタ領域を形成する工程と、次いで、前記シリコ
ン・エミッタ電極を適宜の厚さに薄膜化して電流増幅率
ｈＦＥの調節を行う工程と、次いで、前記シリコン・エ
ミッタ電極上に金属エミッタ電極を形成する工程とを含
んでなるよう構成する。
導体装置を製造するのに好適な方法に関し、バイポーラ
半導体装置に於ける電流増幅率ｈＦＥを熱処理に依らず
、しかも、工程末期に於いて容易に調節できるようにす
ることを目的とし、層間絶縁膜にエミッタ領域形成用を
兼ねたエミッタ電極コンタクト窓を形成してベース領域
の一部を表出させる工程と、次いで、該エミッタ領域形
成用を兼ねたエミッタ電極コンタクト窓を介して前記ベ
ース領域にコンタクトする導電性化されたシリコンから
なるエミッタ電極を形成する工程と、次いで、該シリコ
ン・エミッタ電極から前記ベース領域に不純物を拡散し
てエミッタ領域を形成する工程と、次いで、前記シリコ
ン・エミッタ電極を適宜の厚さに薄膜化して電流増幅率
ｈＦＥの調節を行う工程と、次いで、前記シリコン・エ
ミッタ電極上に金属エミッタ電極を形成する工程とを含
んでなるよう構成する。
本発明は、電流増幅率ｈＦＥが高い精度で制御されたバ
イポーラ半導体装置を製造するのに好適な方法に関する
。
イポーラ半導体装置を製造するのに好適な方法に関する
。
一般に、半導体装置に於いて、電流増幅率ｈＦＥが高い
精度で制御されていることは電子機器の設計上或いは動
作上から好ましいことは云うまでもな（、また、−千ノ
プ内に電流増幅率ｈＦｔを異にする半導体装置を意図的
に混在させることができれば、電子機器の動作を最適化
したり、或いは、応用範囲を拡大するなどの面で有用で
ある。
精度で制御されていることは電子機器の設計上或いは動
作上から好ましいことは云うまでもな（、また、−千ノ
プ内に電流増幅率ｈＦｔを異にする半導体装置を意図的
に混在させることができれば、電子機器の動作を最適化
したり、或いは、応用範囲を拡大するなどの面で有用で
ある。
バイポーラ半導体装置に於ける電流増幅率ｈＦ２を制御
するには、エミッタ領域及びベース領域を形成する際の
不純物拡散工程で行われている。
するには、エミッタ領域及びベース領域を形成する際の
不純物拡散工程で行われている。
〔発明が解決しようとする課題〕
バイポーラ半導体装置の製造工程に於いて、前記したよ
うなエミッタ領域及びベース領域を形成する為の不純物
拡散工程など高温熱処理工程が全て終了した後は電流増
幅率ｈＦＥを調節する手段はない。また、熱処理はウェ
ハ全面に均一に実施されるものであるから一チツプ内に
電流増幅率ｈＦＥを異にするトランジスタを制御された
状態で作り込むことは不可能である。
うなエミッタ領域及びベース領域を形成する為の不純物
拡散工程など高温熱処理工程が全て終了した後は電流増
幅率ｈＦＥを調節する手段はない。また、熱処理はウェ
ハ全面に均一に実施されるものであるから一チツプ内に
電流増幅率ｈＦＥを異にするトランジスタを制御された
状態で作り込むことは不可能である。
本発明は、バイポーラ半導体装置に於ける電流増幅率ｈ
ＦＥを熱処理に依らず、しかも、工程末期に於いて容易
に調節できるようにする。
ＦＥを熱処理に依らず、しかも、工程末期に於いて容易
に調節できるようにする。
バイポーラ半導体装置に於ける電流増幅率ｈＦＥは、
ｃ
ｈＦＥ”
■６
Ｉｎ ＝ＳＥ （ｊｐ ＋Ｊ、）
ｌ、：コレクタ電流
１Ｂ 二ベース電流
ＳＥ ：エミッタ接合
ＪＤ ：ベースからエミッタにン主人された正孔に依る
電流（密度） Ｊｒ ：ベース中での正孔−電子再結合に依る電流（密
度） で表される。
電流（密度） Ｊｒ ：ベース中での正孔−電子再結合に依る電流（密
度） で表される。
現在、バイポーラ半導体装置に於いては、高速化及び高
集積化の為、諸領域は全て浅く形成されるようになって
いる。従って、ベース幅に比例するところの電流Ｊ１は
次第に小さくなる傾向にあり、その結果、電流増幅率ｈ
ＦＥに対する影響は前記したベースからエミッタに注入
された正孔に依る電流ＪＰが支配的になっている。
集積化の為、諸領域は全て浅く形成されるようになって
いる。従って、ベース幅に比例するところの電流Ｊ１は
次第に小さくなる傾向にあり、その結果、電流増幅率ｈ
ＦＥに対する影響は前記したベースからエミッタに注入
された正孔に依る電流ＪＰが支配的になっている。
さて、正札の拡散長ＬＰは、約２００〜３００〔人〕程
度と予想され、シャロウ化されたバイポーラ・トランジ
スタでは、エミッタの深さよりも正孔の拡散長し、の方
が大になる。従って、ベースからエミッタに注入された
正孔は、再結合することなく、エミッタ領域表面にコン
タクトしている金属エミッタ電極に到達して消滅する。
度と予想され、シャロウ化されたバイポーラ・トランジ
スタでは、エミッタの深さよりも正孔の拡散長し、の方
が大になる。従って、ベースからエミッタに注入された
正孔は、再結合することなく、エミッタ領域表面にコン
タクトしている金属エミッタ電極に到達して消滅する。
このような場合、ベース・エミッタ接合がらエミッタ領
域表面の金属エミッタ電極まで距離を変えることで電流
Ｊ３の大きさを変えることができる。
域表面の金属エミッタ電極まで距離を変えることで電流
Ｊ３の大きさを変えることができる。
第１図はその原理を説明する為の線図であり、横軸には
バイポーラ・トランジスタの深さ、縦軸には正孔濃度を
それぞれ採っである。
バイポーラ・トランジスタの深さ、縦軸には正孔濃度を
それぞれ採っである。
図に於いて、Ｐｏは熱平衡状態に於ける正孔濃度、ＰＬ
はベースからエミッタに注入される正札濃度、Ｌはエミ
ッタの幅（金属エミッタ電極とベース・エミッタ接合と
の間）をそれぞれ示している。
はベースからエミッタに注入される正札濃度、Ｌはエミ
ッタの幅（金属エミッタ電極とベース・エミッタ接合と
の間）をそれぞれ示している。
ここで、エミッタの幅りが小さくなると特性線の傾きは
急になり、従って、電流ｊ２が変わるので、電流増幅率
ｈＦＥも変化するものであり、これを数式で説明する。
急になり、従って、電流ｊ２が変わるので、電流増幅率
ｈＦＥも変化するものであり、これを数式で説明する。
図示したようにエミッタ表面からの深さをＸとすると、
エミッタ中の正孔濃度Ｐ、は、Ｌｐ ：正札の拡散長 ｑ：素電荷 ■８．二ベース・エミッタ間電圧 に：ホルツマン定数 Ｔ：絶対温度 で表され、従って、電流ＪＰは、 Ｄｐ ：正孔の拡散係数 で表され、Ｌ＜ＬＰのとき次のように近似できる。
エミッタ中の正孔濃度Ｐ、は、Ｌｐ ：正札の拡散長 ｑ：素電荷 ■８．二ベース・エミッタ間電圧 に：ホルツマン定数 Ｔ：絶対温度 で表され、従って、電流ＪＰは、 Ｄｐ ：正孔の拡散係数 で表され、Ｌ＜ＬＰのとき次のように近似できる。
即ち、
となる。また、コレクク電流■。は次のように表される
。即ち、 Ｄ７ ：電子の拡散係数 ｎ、：真性キャリヤ濃度 Ｇ、：ベース・ガンメル数 前記したところから、電流増幅率ｈＦＥは、で表される
。
。即ち、 Ｄ７ ：電子の拡散係数 ｎ、：真性キャリヤ濃度 Ｇ、：ベース・ガンメル数 前記したところから、電流増幅率ｈＦＥは、で表される
。
従って、バイポーラ半導体装置に於ける電流増幅率ｈＦ
Ｅはエミッタの幅りを変えることで制御することができ
る。
Ｅはエミッタの幅りを変えることで制御することができ
る。
さて、エミッタの幅りを変えるのに、エミッタ拡散領域
の幅を変えるのでは熱処理工程に依存することになるの
で、これに代わるべき手段が必要である。
の幅を変えるのでは熱処理工程に依存することになるの
で、これに代わるべき手段が必要である。
本発明者は、エミッタ拡散領域と金属エミッタ電極との
間に多結晶シリコンなどのシリコン膜を形成してエミッ
タの一部となし、その幅（厚さ）を調節して、実質的に
エミッタの幅■５を変えるようにしたところ、期待通り
の効果を得ることができた。
間に多結晶シリコンなどのシリコン膜を形成してエミッ
タの一部となし、その幅（厚さ）を調節して、実質的に
エミッタの幅■５を変えるようにしたところ、期待通り
の効果を得ることができた。
前記したようなことから、本発明に依るバイポーラ半導
体装置の製造方法では、層間絶縁膜（例えば層間絶縁膜
６）にエミッタ領域形成用を兼ねたエミッタ電極コンタ
クト窓を形成してベース領域（例えばｐ型内部ベース領
域５）の一部を表出させる工程と、次いで、酸エミッタ
領域形成用を兼ねたエミッタ電極コンタクト窓を介して
前記ベース領域にコンタクトする導電性化されたシリコ
ンからなるエミッタ電極（例えば多結晶シリコンのエミ
ッタ電極７）を形成する工程と、次いで、該シリコン・
エミッタ電極から前記ベース領域に不純物を拡散してエ
ミッタ領域（例えばｎ＋型エミッタ領域８）を形成する
工程と、次いで、前記シリコン・エミッタ電極を適宜の
厚さに薄膜化して電流増幅率ｈＦｔの調節を行う工程と
、次いで、前記シリコン・エミッタ電極上に金属エミッ
タ電極を形成する工程とを含んでいる。
体装置の製造方法では、層間絶縁膜（例えば層間絶縁膜
６）にエミッタ領域形成用を兼ねたエミッタ電極コンタ
クト窓を形成してベース領域（例えばｐ型内部ベース領
域５）の一部を表出させる工程と、次いで、酸エミッタ
領域形成用を兼ねたエミッタ電極コンタクト窓を介して
前記ベース領域にコンタクトする導電性化されたシリコ
ンからなるエミッタ電極（例えば多結晶シリコンのエミ
ッタ電極７）を形成する工程と、次いで、該シリコン・
エミッタ電極から前記ベース領域に不純物を拡散してエ
ミッタ領域（例えばｎ＋型エミッタ領域８）を形成する
工程と、次いで、前記シリコン・エミッタ電極を適宜の
厚さに薄膜化して電流増幅率ｈＦｔの調節を行う工程と
、次いで、前記シリコン・エミッタ電極上に金属エミッ
タ電極を形成する工程とを含んでいる。
前記手段を採ることに依り、不純物拡散に依るエミッタ
領域の形成など高温の熱処理が終了した後に、単にシリ
コン・エミッタ電極の厚さを調節の旨のＩｆｉＷ羊な加
工を加えるのみで電流増幅率ｈＦ。
領域の形成など高温の熱処理が終了した後に、単にシリ
コン・エミッタ電極の厚さを調節の旨のＩｆｉＷ羊な加
工を加えるのみで電流増幅率ｈＦ。
を変化させることが可能であり、−チップ内の任意のバ
イポーラ・トランジスタをｊＸ択して電流増幅率ｈＦＥ
の調節を実施することができる。
イポーラ・トランジスタをｊＸ択して電流増幅率ｈＦＥ
の調節を実施することができる。
第２図及び第３図は本発明一実施例を解説する為の工程
要所に於けるバイポーラ半導体装置の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
要所に於けるバイポーラ半導体装置の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
図示のバイポーラ半導体装置に於いて、ｎ型シリコン半
導体基板１に層間絶縁膜６を形成する迄は従来から多用
されている工程と変わりなく、従って、次の段階から説
明する。尚、第２図に於いて、■はｎ型シリコン半導体
基板、２は二酸化シリコン（ＳｉＯｚ）からなるフィー
ルド絶縁膜、３は多結晶シリコンからなるベース引き出
し電極・配線、４はｐ＋梨型外ベース領域、５はｐ型内
部ベース領域、６は二酸化シリコン（ＳｉＯｚ）からな
る眉間絶縁膜をそれぞれ示している。
導体基板１に層間絶縁膜６を形成する迄は従来から多用
されている工程と変わりなく、従って、次の段階から説
明する。尚、第２図に於いて、■はｎ型シリコン半導体
基板、２は二酸化シリコン（ＳｉＯｚ）からなるフィー
ルド絶縁膜、３は多結晶シリコンからなるベース引き出
し電極・配線、４はｐ＋梨型外ベース領域、５はｐ型内
部ベース領域、６は二酸化シリコン（ＳｉＯｚ）からな
る眉間絶縁膜をそれぞれ示している。
第２図参照
（１） 通常のフォト・リソグラフィ技術を適用する
ことに依り、層間絶縁膜６の選択的エソチングを行い、
エミッタ領域形成用窓を兼ねたエミッタ電極コンタクト
窓を形成する。
ことに依り、層間絶縁膜６の選択的エソチングを行い、
エミッタ領域形成用窓を兼ねたエミッタ電極コンタクト
窓を形成する。
（２）化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐ。
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、厚さ例えば１０００ （人〕程度の多結晶
シリコン膜を形成する。尚、この多結晶シリコン膜は成
長時に不純物を含有させても良く、その場合、イオン注
入工程が不要になることは云うまでもない。
とに依り、厚さ例えば１０００ （人〕程度の多結晶
シリコン膜を形成する。尚、この多結晶シリコン膜は成
長時に不純物を含有させても良く、その場合、イオン注
入工程が不要になることは云うまでもない。
（３） イオン注入法を適用することに依り、ドーズ
世を例えば５ Ｘ １０１５［ｃｍ−２）程度、加速エ
ネルギを例えば４０（ＫｅＶ）程度としてＡｓイオンの
打ち込みを行う。
世を例えば５ Ｘ １０１５［ｃｍ−２）程度、加速エ
ネルギを例えば４０（ＫｅＶ）程度としてＡｓイオンの
打ち込みを行う。
（４）温変９００（’Ｃ）、時間２０〔分〕の熱処理を
行って多結晶シリコン膜からＡｓを拡散し、幅が例えば
５００ 〔人〕以下であるｎ＋型エミッタ領域８を形成
する。
行って多結晶シリコン膜からＡｓを拡散し、幅が例えば
５００ 〔人〕以下であるｎ＋型エミッタ領域８を形成
する。
（５） 通常のフォト・リソグラフィ技術を適用する
ことに依り、多結晶シリコン膜のパターニングを行って
エミッタ電極７を形成する。
ことに依り、多結晶シリコン膜のパターニングを行って
エミッタ電極７を形成する。
第３図参照
（６） 適宜のエツチング法を適用することに依り、
エミッタ電極７の更なる薄膜化及び電流増幅率の測定を
行い、所望の電流増幅率が得られるまでエツチングを繰
り返す。
エミッタ電極７の更なる薄膜化及び電流増幅率の測定を
行い、所望の電流増幅率が得られるまでエツチングを繰
り返す。
第２図に見られる状態の電流増幅率をｈＦＥとし、第３
図に見られるようにエミッタ電極７を薄＜シた場合のそ
れをｈＦＥ′とすると、ｈｙｔ’＜ｈｒｔ である。
図に見られるようにエミッタ電極７を薄＜シた場合のそ
れをｈＦＥ′とすると、ｈｙｔ’＜ｈｒｔ である。
（７）所望の電流増幅率が得られたならば、通常の技法
を適用することに依り、エミ・ツタ電極７の上にＡＮな
ど金属のエミッタ電極・配線やその他の電極・配線、保
護膜、ボンディング・バ・ノドなどを形成して完成する
。
を適用することに依り、エミ・ツタ電極７の上にＡＮな
ど金属のエミッタ電極・配線やその他の電極・配線、保
護膜、ボンディング・バ・ノドなどを形成して完成する
。
第４図は前記工程中でエミッタ電極７の薄膜化と電流増
幅率の測定を行って得たデータの線図を表し、横軸にエ
ツチング時間〔分〕を、また、縦軸に電流増幅率ｈＦＥ
をそれぞれ採っである。
幅率の測定を行って得たデータの線図を表し、横軸にエ
ツチング時間〔分〕を、また、縦軸に電流増幅率ｈＦＥ
をそれぞれ採っである。
図から明らかなように、エツチング時間が１６〔分〕を
越える頃から電流増幅率１）４．の低下が見られ、２４
〔分〕を経るとエミッタ電極７は完全に除去されるの
であるが、この間、電流増幅率は約８０＝約５０に低下
している。
越える頃から電流増幅率１）４．の低下が見られ、２４
〔分〕を経るとエミッタ電極７は完全に除去されるの
であるが、この間、電流増幅率は約８０＝約５０に低下
している。
本発明に依るバイポーラ半導体装置の製造方法に於いて
は、エミッタ領域とコンタクトするシリコン・エミッタ
電極の厚さを調節することで電流増幅率ｈ１の制御を行
うようにしている。
は、エミッタ領域とコンタクトするシリコン・エミッタ
電極の厚さを調節することで電流増幅率ｈ１の制御を行
うようにしている。
前記構成を採ることに依り、不純物拡散に依るエミッタ
領域の形成など高温の熱処理が終了した後に、単にシリ
コン・エミッタ電極の厚さを調節の旨の簡単な加工を加
えるのみで電流増幅率ｈＦＥを変化させることが可能で
あり、−チップ内の任意のバイポーラ・トランジスタを
選択して電流増幅率ｈＦＥの調節を実施することができ
、従って、使用目的に応じて半導体チップの動作を最適
化するなどは容易になる。
領域の形成など高温の熱処理が終了した後に、単にシリ
コン・エミッタ電極の厚さを調節の旨の簡単な加工を加
えるのみで電流増幅率ｈＦＥを変化させることが可能で
あり、−チップ内の任意のバイポーラ・トランジスタを
選択して電流増幅率ｈＦＥの調節を実施することができ
、従って、使用目的に応じて半導体チップの動作を最適
化するなどは容易になる。
第１図は電流増幅率ｈ□を調節する原理を解説する為の
線図、第２図及び第３図は本発明一実施例を解説する為
の工程要所に於けるバイポーラ半導体装置の要部切断側
面図、第４図は第２図及び第３図について説明された工
程中でエミッタ電極７の薄膜化と電流増幅率の測定を行
って得たデータの線図をそれぞれ表している。 図に於いて、１はｎ型シリコン半導体基板、２はＳ ｉ
Ｏ２からなるフィールド絶縁膜、３は多結晶シリコン
からなるベース引き出し電極・配線、４はｐ＋梨型外ベ
ース領域、５はｐ型内部ベース領域、６はＳｉＯ２から
なる層間絶縁膜、７は多結晶シリコンからなるエミッタ
電極、８はｎ＋型エミッタ領域をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司
線図、第２図及び第３図は本発明一実施例を解説する為
の工程要所に於けるバイポーラ半導体装置の要部切断側
面図、第４図は第２図及び第３図について説明された工
程中でエミッタ電極７の薄膜化と電流増幅率の測定を行
って得たデータの線図をそれぞれ表している。 図に於いて、１はｎ型シリコン半導体基板、２はＳ ｉ
Ｏ２からなるフィールド絶縁膜、３は多結晶シリコン
からなるベース引き出し電極・配線、４はｐ＋梨型外ベ
ース領域、５はｐ型内部ベース領域、６はＳｉＯ２から
なる層間絶縁膜、７は多結晶シリコンからなるエミッタ
電極、８はｎ＋型エミッタ領域をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司
Claims (1)
- 【特許請求の範囲】 層間絶縁膜にエミッタ領域形成用を兼ねたエミッタ電極
コンタクト窓を形成してベース領域の一部を表出させる
工程と、 次いで、該エミッタ領域形成用を兼ねたエミッタ電極コ
ンタクト窓を介して前記ベース領域にコンタクトする導
電性化されたシリコンからなるエミッタ電極を形成する
工程と、 次いで、該シリコン・エミッタ電極から前記ベース領域
に不純物を拡散してエミッタ領域を形成する工程と、 次いで、前記シリコン・エミッタ電極を適宜の厚さに薄
膜化して電流増幅率ｈ＿Ｆ＿Ｅの調節を行う工程と、 次いで、前記シリコン・エミッタ電極上に金属エミッタ
電極を形成する工程と を含んでなることを特徴とするバイポーラ半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22226988A JPH0271528A (ja) | 1988-09-07 | 1988-09-07 | バイポーラ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22226988A JPH0271528A (ja) | 1988-09-07 | 1988-09-07 | バイポーラ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0271528A true JPH0271528A (ja) | 1990-03-12 |
Family
ID=16779738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22226988A Pending JPH0271528A (ja) | 1988-09-07 | 1988-09-07 | バイポーラ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0271528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084328A (en) * | 1998-02-27 | 2000-07-04 | Matsushita Electric Industrial Co., Ltd. | Motor and a heat sink apparatus using the same |
-
1988
- 1988-09-07 JP JP22226988A patent/JPH0271528A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084328A (en) * | 1998-02-27 | 2000-07-04 | Matsushita Electric Industrial Co., Ltd. | Motor and a heat sink apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4069068A (en) | Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| JPH06318676A (ja) | 半導体装置の製造方法 | |
| JPH05251407A (ja) | 半導体装置の製造方法 | |
| JPH0271528A (ja) | バイポーラ半導体装置の製造方法 | |
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| US6037198A (en) | Method of fabricating SOI wafer | |
| JP3342339B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH1140572A (ja) | 半導体装置及びその製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPS5676563A (en) | Manufacture of semiconductor integrated circuit | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH05283352A (ja) | 半導体装置の製造法 | |
| JPH0221632A (ja) | 半導体装置の製造方法 | |
| JPS62194617A (ja) | 半導体装置の製造方法 | |
| JPS62243361A (ja) | 半導体装置の製造方法 | |
| JPH01225130A (ja) | 半導体装置の製造方法 | |
| JPH0745630A (ja) | 半導体装置の製造方法 | |
| JPS5974671A (ja) | 半導体装置の製造方法 | |
| JPH0319328A (ja) | 半導体装置の製法 | |
| JPS6393152A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS63314829A (ja) | 半導体装置の製造方法 | |
| JPH0883917A (ja) | 半導体装置 |