JP2855903B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2855903B2
JP2855903B2 JP3220041A JP22004191A JP2855903B2 JP 2855903 B2 JP2855903 B2 JP 2855903B2 JP 3220041 A JP3220041 A JP 3220041A JP 22004191 A JP22004191 A JP 22004191A JP 2855903 B2 JP2855903 B2 JP 2855903B2
Authority
JP
Japan
Prior art keywords
silicon
oxide film
silicon oxide
oxygen
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3220041A
Other languages
English (en)
Other versions
JPH04355930A (ja
Inventor
文彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3220041A priority Critical patent/JP2855903B2/ja
Publication of JPH04355930A publication Critical patent/JPH04355930A/ja
Application granted granted Critical
Publication of JP2855903B2 publication Critical patent/JP2855903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコン・バイポーラトランジスタの製造
方法に関する。
【0002】
【従来の技術】バイポーラトランジスタの電流増幅率h
FEを向上する一手段として、ベース領域表面に薄いシリ
コン酸化膜を形成し同膜を介する不純物拡散によりエミ
ッタ領域を形成することが知られている。より詳細に
は、ベース領域を覆う絶縁層に開孔を形成してベース領
域の一部を露出させ、その露出部分にシリコン酸化膜を
形成する。そのシリコン酸化膜上に不純物を含有する多
結晶シリコン層を形成し、同層からシリコン酸化膜を介
して不純物をベース領域内に拡散させ、エミッタ領域を
形成するのである。
【0003】このようなトランジスタでは、単結晶上に
形成すべきシリコン酸化膜の膜厚や特性がhFEの向上等
に重要な役割をはたす。
【0004】かかるシリコン酸化膜の形成方法として特
開平2−210820号公報が2つの方法を提案してい
る。第一の方法として以下のとおりである。すなわち、
直径4インチのn及びp型(100)0.01〜0.0
2ΩcmのSi基板をRCA洗浄後、40ccの電子銃
式Si蒸着器を備えたMBE装置内に導入する。Si基
板表面に10オングストロームのアモルファス・シリコ
ン堆積後800℃1分の清浄化処理によって表面の自然
酸化膜を除去後、500℃で3000オングストローム
のエピタキシャル層を成長し、バッファー層としてい
る。基板温度を室温に下げ、ノズルから純度99.99
99%の酸素を酸素分圧5×10の−5乗Torrとし
てMBE装置内にリークしながら同時に電子銃式Si蒸
着器からSi分子線を照射してシリコン酸化膜を形成す
る。そして成長室内にリークさせた酸素を排気して、真
空度1×10の−9乗Torr雰囲気中で基板温度を5
00℃としてSi分子線を照射して多結晶シリコンを堆
積させている。
【0005】第2の方法として、加熱したシリコン基板
に酸素分子だけを照射する低圧熱酸化を開示している。
すなわち、Si(100)清浄面を基板温度500℃、
酸素分圧5×10の−5乗Torrで約30分酸化し
て、次に第一の方法と同様にしてSi分子線を照射して
多結晶シリコンを堆積する。
【0006】
【発明が解決しようとする課題】この従来の界面シリコ
ン酸化膜の形成方法では、以下に述べるような問題点が
あった。
【0007】従来技術の第一の方法によって形成された
界面シリコン酸化膜はジャパニーズジャーナル オブ
アプライド フィジックス,28巻10号(1989年
10月)L1678〜L1681ページ(Japane
se Journal of Applied Phy
sics VOL.28,No.10,Octobe
r,1989,pp L1678−L1681 “Si
/SiOx/Si Hole−Barrier Fab
rication for BipolarTrans
istors Using Molecular Be
am Deposition”)の図1a(Fig1.
(a))に示されている様に、化学量論的組成比の合っ
たシリコン酸化膜、すなわちSiO2 よりもSiを多く
含んでいる。その様子を図12に示す。図12で曲線1
20はシリコンと酸素の組成比が1:2の場合で、残り
は従来法による堆積温度をかえたものである。シリコン
酸化膜を堆積させる時のシリコン基板温度を下げれば下
げる程、膜の組成比は、SiO2 膜に近づくが、たとえ
室温(R.T.)で形成したとしても、シリコン酸化膜
の組成は、結合エネルギーが100eV近傍においても
ピークをもつことからSi過剰の膜である。後に詳述す
るが、Si過剰なシリコン酸化膜を多結晶シリコン/単
結晶シリコンの界面に有するシリコンバイポーラトラン
ジスタの場合、電流増巾率hFEの向上効果が認められな
いと言う問題があった。また、従来技術の第二の方法を
用いた場合、高温とは言えないが、500℃で約30分
間、酸素分子を照射しているので著しく処理能力が低
い。
【0008】本発明の目的は、単結晶シリコン層と多結
晶シリコン層との間にシリコンに対する酸素の化学量論
的組成比が実質的に1:2であるシリコン酸化膜をもっ
た半導体装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、単結晶シリコン基板内に選択的に形成さ
れた第一の導電型を有する単結晶シリコン第一島状領域
上に絶縁膜によって形成された開口内の単結晶シリコン
表面を清浄化する工程と、同一真空容器内で室温で酸素
イオンを供給することにより前記清浄化されたシリコン
表面にシリコン酸化膜を形成する工程と、同一真空容器
内で無添加または不純物が添加された多結晶または非晶
質のシリコンを堆積させる工程とを含むことを特徴とし
ている。
【0010】本発明の半導体装置の製造方法によれば、
形成されるシリコン酸化膜は、化学量論的組成がシリコ
ン:酸素=1:2となっているシリコン酸化膜であり、
著しく電流増巾率hFEを向上でき、しかも自然酸化膜の
影響を完全に除いているので再現性も良い。
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
【0012】本発明で用いる電子サイクロトロン共鳴、
Electron Cyclotron Resona
nce(以下ECRと略記する)についてまず説明す
る。図9に本発明に用いた装置を模式的に示す。
【0013】超高真空容器101内にホルダー治具10
2に支持されてシリコン基板103が配置されている。
シリコン基板の温度を制御するためのヒータ111が、
シリコン基板103の近くに非接触状態で配置されてい
る。超高真空状態にするためのターボモレキュラーポン
プが接続されている。超高真空装置の一部に酸素10
6,イオン化するためのマイクロ波発生器104及び電
磁石105を有している。又電子銃110a,110b
によってそれぞれ蒸発させるための多結晶シリコン7,
Sb109はそれぞれルツボ108a,108bに入っ
て、それぞれ配置されている。
【0014】本装置を用いることにより、本発明の半導
体装置を作製することが出来る。
【0015】図1乃至図7は、本発明の一実施例による
製造方法を用いて作製された、エミッタ・ベース間に自
己整合技術を用いていないnpn型シリコンバイポーラ
トランジスタの主要作製工程縦断面図をである。もちろ
ん本発明は他のポリシリコンエミッタ・バイポーラトラ
ンジスタに適用することは可能である。たとえば、エミ
ッタ・ベース間を自己整合的に形成する2層ポリシリコ
ン・バイポーラトランジスタやベース層がSiGe合金
からなるヘテロ接合バイポーラトランジスタのエミッタ
・ポリシリコン形成に適用できる。
【0016】図1は、素子分離領域を形成する予定の領
域に溝を形成した状態のシリコン・バイポーラトランジ
スタの縦断面図である。室温で抵抗率10〜20Ω・c
mのp- 型シリコン基板11の表面を酸化後、フォトリ
ソグラフィー及びHF系液のエッチングによってシリコ
ン酸化膜の一部を開口し、残在シリコン酸化膜を拡散マ
スクとしてヒ素を拡散させて埋込層12を形成する。マ
スクとしたシリコン酸化膜をHF系液によって全面除去
後、リン濃度が約1×10の16乗原子/立方センチメ
ートルのn型シリコンエピタキシャル層13を約1.3
μm成長させる。この成長の際、オートドーピングによ
ってエピタキシャル層と埋込層との間に遷移領域が出来
るので、ほぼ一定のリン濃度であるエピタキシャル層の
実効的な厚さは約0.7μmとなっている。次にn型エ
ピタキシャル層13表面を酸化させ、約600オングス
トロームのシリコン酸化膜201を形成し、更にLPC
VD法によってシリコン窒化膜202を堆積させる。次
にリソグラフィー工程によって素子間分離領域及びエミ
ッター・コレクタ間分離領域のフォトレジストを除去す
る。このフォトレジスト203をマスクとしてシリコン
窒化膜及びシリコン酸化膜をドライ・エッチング法によ
り除去し更にn型シリコンエピタキシャル層13につい
ても約0.8μmドライエッチングによって除去する。
【0017】その後、図2に示すように、ボロンを10
0keV、1×10の14乗原子/平方センチメートル
でチャンネルストッパ部にのみイオン注入し、イオン注
入の際の結晶欠陥を除くための熱処理900℃、N2
囲気中で30分間アニールすることによりチャネル防止
用イオン注入層14を形成する。
【0018】次にシリコン窒化膜202(図1)をマス
クにして選択的に酸化を行ないシリコン酸化膜の素子分
離層15を形成する。次に選択酸化のマスク材としてい
たシリコン窒化膜202を熱したリン酸を用いて全面除
去後、再びLPCVD法によってシリコン窒化膜(図に
示さず)を堆積させ、フォトリソグラフィー工程により
コレクタ引き出し領域のフォトレジストを開口し、この
フォトレジストをマスク材としてシリコン窒化膜をドラ
イエッチングにより除去,開口する。フォトレジスト除
去後、シリコン窒化膜を拡散のマスクとしてリンを拡散
させる。この拡散した層は埋込層2まで到達することに
より低抵抗のコレクタ引出し領域12’を形成する。コ
レクタ引き出しの表面を約1000オングストローム酸
化した後熱したリン酸によって残りのシリコン窒化膜を
除去する。その後、n型シリコンエピタキシャル層13
上のシリコン酸化膜をHF系液によって除去後、酸化し
てシリコン酸化膜201約400オングストローム形成
する。このシリコン酸化膜201は、真性ベース層をイ
オン注入で形成する時シリコン層が裸の状態で注入した
場合より欠陥を少なくする目的がある。
【0019】次にフォトリソグラフィー工程によりn型
エピタキシャル層の左側の約半分の領域を開口しこのフ
ォトレジスト101をマスクにボロンを50keV、5
×10の15乗原子/平方センチメートルイオン注入
し、コンタクト用ボロン注入領域16を形成する。もち
ろんフォトレジストを除去して、イオン注入された領域
の活性化の熱処理をすることは言うまでもない。次に再
びフォトリソグラフィー工程によってn型エピタキシャ
ル層上を全面開口し、このフォトレジスト101をマス
ク材としてボロンを30keV、2×10の13乗原子
/平方センチメートルイオン注入しレジスト除去及び活
性化の熱処理によって真性ベース層17が形成される。
この状態が図2である。
【0020】図3はエミッタ開口後を示す縦断面図であ
る。リンガラス膜18を表面に形成後フォトリソグラフ
ィー工程により真性ベース層17上にフォトレジストを
開口し、次にドライエッチング及びHF系液によるエッ
チングによって真性ベース上に開口を形成する。
【0021】RCA洗浄によって開口内の重金属等によ
る汚染を除去後、ベース領域17表面の自然酸化膜を除
去する目的で生HF液を1/50に希釈した液に約30
秒間浸漬する。しかしながら、この処理によっても、図
3に204として示すように自然酸化膜が残ったり、次
のステップを実行するまでに再度自然酸化膜204が形
成される。
【0022】そこで、図3の示すウェハーを図9の容器
101内に入れ、自然酸化膜204の除去処理を実行す
る。本実施例では、その除去に要する時間を短縮するた
めに、まず、室温においてルツボ108a内の多結晶シ
リコン107に電子銃110aからの電子をあててシリ
コンを蒸発させ自然酸化膜204上に同程度の厚さ(ほ
ぼ10オングストローム)のシリコン層を堆積させる。
その後、5×10の−8乗Torrの真空度で約850
℃、10分間熱処理する。これによって、自然酸化膜2
04は蒸気圧の高いSiOになり、ベース領域17の表
面から除去される。かくして、その希しゃくしたHF系
液で除去が不完全であったりあるいは除去後再び形成さ
れた自然酸化膜204は完全に取り去られ、図4に示す
ように、ベース領域17の表面は完全に清浄化される。
このときの真空度は10の−3乗Torr以下、好まし
くは10の−5乗Torr以下とする。
【0023】次に、ウェハーを容器10に入れたままで
室温にし、電子サイクロトロン共鳴を起こさせるに必要
なマイクロ波および磁場、例えばマイクロ波発生器10
4から周波数2.54GHzおよび出力100Wのマイ
クロ波を印加し電磁石で1000ガウスの磁場強度を生
成した状態で、容器101内の分圧が2×10の−5乗
Torrとなるように酸素ボンベ106から酸素を導入
する。かくして、電子サイクロトロン共鳴により導入さ
れた酸素はイオン化され酸素イオンO- が発生する。シ
リコンウェハー103には100V程度のバイアスがか
けられているので、酸素イオンO- はシリコンウェハー
103に照射される。酸素イオンO- の照射は数秒から
数10秒間行われる。本実施例では15秒間照射した。
その結果、図5に示すように、ベース領域17の清浄化
された表面に12オングストローム程度のシリコン酸化
膜(SiO2 )19が形成される。
【0024】図10にX線光電子スペクトル(XPS)
を示す。上記のように室温(RT)で形成されたシリコ
ン酸化膜19では曲線100に示すようにSi−Oの結
合ピークのみ観測され、シリコンと酸素との比が実質的
に1:2である化学量論的組成となっている。一方、上
記した同じ条件で、ただし基板温度がそれぞれ350
℃,450℃で形成したシリコン酸化膜では、それぞれ
曲線101,102で示すように、Si−Oのピークだ
けでなくSi−Siの結合によるピークも認められ、S
iリッチの酸化膜となっている。これは、酸素イオンO
- を照射しても基板温度が比較的高いためベース領域1
7と反応結合するイオンが少なくなるためと考えられ
る。基板温度が室温のときシリコンと酸素との比が実質
的に完全な1:2となるシリコン酸化膜が得られる。し
かも、基板に温度を印加する必要がないので、温度制御
等の処理が不要となり製造もきわめて容易となる。
【0025】図9に戻って、導入された酸素は完全には
イオン化されず一部酸素分子O2 のまま容器101内に
到達する。しかしながら、容器101内は高真空状態で
あり、かつ酸素分子O2 の反応エネルギーは酸素イオン
- のそれに比して非常に小さいので、酸素分子O2
シリコンウェハー103との反応は実質起こらず、その
まま排気される。
【0026】シリコン酸化膜19の形成後、Si基板温
度を室温状態で電子銃110aによりルツボ108aか
らシリコン107を蒸発させ、シリコンウェハー103
上にシリコンを約2000オングストロームの厚さで堆
積させる。これによってできたシリコン層はアモルファ
ス(非晶質)である。このとき、電子銃110bによっ
てルツボ108bからアンチモン(Sb)を蒸発させ約
2×10の19乗アトム/立方センチメートルの濃度で
含有させながら、アモルファスシリコンを堆積させる。
このときの真空度は5×10の−8乗Torrであっ
た。その後、ヒータ111によってウェハー103を約
500℃程度に加熱し、アモルファスシリコンを多結晶
シリコンにする。かくして、図6に示すように、全面に
N型の多結晶シリコン層20が形成されたウェハーが得
られる。多結晶シリコン層20も同一容器内で形成して
いるので、シリコン酸化膜の膜厚、膜質の変動が防止さ
れる。このウェハーはその後真空容器101から取り出
される。
【0027】次に図7に示すようにエミッタ開口領域よ
り、少し広い領域(リソグラフィー工程におけるアライ
メントのズレと多結晶シリコンのドライエッチングの際
のサイドエッチ量との和の寸法以上に広くする)。上に
フォトレジストを残し、ドライエッチングによって多結
晶シリコン20を除去する。ランプアニールを用いて9
00℃,30秒の熱処理により多結晶シリコン20から
ベース17に不純物を拡散させて単結晶エミッタ21を
形成し、次に、ベース及びコレクタ部の電極用のコンタ
クト孔をフォトリソグラフィー及びドライエッチングに
よって開口する。全面にAl系金属22、例えば、Al
−Si合金(Al 99%,Si 1%)を蒸着しエミ
ッタ,ベース及びコレクタ電極を形成するためのフォト
レジストパターン102を形成する。
【0028】フォトレジスト102をマスクとしたドラ
イエッチングによってメタル層22の不要部を除去し、
フォトレジスト102を除去した後に400℃10分間
の合金化熱処理を施すことにより、図8のように、コレ
クタ電極22−1,エミッタ電極22−2およびベース
電極22−3を有するバイポーラトランジスタが形成さ
れる。
【0029】図11に、本発明方法により得られたトラ
ンジスタ電流増巾率hFEと、従来方法によるトランジス
タのhFEとの比を、基板温度とECR酸化時間を変数に
示している。基板温度が350℃の場合、従来技術より
もhFEは低い。これに対し本実施例のように室温でかつ
酸素イオンの照射時間をもってECR酸化した場合hFE
が3倍に向上した。
【0030】このように、ECRにより単結晶シリコン
上にシリコン酸化膜を形成する場合に基板温度を室温に
し、超高真空状態で酸素イオンを供給して形成すれば、
シリコンと酸素の化学量論的組成比が実質的に1:2の
シリコン酸化膜を形成でき、シリコン酸化膜の膜厚およ
び膜質のばらつきをなくすことができる。
【0031】なお、本実施例では、多結晶シリコン20
を、シリコン酸化膜19への影響を小さくするべく、形
成されたアモルファスシリコンに熱処理を施して形成し
たが、他の方法でもよい。例えば、シリコン酸化膜19
及びリンガラス膜18の上に、650℃でシリコン分子
線を照射することにより、多結晶シリコンを直接堆積さ
せてもよい。さらに、多結晶シリコン20を超高真空装
置101内でノンドープのまま、アモルファスシリコン
を室温で堆積させた後、これを多結晶化して形成したあ
とで、装置101からとり出し、例えば本実施例のよう
に膜厚が2000オングストロームの多結晶シリコンで
あれば注入エネルギー70keV、ドーズ量1×10の
16乗原子/平方センチメートルでヒ素をイオン注入し
て導体化してもよい。その後、800℃で30分と90
0℃で30秒の熱処理を行うとエミッタ単結晶領域が形
成される。さらに、酸素イオンの総供給量は超高真空容
器101内の酸素ガスの分圧とECR酸化時間との積で
決まるので本実施例よりも真空度を上げれば酸化速度を
遅くできるので、シリコン酸化膜の膜厚をより細かく精
密に制御できる。
【0032】
【発明の効果】以上説明したように本発明は、超高真空
装置内で電子サイクロトロン共鳴(Electron
Cyclotron Resonance)を用いてイ
オン化した酸素イオンを室温状態にあるシリコン基板に
照射することにより、化学量論的なシリコン酸化膜を形
成したので、バイポーラトランジスタの電流増巾率hFE
を向上できるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の一工程後の半導体装置の断
面図である。
【図2】図1に示される半導体装置の次の工程後の断面
図である。
【図3】図2に示される半導体装置の次の工程後の断面
図である。
【図4】図3に示される半導体装置の次の工程後の断面
図である。
【図5】図4に示される半導体装置の次の工程後の断面
図である。
【図6】図5に示される半導体装置の次の工程後の断面
図である。
【図7】図6に示される半導体装置の次の工程後の断面
図である。
【図8】図7に示される半導体装置の次の工程後の断面
図である。
【図9】本発明の一実施例に用いた製造装置の模式図で
ある。
【図10】本発明の一実施例により形成されたシリコン
酸化膜の光電子分光スペクトル(XPS)の酸化温度依
存性。
【図11】本発明の半導体装置の製造方法を用いて形成
されたポリシリコン・エミッタ・バイポーラトランジス
タの電流増巾率(hFE)の酸化時間依存性を示すグラフ
である。
【図12】従来技術によって形成されたシリコン酸化膜
の光電子分光スペクトル(XPS)の酸化温度依存性を
示すグラフである。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 単結晶シリコン基板内に選択的に形成さ
    れた第一の導電型を有する単結晶シリコン第一島状領域
    上に絶縁膜によって形成された開口内の単結晶シリコン
    表面を清浄化する工程と、同一真空容器内で室温で酸素
    イオンを供給することにより前記清浄化されたシリコン
    表面にシリコン酸化膜を形成する工程と、同一真空容器
    内で無添加または不純物が添加された多結晶または非晶
    質のシリコンを堆積させる工程とを含むことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 前記酸素イオンは電子サイクロトロン共
    鳴法で発生されることを特徴とする請求項1記載の半導
    体装置の製造方法。
  3. 【請求項3】 コレクタ領域にベース領域を形成する工
    程と、前記ベース領域の表面を清浄化する工程と、前記
    ベース領域の清浄化された表面に室温で酸素イオンを供
    給してシリコン酸化膜を形成する工程と、前記シリコン
    酸化膜上に多結晶シリコン層を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP3220041A 1990-08-30 1991-08-30 半導体装置の製造方法 Expired - Fee Related JP2855903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3220041A JP2855903B2 (ja) 1990-08-30 1991-08-30 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22872990 1990-08-30
JP2-228729 1990-08-30
JP3220041A JP2855903B2 (ja) 1990-08-30 1991-08-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04355930A JPH04355930A (ja) 1992-12-09
JP2855903B2 true JP2855903B2 (ja) 1999-02-10

Family

ID=26523482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3220041A Expired - Fee Related JP2855903B2 (ja) 1990-08-30 1991-08-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2855903B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5069854B2 (ja) * 2005-10-24 2012-11-07 新日本無線株式会社 半導体デバイスの製造方法
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
JP2013254794A (ja) * 2012-06-05 2013-12-19 Fujitsu Ltd 酸化膜の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390138A (ja) * 1986-10-03 1988-04-21 Hitachi Ltd 半導体表面の清浄化方法
JPH07120648B2 (ja) * 1987-01-12 1995-12-20 日本真空技術株式会社 マイクロ波プラズマ処理装置
JP2503628B2 (ja) * 1989-02-10 1996-06-05 日本電気株式会社 バイポ―ラトランジスタの製造方法

Also Published As

Publication number Publication date
JPH04355930A (ja) 1992-12-09

Similar Documents

Publication Publication Date Title
US4575920A (en) Method of manufacturing an insulated-gate field-effect transistor
JPS62177909A (ja) 半導体装置の製造方法
US5183777A (en) Method of forming shallow junctions
JP3079575B2 (ja) 半導体装置の製造方法
US5238849A (en) Method of fabricating semiconductor device
JP2516951B2 (ja) 半導体装置の製造方法
JP2770544B2 (ja) Mis型半導体装置の製造方法
KR100991213B1 (ko) 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
JPH0963964A (ja) 選択シリコンエピタキシャル膜の成長方法
JP2855903B2 (ja) 半導体装置の製造方法
US5851906A (en) Impurity doping method
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
JPH04132232A (ja) 電界効果トランジスタおよびその製造方法
JPH088250B2 (ja) Soi基板の作成方法及び作成装置
JPH05251378A (ja) 半導体装置の製造方法
US5094964A (en) Method for manufacturing a bipolar semiconductor device
JP3062065B2 (ja) 半導体装置の製造方法
JP4086334B2 (ja) 不純物の導入方法
JPH06232117A (ja) 絶縁膜の形成方法とこれによる半導体装置の製法
JPH04219928A (ja) 半導体装置の製造方法
JPH04299825A (ja) 半導体装置の製造方法
JPH02132823A (ja) 浅い接合を形成する方法及びその浅い接合を有する半導体装置
JPH0235720A (ja) Mos型半導体装置の製造方法
JP2002252343A (ja) 半導体デバイス及びその製造方法
JPH0460341B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981027

LAPS Cancellation because of no payment of annual fees