JP2020514529A - Ｃｖｄによる共形密封膜堆積 - Google Patents

Ｃｖｄによる共形密封膜堆積 Download PDF

Info

Publication number
JP2020514529A
JP2020514529A JP2019532933A JP2019532933A JP2020514529A JP 2020514529 A JP2020514529 A JP 2020514529A JP 2019532933 A JP2019532933 A JP 2019532933A JP 2019532933 A JP2019532933 A JP 2019532933A JP 2020514529 A JP2020514529 A JP 2020514529A
Authority
JP
Japan
Prior art keywords
electrode
substrate
temperature
processing chamber
tuning circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019532933A
Other languages
English (en)
Other versions
JP2020514529A5 (ja
Inventor
プラミット マンナ，
プラミット マンナ，
ルイ チェン，
ルイ チェン，
アブヒジット バス マリック，
アブヒジット バス マリック，
シーシー チアン，
シーシー チアン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020514529A publication Critical patent/JP2020514529A/ja
Publication of JP2020514529A5 publication Critical patent/JP2020514529A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

共形密封窒化ケイ素膜を形成するための方法。当該方法は、ポリシランガスを伴う熱化学気相堆積を使用して、超共形アモルファスシリコン膜を基板上に堆積し、次いで、膜を、アンモニア又は窒素プラズマで処理し、アモルファスシリコン膜を共形密封窒化ケイ素に変換することを含む。幾つかの実施形態では、アモルファスシリコン堆積及びプラズマ処理は、同一の処理チャンバ内で実施される。幾つかの実施形態では、アモルファスシリコン堆積及びプラズマ処理は、所望の窒化ケイ素膜の厚さが達成されるまで繰り返される。【選択図】図３

Description

［０００１］本開示の実施形態は、概して、半導体デバイスの製造において使用される方法に関し、具体的には、基板処理チャンバ内で熱化学気相堆積（ＣＶＤ）及びプラズマ処理を使用して、超共形密封窒化ケイ素膜を形成する方法に関する。
［０００２］窒化ケイ素膜は、半導体デバイスにおいて誘電材料（例えば、様々な種類の材料層の間の、金属レベルとバリア層との間の絶縁体層）として使用され、複数レベル相互接続、ハードマスク、パッシベーション層、スペーサ材料、トランジスタゲート電極構造体、反射防止コーティング材料、不揮発性メモリ、及びその他の用途において、酸化又は原子拡散を防ぐ。密封窒化ケイ素膜は、アモルファスシリコン層などの下層の高温アニーリングの間、下層の酸化を防ぐための保護コーティングとして使用され得る。４００℃を越える温度でクロロシラン及びアンモニア前駆体を使用する原子層堆積は、窒化ケイ素膜を堆積するために使用される一方法である。しかしながら、この前駆体の組み合わせは、反応して、塩酸及び／又は塩化アンモニウム副生成物を生成する。これらの副生成物は、基板上に以前形成された材料層に対して腐食作用をもつので、望ましくない。
［０００３］基板上、例えば、基板上に以前形成された膜層上にケイ素層を形成し、次いで、そのプラズマ窒化によって、ケイ素層を窒化ケイ素層に変換するように、熱ＣＶＤ処理によって窒化ケイ素膜を形成するために、バッチリアクタが使用されてきた。しかしながら、基板に達する前駆体の堆積が不均一な分配になることは、バッチ処理に付きものであるが、これにより、堆積されたケイ素層の厚さが結果的に不均一になることが多い。さらに、不均一なプラズマ分配により、ケイ素層の全長にわたって、不均一な窒化深さが堆積されたケイ素層内に生じる結果となり得る。不均一なケイ素の厚さと不均一な窒化深さとの組み合わせにより、堆積されたケイ素層を通して、且つある領域では基板の中へ、望ましくない窒素拡散がもたらされ、他の領域では、ケイ素層の不完全な窒化がもたらされることが多い。堆積されたケイ素層にわたる、且つ、下層の材料の中への望ましくない窒素拡散は、誘電体としての窒化ケイ素膜の効果性を低下させ、下層の材料の特性を変化させ得る。
［０００４］したがって、当該技術分野では、塩酸又は塩化アンモニウム副生成物を生成せずに、低い堆積温度で、超共形密封窒化ケイ素及び窒化ケイ素のような膜を形成し、且つ、極めて均一な組成及び厚さを形成する方法が必要とされている。
［０００５］本開示の実施形態は、概して、半導体デバイスの製造において使用される方法に関し、具体的には、基板処理チャンバ内で熱化学気相堆積（ＣＶＤ）及びプラズマ処理を使用して、超共形密封窒化ケイ素膜を形成する方法に関する。
［０００６］一実施形態では、膜層を形成する方法が提供される。当該方法は、基板処理チャンバの内部で基板を基板温度まで加熱することと、ケイ素前駆体ガスを基板処理チャンバの中に流すことと、アモルファスシリコンの層を基板上に堆積することと、窒素前駆体ガスを基板処理チャンバの中に流すことと、基板処理チャンバの内部で窒素前駆体ガスを用いてプラズマを形成することと、堆積されたアモルファスシリコン層をプラズマに曝露して、堆積されたアモルファスシリコン層の少なくとも一部を窒化ケイ素層に変換することとを含む。
［０００７］別の実施形態では、膜層を形成する方法が提供される。当該方法は、基板処理チャンバの内部で、基板支持体上に配置された基板を約５００℃未満の温度まで加熱することを含む。当該方法は、ケイ素前駆体ガスを基板処理チャンバの中に流すことをさらに含む。当該方法は、アモルファスシリコンの層を基板上に堆積することをさらに含む。当該方法は、Ｎ２、ＮＨ３、Ｈ２Ｎ２、又はこれらの組み合わせを含む窒素前駆体ガスを基板処理チャンバの中に流すことと、基板処理チャンバの内部で窒素前駆体ガスのプラズマを形成することとをさらに含む。当該方法は、基板支持体に連結された第１の電極をバイアスさせることであって、第１の電極が、第１の共振同調回路に連結されている、第１の電極をバイアスさせることと、第１の共振同調回路のインピーダンスを動的に調節し、第１の電極を通る電流の流れを制御することであって、電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間の設定点に維持される、第１の電極を通る電流の流れを制御することをさらに含む。当該方法は、堆積されたアモルファスシリコン層を窒化して、堆積されたアモルファスシリコン層を窒化ケイ素層に変換することをさらに含む。
［０００８］別の実施形態では、膜層を形成する方法が提供される。当該方法は、基板を約５００℃未満の基板温度まで加熱することと、ケイ素前駆体ガスを基板処理チャンバの中に流すことと、約５Åと約３０Åとの間のアモルファスシリコンの膜を基板上に堆積することとを含む。当該方法は、Ｎ２、ＮＨ３、Ｈ２Ｎ２、又はこれらの組み合わせを含む窒素前駆体ガスを基板処理チャンバの中に流すことと、窒素前駆体ガスを用いてプラズマを形成することであって、プラズマが、処理チャンバの内部で形成される、プラズマを形成することとをさらに含む。当該方法は、基板支持体に連結された第１の電極をバイアスさせることであって、第１の電極が、第１の共振同調回路に連結されている、第１の電極をバイアスさせることと、第１の共振同調回路のインピーダンスを動的に調節し、第１の電極を通る電流の流れを制御することであって、電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間の設定点に維持される、第１の電極を通る電流の流れを制御することとをさらに含む。当該方法は、チャンバの側壁に連結された第２の電極をバイアスさせることであって、第２の電極が、第２の共振同調回路に連結されている、第２の電極をバイアスさせることと、第２の共振同調回路のインピーダンスを動的に調節し、第２の電極を通る電流の流れを制御することであって、電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間の設定点に維持される、第２の電極を通る電流の流れを制御することとをさらに含む。当該方法は、堆積されたアモルファスシリコン膜を密封化学量論的窒化ケイ素膜に変換することをさらに含む。
［０００９］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、添付の図面はこの開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに留意されたい。
本明細書に記載された方法を実施するために使用され得る、処理チャンバの一実施形態の概略断面図である。 本明細書に記載された方法を実施するために使用され得る、基板支持体の一実施形態の概略断面図である。 一実施態様に係る、窒化ケイ素膜を堆積するための方法のフロー図である。
［００１３］本開示の実施形態は、概して、半導体デバイスの製造において使用される方法に関し、具体的には、基板処理チャンバ内で熱化学気相堆積（ＣＶＤ）及びプラズマ処理を使用して、超共形密封窒化ケイ素膜（ｕｌｔｒａ−ｃｏｎｆｏｒｍａｌ ｈｅｒｍｅｔｉｃ ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ｆｉｌｍｓ）を形成する方法に関する。
［００１４］ここでは、アモルファスシリコンが堆積するために、熱ＣＶＤを使用して、極めて均一な窒化ケイ素膜層が基板上に形成され、その後、プラズマ窒化が続く。膜層組成の均一性、及び厚さは、ガス流の均一性、処理チャンバの表面の温度の均一性、基板にわたる温度プロファイル、基板表面にわたる様々な位置のプラズマ密度プロファイルを制御することによって達成される。幾つかの実施形態では、基板にわたる温度プロファイルを調節して、基板表面にわたって所望のケイ素堆積速度プロファイルを達成する。幾つかの実施形態では、プラズマ密度プロファイル及び温度プロファイルを共に調節して、基板表面にわたって堆積されたケイ素膜内に均一な窒化深さ（ｎｉｔｒｉｄａｔｉｏｎ ｄｅｐｔｈ）を達成する。幾つかの実施形態では、チャンバ表面の温度均一性を調節して、チャンバ表面上の前駆体堆積を制御し且つ／又は最小限にする。
［００１５］本明細書で提供される方法は、概して、ポリシランガスを伴う熱ＣＶＤを使用して、超共形アモルファスシリコン膜（ｕｌｔｒａ−ｃｏｎｆｏｒｍａｌ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｆｉｌｍ）を基板の表面上に堆積し、次いで、膜を、窒素前駆体ガスから形成されたプラズマで処理し、堆積されたアモルファスシリコン膜を窒化ケイ素膜に変換することを含む。典型的には、アモルファスシリコン堆積及びプラズマ処理は、カルフォルニア州サンタクララに位置するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＰｒｏｄｕｃｅｒ又はＰｒｅｃｉｓｉｏｎプラットフォームに取り付けられた処理チャンバなどの同一の処理チャンバ内で行われる。ここでは、処理チャンバは、基板を一つずつ処理するように構成されている。
［００１６］図１は、本明細書に記載された方法を実施するために使用され得る、処理チャンバ１００の一実施形態の概略断面図である。記載された実施形態では、処理チャンバ１００は、一度に単一の基板を処理するように構成されている。処理チャンバ１００は、チャンバ本体１０２、チャンバ本体１０２の内部に配置された基板支持体１０４、及びチャンバ本体１０２に連結され、基板支持体１０４を処理空間１２０内に閉じ込めるリッドアセンブリ１０６を特徴とする。基板１１５は、チャンバ本体１０２の側壁における開口１２６を通して、処理空間１２０の中にロードされる。処理空間１２０は、ドア又はバルブ（図示せず）を用いて、基板処理の間に従来方式で密封される。
［００１７］第１の電極１０８は、チャンバ本体１０２上に配置され、チャンバ本体１０２をリッドアセンブリ１０６の他の構成要素から分離する。ここでは、第１の電極１０８は、リッドアセンブリ１０６の一部である。代替的には、第１の電極１０８は、別個の側壁電極であり、チャンバ本体１０２の内部に取り付けられ、チャンバ本体１０２から電気的に絶縁している。ここでは、第１の電極１０８は、環状の、すなわち、リング状の部材であり、例えば、リング電極である。幾つかの実施形態では、第１の電極１０８は、処理空間１２０の周囲で連続導電ループを形成する。他の実施形態では、第１の電極１０８は、所望の選択位置において不連続である。幾つかの実施形態では、第１の電極１０８は、穿孔されたリングやメッシュ電極などの穿孔された電極である。他の実施形態では、第１の電極１０８は、プレート電極であり、例えば、２次ガス分配器としても構成される。
［００１８］アイソレータ１１０は、セラミックや金属酸化物（例えば、酸化アルミニウム及び／若しくは窒化アルミニウム）といった誘電材料から形成されるが、アイソレータ１１０は、第１の電極１０８に接触して、第１の電極１０８を、上に被さるガス分配器１１２から、及びチャンバ本体１０２から電気的且つ熱的に分離する。
［００１９］ガス分配器１１２は、処理空間１２０内への処理ガスの流入を許容する開口群１１８を特徴とする。ここでは、ガス分配器１１２は、電力源１４２（例えば、ＲＦ発生器）に連結される。ＤＣ電力、パルスＤＣ電力、及びパルスＲＦ電力のうちの少なくとも１つがさらに使用されてもよい。ここでは、ガス分配器１１２は、導電性ガス分配器である。他の実施形態では、ガス分配器１１２は、非導電性ガス分配器であり、電力を印加する必要はない。幾つかの他の実施形態では、ガス分配器１１２は、導電性構成要素及び非導電性構成要素の両方から作られている。例えば、ガス分配器１１２の本体は導電性であるが、ガス分配器１１２の面プレートは非導電性である。さらに、図１に示すように、チャンバのガス分配器１１２は、電力供給されるか、又は、代替的に、エネルギー源を供給し、処理チャンバ１００内でプラズマを衝突させ且つ維持するために、別のチャンバ構成要素が電力供給された場合、ガス分配器１１２は接地に接続される。
［００２０］第１の電極１０８は、電気接地と第１の電極１０８との間に位置する第１の同調回路１２８に連結される。第１の同調回路１２８は、第１の電子センサ１３０、及び第１の電子コントローラ１３４を備えている。第１の電子コントローラ１３４は、ここでは、可変コンデンサである。ここでは、第１の同調回路１２８は、１つ又は複数の第１の同調回路インダクタ１３２Ａ及び１３２Ｂを備えたＬＬＣ回路である。さらに、第１の同調回路１２８は、処理中に処理空間１２０内に存在するプラズマ条件の下で、可変の又は制御可能なインピーダンスを特徴とする任意の回路であってもよい。図１の実施形態では、第１の同調回路１２８は、第１の同調回路第２のインダクタ１３２Ｂと直列の第１の電子コントローラ１３４と並列の第１の同調回路第１のインダクタ１３２Ａを特徴とする。第１の電子センサ１３０は、ここでは、電圧センサ又は電流センサであり、第１の電子コントローラ１３４に連結されて、処理空間１２０の内部のプラズマ条件をある程度閉ループ制御することを許容する。
［００２１］第２の電極１２２は、基板支持体１０４に連結されている。第２の電極１２２は、基板支持体１０４内に組み組まれるか、又は、基板支持体１０４の表面に連結される。第２の電極１２２は、プレート、穿孔されたプレート、メッシュ、ワイヤスクリーン、又は他の任意の分散構成物であってもよい。第２の電極１２２は、同調電極であり、基板支持体１０４のシャフト１４４内に配置されたコンジット１４６（例えば、選択された抵抗（５０Ωなど）を有するケーブル）によって、第２の同調回路１０３に連結される。第２の同調回路１０３は、第２の電子センサ１３８、及び第２の電子コントローラ１４０を含む。第２の電子コントローラ１４０は、幾つかの実施形態では、第２の可変コンデンサである。本実施形態では、第２の同調回路１０３は、第２の電子コントローラ１４０と直列の第１のインダクタ１０５、及び第２の電子コントローラ１４０と並列の第２のインダクタ１０７を含む。典型的には、第２の同調回路１０３の特徴は、プラズマの特徴と関連して有用なインピーダンス範囲が生じることになる可変コンデンサの選択により、且つ、利用可能なインピーダンス範囲を修正するためのインダクタの選択により、調節される。ここでは、第２の電子センサ１３８は、電圧センサ又は電流センサのうちの１つであり、第２の電子コントローラ１４０に連結されて、処理空間１２０内のプラズマ条件に対してさらなる制御を行う。
［００２２］第３の電極１２４は、バイアス電極又は静電チャッキング電極のうちの少なくとも１つとして機能し、基板支持体１０４の上又はその中に存在する。第３の電極は、フィルタ１４８を通して、第２の電力源１５０に連結される。ここでは、フィルタ１４８は、インピーダンス整合回路である。第２の電力源１５０は、ＤＣ電力、パルスＤＣ電力、ＲＦ電力、パルスＲＦ電力、又はこれらの組み合わせである。
［００２３］電子コントローラ１３４及び１４０、並びに処理チャンバ１００に連結された電子センサ１３０及び１３８は、処理空間１２０内のプラズマ条件のリアルタイム制御を可能にする。基板１１５は、基板支持体１０４上に配置され、処理ガスは、任意の所望のフロー計画に従って、入口１１４を使用して、リッドアセンブリ１０６を通して流れる。ガスは、出口１５２を通して処理チャンバ１００から排出される。電力がガス分配器１１２に連結され、処理空間１２０内にプラズマが確立される。一実施形態では、第３の電極１２４に荷電して、基板支持体１０４及び／又は基板１１５上に負バイアスを発生させることによって、基板１１５が電気バイアスに曝される。
［００２４］処理空間１２０内のプラズマを励起すると、プラズマと第１の電極１０８との間に第１の電位差が確立される。プラズマと第２の電極１２２との間に第２の電位差が確立される。電子コントローラ１３４及び１４０は、２つの同調回路１２８及び１０３によって表される接地経路のインピーダンスを調節するために使用される。第１の同調回路１２８及び第２の同調回路１０３に設定点が与えられ、基板上への層の堆積速度と、基板の中心から端部にかけてのプラズマ密度の均一性との独立制御がもたらされる。電子コントローラ１３４及び１４０が両方とも可変コンデンサである実施形態では、堆積速度を個別に最大化し、厚さの不均一を最小限にするために、電子センサ１３０及び１３８が、コントローラによって使用されて、可変コンデンサを調節するための値が検出される。
［００２５］同調回路１２８及び１０３はそれぞれ、対応する電子コントローラ１３４及び１４０を使用して調整される可変インピーダンスを有する。電子コントローラ１３４及び１４０が可変コンデンサである場合、可変コンデンサの各々の容量範囲、及び第１の同調回路インダクタ１３２Ａ及び１３２Ｂのインダクタンスは、プラズマの周波数特性及び電圧特性に応じて、各可変コンデンサの容量範囲が最小になるインピーダンス範囲を実現するように選択される。したがって、第１の電子コントローラ１３４の容量が、最小又は最大である場合、第１の同調回路１２８のインピーダンスは高く、結果的に、基板支持体１０４の上に最小限の面積カバレッジ（ａｒｅａｌ ｃｏｖｅｒａｇｅ）を有するプラズマが生じる。第１の電子コントローラ１３４の容量が第１の同調回路１２８のインピーダンスを最小化する値に達すると、プラズマの面積カバレッジは、最大まで成長し、基板支持体１０４の作業領域全体を効果的にカバーする。第１の電子コントローラ１３４の容量が、最小インピーダンス設定から逸れるにつれて、プラズマは、チャンバ壁から縮小し、基板支持体１０４上の基板１１５の上のプラズマの面積カバレッジが減少する。第２の電子コントローラ１４０も同様の効果を有し、第２の電子コントローラ１４０の容量が変化するにつれて、基板支持体１０４上の基板１１５の上のプラズマの面積カバレッジが増減する。
［００２６］電子センサ１３０及び１３８は、閉ループ態様で対応する同調回路１２８及び１０３を同調するように使用される。使用されるセンサの種類に応じて、電流又は電圧のための設定点は各センサに取り付けられており、センサには、各々対応する電子コントローラ１３４及び１４０に対する調節を判断して設定点からの偏向を最小限にする制御ソフトウェアが設けられる。このようにすれば、プラズマのカバレッジが、処理中に選択されて、動的に制御される。以上の説明は、可変コンデンサである電子コントローラ１３４及び１４０の使用に基づいているが、調整回路１２８及び１０３に調整可能インピーダンスを与えるためには、プラズマの面積カバレッジを変更可能な調節的特徴を有する任意の電子構成要素を使用してもよいことに留意すべきである。
［００２７］図２は、処理チャンバ１００において使用するための基板支持体２０２の別の実施形態の概略断面図である。基板支持体２０２は、基板支持体１０４（図１に示す）の代わりに使用されてもよく、又は、基板支持体２０２の特徴が基板支持体１０４の特徴と組み合わされてもよい。基板支持体２０２上に配置された基板の表面温度プロファイルを制御するために、基板支持体２０２は、本明細書に開示された方法と共に使用されるマルチゾーンヒータを特徴とする。典型的には、基板支持体２０２は、組み込み型熱電対２０４、並びに第１の加熱要素２１４及び第２の加熱要素２１６などの２つ以上の組み込み型加熱要素を有する。
［００２８］幾つかの実施形態では、熱電対２０４は、第１の材料の第１の長手方向片２０６、及び第２の材料の第２の長手方向片２０８を含む。第１の材料及び第２の材料は、典型的に、小さな温度変動に対応する電圧信号を生成するのに十分なゼーベック係数（Ｓｅｅｂｅｃｋ ｃｏｅｆｆｉｃｉｅｎｔｓ）、及び熱電対２０４又は基板支持体２０２のいずれも温度サイクル中の熱応力に破損されないように、基板支持体材料の熱膨張係数に近い熱膨張係数において差を有する。
［００２９］第１の長手方向片２０６及び第２の長手方向片２０８は、バー、ストリップ、又は両方とも基板支持体２０２の中心から基板支持体２０２の外側加熱区域まで径方向に延在し得る任意の他の実施可能な構成として構成されており、さらに、両端に十分な表面積があり、それらの間に確実な電気接続が形成されることを可能にする。長手方向片２０６及び２０８の接合端２１０では、長手方向片２０６及び２０８が溶接されるか、又はさもなければ、導電性フィラー材料を使用して接続される。
［００３０］図２に示す長手方向片２０６及び２０８は、重なり合うように配置されているが、他の実施形態では、長手方向片２０６及び２０８は、同一面で並んで、且つ基板支持体２０２内の同じ垂直位置において離間され得ることに留意されたい。コネクタ（例えば、導電性ワイヤ）は、図示されていないが、長手方向片２０６及び２０８に連結される。デュアルゾーン支持体については、コネクタ接続点は、内側ゾーンの温度を測定するために使用され且つ基板支持体２０２の中心に配置された従来の熱電対２２６に近くにある。
［００３１］デュアルゾーン支持のために、コネクタ接続点は、従来の熱電対２２６に近くにある。熱電対２２６は、内側ゾーンの温度の測定に使用され、基板支持体２０２の中心に配置される。接続点の温度が内側ゾーンの温度と同一であることを想定して、接合端２１０位置の温度を計算することができる。
［００３２］シャフト２２２は、基板支持体２０２の下面２２８の中心に連結される。シャフト２２２は、長手方向片２０６及び２０８へのコネクタ、従来の熱電対２２６へのコネクタ、及び加熱要素２１４及び２１６へのコネクタを収容する。
［００３３］熱電対２２６及び２０４、並びに加熱要素２１４及び２１６からのコネクタは、プロセッサ及び適切な回路を含むコントローラ２３２に連結される。コントローラ２３２は、熱電対２２６及び２０４からの信号を受信且つ記録し、電流を加熱要素２１４及び２１６に印加するように適合されている。幾つかの実施形態では、マルチゾーン支持体２００は、処理チャンバ１００内に配置され、図１を参照して以上で説明されるように、バイアス電極及び同調電極を含む。
［００３４］図３は、一実施態様に係る、窒化ケイ素膜を堆積するための方法３００を略述するフロー図である。方法３００の作業３０２では、ＣＶＤ基板処理チャンバ内で基板支持体上に配置された基板は、平均基板温度まで加熱される。ここでは、基板温度は、望ましくは、約５００℃未満などの、約３００℃から約７００℃の間、例えば、約４００℃に維持される。幾つかの実施形態では、例えば、ゾーンヒータを用いて、基板の種々の部分を、種々の加熱速度で且つ／又は種々の温度に加熱することにより、基板全面にわたって温度プロファイルが確立される。幾つかの実施形態では、２ゾーンヒータが使用され、ゾーン間の温度オフセットは、約＋／−５０℃である。基板の表面上でより均一な温度を維持するために、種々の温度を有する種々の温度ゾーンが使用され得る。
［００３５］幾つかの実施形態では、面プレートの温度が選択されて、制御される。ここでは、面プレートは、チャンバリッドの表面であり、例えば、ここで、ガス分配器１１２が使用され、その内表面は、処理環境に曝露され、基板支持体に面する。面プレート温度を制御することにより、面プレートの近くのチャンバの部分の処理領域の熱の均一性が促進され、ケイ素前駆体ガスが、面プレート（ガス分配器１１２）から排出されて、処理領域内に入る際に、ケイ素前駆体ガスの熱均一性が改善される。一実施形態では、面プレートの温度は、面プレートに加熱要素を熱的に連結することによって制御される。これは、加熱要素と面プレートとの間の直接的接触によって達成されるか、又は別の部材を通して熱伝導によって達成され得る。幾つかの実施形態では、面プレートの温度は、望ましくは、約１００℃と約３００℃との間の選択された設定点に維持される。
［００３６］方法３００の作業３０４では、ケイ素前駆体ガスが、温度制御された面プレート（ガス分配器１１２）を通して、チャンバ内に流入する。ここでは、ケイ素前駆体ガスは、ジシラン、トリシラン、テトラシラン、又はこれらの組み合わせなどのハロゲンフリーポリシランガス（ｈａｌｏｇｅｎ ｆｒｅｅ ｐｏｌｙｓｉｌａｎｅ ｇａｓ）である。ポリシランガスは、基板上に形成されているデバイスの熱収支に基づいて選択されており、テトラシランは、トリシランの熱分解温度より低い熱分解温度を有し、それにより、ジシランより低い熱分解温度を有する。加熱された基板は、ケイ素前駆体ガスに曝され、超共形アモルファスシリコン膜の層がその上に堆積される。超共形条件を達成するために、アモルファスシリコン膜の共形性及びパターンローディングは、前駆体ガスの流量、処理圧力、基板と上方の電極との間の間隔、及び処理温度を調節することによって制御される。典型的には、前駆体ガスは、３００ｍｍ基板用のサイズのチャンバでは、約２０ｓｃｃｍから約１０００ｓｃｃｍの間の設定点流量で供給され、その他の基板用のサイズのチャンバには、適切な範囲が適用され得る。チャンバ動作圧力は、約５Ｔｏｒｒから約６００Ｔｏｒｒの間に設定される。面プレートと基板との間の間隔は、約２００ミル（千分の１インチ）と２０００ミルとの間の間隔に設定される。
［００３７］方法３００の作業３０６では、アモルファスシリコン層が基板上に堆積される。ここでは、アモルファスシリコン層は、約５Åから３０Å（約２０Åなど）の厚さである。前駆体ガスの流量、処理圧力、基板と上方の電極との間の間隔、及び処理温度を適切に調節することによって、堆積されたケイ素層は、約２％未満の所望の厚さ均一性を有する。幾つかの実施形態では、結果として堆積されるケイ素層の厚さは、わずか２％で平均値から変動する。別の実施形態では、堆積されるケイ素層の厚さの標準的な偏差は、約２％を越えない。堆積されるケイ素層の均一な厚さにより、基板内への窒素拡散を避けながら、堆積されるケイ素層の、完全な又はほぼ完全な窒化を全深さまで可能にする。
［００３８］方法３００の作業３０８では、Ｎ２、ＮＨ３、若しくはＨ２Ｎ２などの窒素前駆体ガス、これらの置換された変形体、又はこれらの組み合わせが、約２０ｓｃｃｍから約１０００ｓｃｃｍの間の固定流量でチャンバに供給される。
［００３９］方法３００の作業３１０では、チャンバ内でプラズマが窒素前駆体ガスから形成される。プラズマは、電源を窒素前駆体ガスに静電結合又は誘導結合することよって形成され、ＲＦ電力を前駆体ガス又はガス混合物内に結合させることによって励起される。ここでは、ＲＦ電力は、二重周波数ＲＦ電力であり、高周波成分及び低周波成分を有する。ＲＦ電力は、約１００Ｗから約２０００Ｗの間の電力レベルで印加される。ＲＦ電力周波数設定点は、約３５０ｋＨｚから約６０ＭＨｚの間である。ＲＦ電力周波数は、例えば、約１３．５６Ｍｈｚの周波数における、すべての高周波数ＲＦ電力であってもよく、又は、高周波数電力と低周波数電力との混合、例えば、約３００ｋＨｚにおける追加の周波数成分であってもよい。
［００４０］幾つかの実施形態では、基板全面にわたる窒化深さの均一性は、プラズマ密度プロファイルを調節することによって向上する。プラズマ密度プロファイルは、チャンバの側壁に連結された第１の電極、及び／又は基板支持体に連結された第２の電極をバイアスさせることによって調節される。各電極は、典型的に、電極を流通するために所望の電流に必要なインピーダンスを与えるように制御される。共振同調回路は、典型的に、各電極及び接地に連結されており、共振同調回路用の構成要素が、少なくとも１つの可変的な構成要素を伴って選択され、それにより、インピーダンスが動的に調節されて、所望の電流の流れが維持され得る。各電極を通る電流の流れは、望ましくは、約０ａｍｐ（Ａ）と約３０Ａの間、又は、約１Ａと約３０Ａとの間の設定点で維持される。
［００４１］別の実施形態では、バイアス電極及び／又は静電チャッキング電極である第３の電極は、基板支持体に連結される。第３の電極は、フィルタ１４８を通して、第２の電力源に連結される。ここでは、フィルタ１４８は、インピーダンス整合回路である。第２の電力源は、ＤＣ電力、パルスＤＣ電力、ＲＦ電力、パルスＲＦ電力、又はこれらの組み合わせである。
［００４２］別の実施形態では、基板全面にわたる窒化深さの均一性は、プラズマに曝されたチャンバ表面の温度を制御することによってさらに向上する。チャンバ表面の熱的浮揚が許容されると、無制限に、プラズマ密度及び前駆体反応性に影響を与える熱点と冷点が発達し得る。上述のように、ガス分配器１１２の面プレートは、面プレートの一部を通してコンジット内に配置された又は面プレートと直接接触又は熱接触する、抵抗加熱器又は熱流体を使用して、加熱される。コンジットは、面プレートのガス流機能を乱すことを避けるために、面プレートの端部を通して配置される。面プレートの端部を加熱することは、面プレート端部がチャンバ内のヒートシンクになる傾向を低減するのに有用である。
［００４３］チャンバ壁は、同様の効果をもつように加熱されてもよく、又は、代替的に加熱されてもよい。プラズマに曝されたチャンバ表面を加熱することにより、チャンバ表面上の堆積若しくは凝結、又は、チャンバ表面からの逆昇華が最小限となり、それにより、チャンバの洗浄頻度が減り、且つチャンバの洗浄毎の処理サイクルの平均数が増大する。さらに、より高い温度の表面によって、密な堆積が促進され、これにより、表面から基板上に落ちる粒子が生成されにくくなる。抵抗加熱器及び／又は熱流体を有する熱制御コンジットがチャンバ壁を通るように配置されてもよく、それにより、チャンバ壁の熱制御が達成される。
［００４４］方法３００の作業３１２では、堆積されたアモルファスシリコン膜が窒素プラズマに曝され、堆積されたアモルファスシリコン膜が窒化ケイ素膜に変換される。処理時間は、約３０秒から約３００秒である。より高い電力での又はＲＦ／ＤＣバイアスを使用したより長い時間の処理時間により、アモルファスシリコン膜が化学量論的窒化ケイ素膜に変換される。
［００４５］本明細書に記載された方法は、約５Åから約３０Å（約２０Åなど）の窒化ケイ素膜層を生成するために使用され得る。当該方法は、約１００Åから約１５０Åの膜などの、より厚みのある、多層の窒化ケイ素膜を生成するために、複数回繰り返され得る。アモルファスシリコン膜は、窒化ケイ素への変換にあたって体積膨張を引き起こすことが予期され、この現象は、狭いトレンチをギャップ充填するために潜在的に利用されてもよい。
［００４６］本開示の利点は、窒化ケイ素膜の均一性が高い厚さ及び組成を含み、これは、塩酸又は塩化アンモニウム副生成物を生成せずに形成される。さらに、本明細書に開示された方法は、高温アニーリング処理などから、耐酸化性の密封窒化ケイ素膜を生成する。
［００４７］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及びさらなる実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (15)

  1. 膜層を形成する方法であって、
    基板処理チャンバの内部で基板を基板温度まで加熱することと、
    ケイ素前駆体ガスを前記基板処理チャンバの中に流すことと、
    アモルファスシリコンの層を前記基板上に堆積することと、
    窒素前駆体ガスを前記基板処理チャンバの中に流すことと、
    前記窒素前駆体ガスを用いて、前記基板処理チャンバの内部でプラズマを形成することと、
    堆積された前記アモルファスシリコン層を前記プラズマに曝露して、堆積された前記アモルファスシリコン層の少なくとも一部を窒化ケイ素層に変換することと
    を含む方法。
  2. 前記ケイ素前駆体ガスが、ジシラン、トリシラン、テトラシラン、又はこれらの組み合わせを含む、請求項１に記載の方法。
  3. 前記窒素前駆体ガスが、Ｎ２、ＮＨ３、Ｈ２Ｎ２、又はこれらの組み合わせを含み、前記窒化ケイ素層が、密封化学量論的窒化膜を含む、請求項１に記載の方法。
  4. 前記窒化ケイ素層の厚さが、約５Åと約３０Åとの間である、請求項１に記載の方法。
  5. 前記基板温度が、約３００℃と７００℃との間である、請求項１に記載の方法。
  6. 前記基板を加熱することが、前記基板の第１の部分を第１の温度まで加熱し、前記基板の第２の部分を第２の温度まで加熱することを含み、前記第１の温度と前記第２の温度との間のオフセットが、約＋／−１０℃と約＋／−５０℃との間である、請求項１に記載の方法。
  7. 前記基板に面するプレートを約１００℃と約３００℃との間の温度まで加熱することをさらに含む、請求項１に記載の方法。
  8. 前記ケイ素前駆体ガスが、前記プレートを通して流れる、請求項７に記載の方法。
  9. 前記チャンバの側壁に連結された電極をバイアスさせることをさらに含み、前記電極が、共振同調回路に連結され、前記電極を通る前記電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間に維持される、請求項１に記載の方法。
  10. 基板支持体に連結された第１の電極をバイアスさせることをさらに含み、前記電極が、共振同調回路に連結され、前記電極を通る前記電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間に維持される、請求項１に記載の方法。
  11. 前記共振同調回路のインピーダンスを動的に調節し、前記電流の流れを制御することをさらに含む、請求項９に記載の方法。
  12. 前記共振同調回路のインピーダンスを動的に調節し、前記電流の流れを制御することをさらに含む、請求項１０に記載の方法。
  13. 前記基板支持体に連結された第２の電極をバイアスさせることをさらに含み、前記第２の電極が、インピーダンス整合回路に連結されている、請求項１２に記載の方法。
  14. 膜層を形成する方法であって、
    基板処理チャンバの内部で、基板支持体上に配置された基板を約５００℃未満の温度まで加熱することと、
    ケイ素前駆体ガスを前記基板処理チャンバの中に流すことと、
    アモルファスシリコンの層を前記基板上に堆積することと、
    Ｎ２、ＮＨ３、Ｈ２Ｎ２、又はこれらの組み合わせを含む窒素前駆体ガスを前記基板処理チャンバの中に流すことと、
    前記基板処理チャンバの内部で前記窒素前駆体ガスのプラズマを形成することと、
    前記基板支持体に連結された第１の電極をバイアスさせることであって、前記第１の電極が、第１の共振同調回路に連結されている、第１の電極をバイアスさせることと、
    前記第１の共振同調回路のインピーダンスを動的に調節し、前記第１の電極を通る前記電流の流れを制御することであって、前記電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間の設定点に維持される、前記第１の電極を通る前記電流の流れを制御することと、
    堆積された前記アモルファスシリコン層を窒化して、堆積された前記アモルファスシリコン層を窒化ケイ素層に変換することと、
    前記基板処理チャンバの側壁に連結された第２の電極をバイアスさせることであって、前記第２の電極が、第２の共振同調回路に連結されている、第２の電極をバイアスさせることと、
    前記第２の共振同調回路のインピーダンスを動的に調節し、前記第２の電極を通る前記電流の流れを制御することであって、前記電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間の設定点に維持される、前記第２の電極を通る前記電流の流れを制御することと
    を含む方法。
  15. 膜層を形成する方法であって、
    基板の第１の部分を第１の温度まで加熱し、前記基板の第２の部分を第２の温度まで加熱することを含む、前記基板を約５００℃未満の温度まで加熱することであって、前記第１の温度と前記第２の温度との間のオフセットが、約＋／−１０℃と約＋／−５０℃との間である、前記基板を約５００℃未満の温度まで加熱すること、
    ケイ素前駆体ガスを基板処理チャンバの中に流すことと、
    約５Åと約３０Åとの間のアモルファスシリコンの膜を前記基板上に堆積することと、
    Ｎ２、ＮＨ３、Ｈ２Ｎ２、又はこれらの組み合わせを含む窒素前駆体ガスを前記基板処理チャンバの中に流すことと、
    前記窒素前駆体ガスを用いてプラズマを形成することであって、前記プラズマが、前記処理チャンバの内部で形成される、プラズマを形成することと、
    前記基板支持体に連結された第１の電極をバイアスさせることであって、前記第１の電極が、第１の共振同調回路に連結されている、第１の電極をバイアスさせることと、
    前記第１の共振同調回路のインピーダンスを動的に調節し、前記第１の電極を通る前記電流の流れを制御することであって、前記電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間の設定点に維持される、前記第１の電極を通る前記電流の流れを制御することと、
    前記チャンバの側壁に連結された第２の電極をバイアスさせることであって、前記第２の電極が、第２の共振同調回路に連結されている、第２の電極をバイアスさせることと、
    前記第２の共振同調回路のインピーダンスを動的に調節し、前記第２の電極を通る前記電流の流れを制御することであって、前記電流の流れが、望ましくは、約１ａｍｐと３０ａｍｐとの間の設定点に維持される、前記第２の電極を通る前記電流の流れを制御することと、
    堆積された前記アモルファスシリコン膜を密封化学量論的窒化ケイ素膜に変換することと
    を含む方法。
JP2019532933A 2016-12-21 2017-12-20 Ｃｖｄによる共形密封膜堆積 Pending JP2020514529A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662437487P 2016-12-21 2016-12-21
US62/437,487 2016-12-21
US201762485689P 2017-04-14 2017-04-14
US62/485,689 2017-04-14
PCT/US2017/067682 WO2018119121A1 (en) 2016-12-21 2017-12-20 Conformal hermetic film deposition by cvd

Publications (2)

Publication Number Publication Date
JP2020514529A true JP2020514529A (ja) 2020-05-21
JP2020514529A5 JP2020514529A5 (ja) 2021-02-04

Family

ID=62627178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532933A Pending JP2020514529A (ja) 2016-12-21 2017-12-20 Ｃｖｄによる共形密封膜堆積

Country Status (5)

Country Link
US (1) US20210210339A1 (ja)
JP (1) JP2020514529A (ja)
KR (1) KR20190090047A (ja)
CN (1) CN110114853A (ja)
WO (1) WO2018119121A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538696B2 (en) * 2019-10-25 2022-12-27 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor processing apparatus and sealing device
US20240145235A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Sin gap fill via nucleation inhibition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059872A (ja) * 2005-07-25 2007-03-08 Toshiba Corp 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法
JP2008311460A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2010500760A (ja) * 2006-08-08 2010-01-07 アプライド マテリアルズ インコーポレイテッド 基板支持体の加熱及び冷却
JP2010062239A (ja) * 2008-09-02 2010-03-18 Toshiba Corp 半導体装置およびその製造方法
JP2016503578A (ja) * 2012-10-26 2016-02-04 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ化学気相堆積（ｐｅｃｖｄ）の装置及びプロセス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8226769B2 (en) * 2006-04-27 2012-07-24 Applied Materials, Inc. Substrate support with electrostatic chuck having dual temperature zones
US8586487B2 (en) * 2012-01-18 2013-11-19 Applied Materials, Inc. Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films
CN104685608A (zh) * 2012-09-26 2015-06-03 应用材料公司 具有闭环控制的底部和侧边等离子体调节
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US10032608B2 (en) * 2013-03-27 2018-07-24 Applied Materials, Inc. Apparatus and method for tuning electrode impedance for high frequency radio frequency and terminating low frequency radio frequency to ground
US9368370B2 (en) * 2014-03-14 2016-06-14 Applied Materials, Inc. Temperature ramping using gas distribution plate heat
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059872A (ja) * 2005-07-25 2007-03-08 Toshiba Corp 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法
JP2010500760A (ja) * 2006-08-08 2010-01-07 アプライド マテリアルズ インコーポレイテッド 基板支持体の加熱及び冷却
JP2008311460A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2010062239A (ja) * 2008-09-02 2010-03-18 Toshiba Corp 半導体装置およびその製造方法
JP2016503578A (ja) * 2012-10-26 2016-02-04 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ化学気相堆積（ｐｅｃｖｄ）の装置及びプロセス

Also Published As

Publication number Publication date
WO2018119121A1 (en) 2018-06-28
CN110114853A (zh) 2019-08-09
US20210210339A1 (en) 2021-07-08
KR20190090047A (ko) 2019-07-31

Similar Documents

Publication Publication Date Title
KR100428521B1 (ko) ＩＣ 제조에서의 ＰＥＣＶＤ－Ｔｉ 및 ＣＶＤ－ＴｉＮ 막의 단일 챔버 처리 방법
TWI774025B (zh) 增進製程均勻性的方法及系統
CN101231951B (zh) 利用nh3-nf3化学物质的氧化蚀刻
KR100355914B1 (ko) 저온플라즈마를이용한직접회로제조방법
TWI654712B (zh) 用於具有多區加熱之基材支撐件的方法及設備
KR100892789B1 (ko) 성막 처리 방법
TWI674240B (zh) 形成金屬矽化物互連奈米線結構的方法與設備
TWI645485B (zh) 具有封閉迴路控制的底部和側邊電漿調節
KR20210044906A (ko) 내장형 rf 차폐부를 갖는 반도체 기판 지지부들
US20210025058A1 (en) Flowable film curing using h2 plasma
KR20020011126A (ko) 집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
KR102595190B1 (ko) 화학 기상 증착 동안 티타늄 및 티타늄 실리사이드들의 선택성을 향상시키기 위한 방법들 및 장치
US20230203659A1 (en) Pedestal for substrate processing chambers
JP2020514529A (ja) Ｃｖｄによる共形密封膜堆積
KR20150127537A (ko) 기판 처리 장치 및 플라즈마 처리 방법
US20170211185A1 (en) Ceramic showerhead with embedded conductive layers
KR102246244B1 (ko) 전기적 성질 및 ｕｖ 적합성이 향상된 배리어 막
US12016092B2 (en) Gas distribution ceramic heater for deposition chamber
TW202245006A (zh) 在低溫度下含矽膜的電漿增強的沉積
TWI686500B (zh) 矽化物奈米線之層疊與核殼形成
WO2024091601A1 (en) Sin gap fill via nucleation inhibition
US20230377892A1 (en) Methods and apparatus for processing a substrate
US11430654B2 (en) Initiation modulation for plasma deposition
KR20240056613A (ko) 육방정계 붕소 질화물 증착

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220726