TW202245006A - 在低溫度下含矽膜的電漿增強的沉積 - Google Patents

在低溫度下含矽膜的電漿增強的沉積 Download PDF

Info

Publication number
TW202245006A
TW202245006A TW110147182A TW110147182A TW202245006A TW 202245006 A TW202245006 A TW 202245006A TW 110147182 A TW110147182 A TW 110147182A TW 110147182 A TW110147182 A TW 110147182A TW 202245006 A TW202245006 A TW 202245006A
Authority
TW
Taiwan
Prior art keywords
plasma
silicon
deposition method
less
slm
Prior art date
Application number
TW110147182A
Other languages
English (en)
Inventor
艾古特 艾汀
睿 程
卡希克 加納基拉曼
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202245006A publication Critical patent/TW202245006A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

示例性沉積方法可包括使含矽前驅物流動到半導體處理腔室的處理區域中。方法可包括在半導體處理腔室的面板與基座之間的處理區域中點燃電漿。基座可支撐包括圖案化的光阻劑的基板。方法可包括將基板溫度維持在小於或約200℃。方法亦可包括沿著圖案化的光阻劑沉積含矽膜。

Description

在低溫度下含矽膜的電漿增強的沉積
本申請案主張標題為「PLASMA ENHANCED DEPOSITION OF SILICON-CONTAINING FILMS AT LOW TEMPERATURE」的於2020年12月17日提交的美國專利申請案第17/125,349號的權益及優先權，此專利申請案的全部內容藉由引用方式併入本文中。
本技術係關於半導體製程及腔室部件。更具體地，本技術係關於修改的部件及沉積方法。
積體電路可能由在基板表面上產生複雜圖案化的材料層的製程來製成。在基板上產生圖案化的材料需要形成及移除暴露材料的受控方法。例如，在多重圖案化技術中，圖案化的光阻劑可沉積在半導體基板上作為多步製造操作的部分，該操作可包括將圖案化的光阻劑的圖案轉移到後續沉積的層。因此，例如，光阻劑材料的熱穩定性可限制用於沉積圖案化膜的可用製程。以此方式，可包括在光阻劑圖案化與電漿沉積之間的中間圖案轉移製程以形成溫度穩定的圖案化膜。中間製程可包括基板轉移或增加製造的複雜性及時間的其他操作，並且可限制半導體製造的效率及良率。
因此，需要可以用於產生高品質元件及結構的經改進的系統及方法。該等及其他需要由本技術解決。
示例性沉積方法可包括使含矽前驅物流動到半導體處理腔室的處理區域中。方法可包括在半導體處理腔室的面板與基座之間的處理區域中點燃電漿。基座可支撐包括圖案化的光阻劑的基板。方法可包括將基板溫度維持在小於或約200℃。方法亦可包括沿著圖案化的光阻劑沉積含矽膜。
在一些實施例中，方法可包括將半導體處理腔室維持在大於或約0.5 Torr的處理壓力下。圖案化的光阻劑可界定溝槽。圖案化的光阻劑可界定特徵的頂部、側壁、及底部。含矽膜可藉由覆蓋頂部的為側壁上的厚度的至少40%的厚度表徵。含矽膜可藉由側壁上的為底部上的厚度的至少50%的厚度表徵。電漿藉由在大於或約5 kHz的脈衝頻率下操作並且使用小於10%的工作週期的電源點燃。電漿的功率可小於或約300 W。在面板與基座之間的間隔可大於或約400密耳。方法可進一步包括使氫與含矽前驅物一起流動。氫可以大於或約300 sccm的流動速率引入。
本技術的一些實施例可涵蓋沉積方法。示例性方法可包括使含矽前驅物流動到半導體處理腔室的處理區域中。方法可包括在半導體處理腔室的面板與基座之間的處理區域中點燃電漿。基座可支撐包含圖案化的光阻劑的基板。方法可包括將基板溫度維持在小於或約200℃。方法亦可包括沉積非晶矽膜連同圖案化的光阻劑。
本技術的一些實施例可涵蓋沉積方法。示例性方法可包括使含矽前驅物流動到半導體處理腔室的處理區域中。含矽前驅物可包括氧。方法可包括在半導體處理腔室的面板與基座之間的處理區域中點燃電漿。基座可支撐包含圖案化的光阻劑的基板。方法可包括將基板溫度維持在小於或約200℃。方法亦可包括沉積氧化矽膜連同圖案化的光阻劑。
在一些實施例中，流動含矽前驅物可包括使一氧化氮及矽烷以小於或約2:1的體積流量比流動到處理區域中。
此種技術可提供優於習知系統及技術的數個益處。例如，方法及系統可提供在圖案化的光阻劑上設置的電漿沉積的含矽膜，從而呈現改進的覆蓋率及光阻劑材料的有限劣化。以此方式，本技術的實施例的操作可產生改進的CMOS製造製程，諸如多重圖案化，該等製程可促進製造較小半導體特徵。此外，方法及系統可提供改進的製程整合，例如，藉由減少用於製備圖案化的結構的沉積及移除製程的數量來提供。結合下文描述及附圖更詳細描述此等及其他實施例，連同眾多其優點及特徵。
在材料沉積（諸如非晶矽或氧化矽膜的材料沉積）期間，電漿增強的沉積可在噴淋頭或氣體分配器與基板支撐件之間產生區域電漿。諸如電漿功率、工作週期、或脈衝頻率的電漿條件（其可係電漿功率供應器的參數的函數）可導致對基板及基板支撐件進行加熱。在圖案化的光阻劑已經在基板上設置的情況下，並且在圖案化的光阻劑界定凹陷的特徵（諸如溝槽或間隙）的情況下，沉積製程可將光阻劑加熱至超出光阻劑材料開始劣化的溫度。在此種情況下，在電漿條件下的材料沉積可損壞圖案化的光阻劑，從而限制用於製造圖案化的結構的沉積製程的有效性。
習知技術經由引入中間製程以分離圖案化光阻劑與電漿沉積來解決此限制。例如，在自對準的雙重圖案化(self-aligned double patterning; SADP)製程中，若非晶矽直接在光阻劑材料上沉積，則沉積非晶矽作為間隔件遮罩或襯墊可劣化光阻劑圖案。為此目的，光阻劑圖案可轉移到另一層上，該層呈現與光阻劑材料相比較高的熱穩定性。此中間製程可引入額外製程，包括沉積、移除、或平坦化。此外，圖案轉移製程可包括進行將光阻劑材料沉積到第一系統中的半導體基板上、將半導體基板轉移到第二沉積系統中以沉積覆蓋膜、及隨後將半導體基板轉移到第三系統用於電漿處理。本技術可藉由實施改進的沉積方法以直接在圖案化的光阻劑的凹陷特徵內沉積含矽膜來克服此等限制。例如，控制電漿條件、處理參數、及基板溫度可允許沉積覆蓋圖案化的光阻劑層的含矽膜，而光阻劑材料的熱劣化減少。此舉可實現在沒有中間轉移層的情況下在基板上的沉積界定用於多重圖案化製程（諸如SADP）的特徵尺寸的凹陷特徵。
在根據本技術的實施例描述其中可執行電漿處理的腔室的一般態樣之後，可論述具體方法論及部件構造。將理解，由於所描述的技術可用於改進多個膜形成製程，並且可應用於各種處理腔室及操作，本技術不意欲限於所論述的具體膜及處理。
第1圖圖示了根據本技術的一些實施例的示例性處理腔室100的橫截面圖。圖式可示出結合本技術的一或多個態樣、及/或可根據本技術的實施例執行一或多個操作的系統的概述。可在下文進一步描述腔室100或所執行方法的額外細節。腔室100可用於根據本技術的一些實施例形成膜層，但將理解，方法可類似地在其內可發生膜形成的任何腔室中執行。處理腔室100可包括腔室主體102、在腔室主體102內部設置的基板支撐件104、及與腔室主體102耦合並且在處理區域120中封閉基板支撐件104的蓋組件106。可將基板103穿過開口126提供到處理區域120，該開口可習知地被密封用於使用狹縫閥或門的處理。在處理期間，基板103可安置在基板支撐件104的表面105上。如由箭頭145指示，基板支撐件104可係沿著軸147可旋轉的，基板支撐件104的軸件144可位於該軸中。或者，基板支撐件104可提升以在沉積製程期間視需要旋轉。
電漿分佈調變器111可在處理腔室100中設置以控制跨基板支撐件104上設置的基板103的電漿分佈。電漿分佈調變器111可包括可鄰近腔室主體102設置的第一電極108，並且可將腔室主體102與蓋組件106的其他部件分離。第一電極108可係蓋組件106的一部分，或可係分離的側壁電極。第一電極108可係環形或環狀構件，並且可係環電極。第一電極108可係圍繞處理區域120的處理腔室100的圓周周圍的連續迴路，並且若期望則在所選位置處可能係不連續的。第一電極108亦可係多孔電極，諸如多孔環或網狀電極，或可係板電極，諸如，例如，輔助氣體分配器。
一或多個隔離器110a、110b（其可係介電材料諸如陶瓷或金屬氧化物，例如氧化鋁及/或氮化鋁）可接觸第一電極108並且將第一電極108與氣體分配器112及腔室主體102電氣及熱分離。氣體分配器112可界定孔118，用於將處理前驅物分配到處理區域120中。氣體分配器112可與第一電力源142耦合，諸如RF產生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源、或可與處理腔室耦合的任何其他電源。在一些實施例中，第一電力源142可係RF電源。
氣體分配器112可係導電氣體分配器或不導電氣體分配器。氣體分配器112亦可由導電及不導電部件形成。例如，氣體分配器112的主體可係導電的，而氣體分配器112的面板可係不導電的。氣體分配器112可經供電，諸如藉由如第1圖所示的第一電力源142，或在一些實施例中氣體分配器112可與接地耦合。
第一電極108可與第一調諧電路128耦合，第一調諧電路128可控制處理腔室100的接地路徑。第一調諧電路128可包括第一電子感測器130及第一電子控制器134。第一電子控制器134可係或包括可變電容器或其他電路元件。第一調諧電路128可係或包括一或多個電感器132。第一調諧電路128可係在處理期間在處理區域120中存在的電漿條件下實現可變或可控阻抗的任何電路。在所示出的一些實施例中，第一調諧電路128可包括在接地與第一電子感測器130之間並聯耦合的第一電路支路及第二電路支路。第一電路支路可包括第一電感器132A。第二電路支路可包括與第一電子控制器134串聯耦合的第二電感器132B。第二電感器132B可在第一電子控制器134與將第一及第二電路支路兩者連接到第一電子感測器130的節點之間設置。第一電子感測器130可係電壓或電流感測器並且可與第一電子控制器134耦合，第一電子控制器134可提供對處理區域120內部電漿條件的一定程度的閉環控制。
第二電極122可與基板支撐件104耦合。第二電極122可嵌入基板支撐件104內或與基板支撐件104的表面耦合。第二電極122可係板、多孔板、網格、絲網、或導電元件的任何其他分佈佈置。第二電極122可係調諧電極，並且可藉由例如在基板支撐件104的軸件144中設置的電路146與第二調諧電路136耦合，該電路例如具有所選電阻（諸如50 ohms）的電纜。第二調諧電路136可具有第二電子感測器138及第二電子控制器140，第二電子控制器140可係第二可變電容器。第二電子感測器138可係電壓或電流感測器，並且可與第二電子控制器140耦合以提供對處理區域120中的電漿條件的進一步控制。
第三電極124（其可係偏壓電極及/或靜電夾持電極）可與基板支撐件104耦合。第三電極可經由濾波器148與第二電力源150耦合，濾波器148可係阻抗匹配電路。第二電力源150可係DC電力、脈衝DC電力、RF偏壓電力、脈衝RF源或偏壓電力、或此等或其他電源的組合。在一些實施例中，第二電力源150可係RF偏壓電力。
第1圖的蓋組件106及基板支撐件104可與用於電漿或熱處理的任何處理腔室一起使用。在操作中，處理腔室100可提供對處理區域120中的電漿條件的即時控制。基板103可在基板支撐件104上設置，並且根據任何期望的流動計劃，處理氣體可使用入口114流過蓋組件106。氣體可穿過出口152離開處理腔室100。電力可與氣體分配器112耦合以在處理區域120中建立電漿。在一些實施例中，基板可經歷使用第三電極124的電偏壓。
在處理區域120中激勵電漿之後，電位差可在電漿與第一電極108之間建立。電位差亦可在電漿與第二電極122之間建立。電子控制器134、140可隨後用於調節由兩個調諧電路128及136表示的接地路徑的流動性質。設置點可遞送到第一調諧電路128及第二調諧電路136以提供對沉積速率及從中心到邊緣的電漿密度均勻性的獨立控制。在其中電子控制器可均係可變電容器的實施例中，電子感測器可調節可變電容器以獨立地最大化沉積速率及最小化厚度不均勻性。
調諧電路128、136中的每一者可具有可變阻抗，該可變阻抗可使用相應的電子控制器134、140調節。在電子控制器134、140係可變電容器的情況下，可變電容器中的每一者的電容範圍、及第一電感器132A及第二電感器132B的電感可經選擇為提供阻抗範圍。此範圍可取決於電漿的頻率及電壓特性，其等可在每個可變電容器的電容範圍中具有最小值。因此，當第一電子控制器134的電容係處於最小值或最大值時，第一調諧電路128的阻抗可係高的，從而導致在基板支撐件上方具有最小的空中或橫向覆蓋的電漿形狀。當第一電子控制器134的電容接近最小化第一調諧電路128的阻抗的值時，電漿的空中覆蓋可增加到最大值，從而有效地覆蓋基板支撐件104的整個工作區。隨著第一電子控制器134的電容從最小阻抗設置偏離，電漿形狀可從腔室縮小並且基板支撐件的空中覆蓋可下降。第二電子控制器140可具有類似效應，即由於可改變第二電子控制器140的電容，增加及減少在基板支撐件上方的電漿的空中覆蓋。
電子感測器130、138可用於調諧閉環中的相應電路128、136。取決於所使用的感測器的類型，電流或電壓的設置點可在每個感測器中安裝，並且感測器可具備控制軟體，該控制軟體決定對每個相應電子控制器134、140的調節以最小化從設置點的偏離。因此，可在處理期間選擇並且動態地控制電漿形狀。將理解，儘管以上論述係基於電子控制器134、140，該等電子控制器可係可變電容器，具有可調節特性的任何電子部件可用於向調諧電路128及136提供可調節阻抗。
第2圖圖示了根據本技術的一些實施例的沉積方法200中的示例性操作。方法可在包括上文描述的處理腔室100的各種處理腔室中執行。處理腔室100的額外態樣將在下文進一步描述。方法200可包括多個可選操作，該等操作可能或可能不與根據本技術的方法的一些實施例具體地相關聯。例如，描述眾多操作以便提供更廣範疇的結構形成，但該等操作對技術不是關鍵的，或可能藉由會容易瞭解的替代方法來執行。
方法200可包括在開始所列出的操作之前的額外操作。例如，額外處理操作可包括在半導體基板上形成結構，其可包括形成及移除材料。先前的處理操作可在其中可執行方法200的腔室中執行，或在將基板遞送到其中可執行方法200的半導體處理腔室中之前處理可在一或多個其他處理腔室中執行。儘管如此，方法200可視情況包括將半導體基板遞送到半導體處理腔室（諸如上文描述的處理腔室100、或可包括如上文描述的部件的其他腔室）的處理區域。基板可在基板支撐件上沉積，該基板支撐件可係基座，諸如基板支撐件104，並且可擱置在腔室的處理區域中，諸如上文描述的處理區域120。方法200描述了在第3圖中示意性圖示的操作，該等操作的說明將結合方法200的操作描述。將理解，第3圖僅示出部分示意圖，並且處理系統可包括仍可從本技術的態樣獲益的任何大小或構造的如圖中示出的子系統，以及替代子系統。
第3A圖至第3B圖圖示了根據本技術的一些實施例的在沉積方法中的操作期間的示例性處理腔室的示意圖。第3A圖至第3B圖可示出關於腔室100中的部件（諸如基板支撐件104、氣體分配器112、及第一電力源142）的進一步細節。將理解，在一些實施例中，系統300包括先前論述的腔室100的任何特徵或態樣。系統300可用於執行半導體處理操作，包括沉積、移除、及清潔操作。系統300可圖示所論述並且可整合在半導體處理系統中的腔室部件的部分視圖，並且可示出跨可具有任何大小的基座及氣體分配器的中心的視圖。如將由熟習此項技術者容易理解，系統300的任何態樣亦可與其他處理腔室或系統整合。
系統300可包括半導體處理腔室350，該半導體處理腔室包括噴淋頭305，前驅物可穿過該噴淋頭遞送來用於處理，並且該噴淋頭可經構造為在處理區域中形成電漿310。如參考第1圖所描述，將噴淋頭305圖示為至少部分在腔室350內部，並且可理解為與腔室350電氣隔離。以此方式，噴淋頭305可用作直接電漿系統的帶電電極或參考接地電極以將在基座或基板支撐件315上固持的基板暴露於電漿產生的物質。基座315可穿過腔室350的基底延伸。如參考第1圖及第2圖更詳細描述，基板支撐件可包括支撐平台320，該支撐平台可在沉積或移除製程期間固持半導體基板330。除了結合腔室100描述的嵌入式電極之外，支撐平台320亦可包括熱控制系統，該熱控制系統可促進處理操作，包括但不限於沉積、蝕刻、退火、或解吸附。
在一些實施例中，方法200可包括在第2圖中示出的彼等之前的一或多個操作。例如，可實施一或多個沉積製程以在半導體基板330上形成圖案化的光阻劑340。圖案化的光阻劑340可係或包括但不限於在半導體製造中用於微影製程的材料。例如，SADP或其他多重圖案化製程可採用圖案化的光阻劑作為用於形成低於特性尺寸的圖案化的介電質及間隙填充材料的技術，其他技術在該特性尺寸下係低效的。以此方式，半導體基板330可引入已經承載圖案化的光阻劑340的腔室350中。圖案化的光阻劑340可界定一或多個特徵341，諸如凹陷的溝槽或間隙，該等特徵可藉由包括但不限於頂部343、側壁345、及底部347的尺寸表徵。在頂部343及側壁345可藉由單個光阻劑特徵341界定的情況下，底部347可界定為在兩個近端側壁345之間的表面，例如，其中圖案化的光阻劑340包括界定一或多個溝槽的多個升高的特徵341，如在SADP中。
在一些實施例中，光阻劑材料可從適用於藉由圖案化轉移沉積（諸如光微影）的材料的群組中選擇，包括但不限於光聚合、光分解、或光交聯的光阻劑材料。聚合的光阻劑材料可呈現熱敏感性，例如，藉由在高於閾值溫度下劣化、熔化、或昇華。例如，形成圖案化的光阻劑340的材料可在大於或約50℃、大於或約100℃、大於或約150℃、大於或約200℃、大於或約250℃、大於或約300℃、大於或約350℃、大於或約400℃、大於或約450℃、大於或約500℃、或更大的溫度下劣化。以此方式，可提供方法200的操作以藉由在沉積期間將處理溫度維持在約或低於光阻劑材料的特性閾值溫度來促進在圖案化的光阻劑340上沉積含矽膜360，其中光阻劑材料的熱劣化或伴隨的圖案完整性的損失可忽略不計。
於操作205，如第3A圖中示出，方法200可包括將前驅物307引入系統300的處理區域中。引入前驅物307可包括穿過噴淋頭305流動載氣，該噴淋頭可包括多個通道，諸如第1圖的孔118，該等通道的大小經調節及經定位為使得將前驅物307以受控分佈引入處理區域中。前驅物307可係或包括含矽前驅物，包括但不限於矽烷、正矽酸四乙酯(TEOS)、或與沉積含矽膜相容的其他含矽前驅物氣體，諸如非晶矽、氧化矽或一氧化矽膜作為半導體製造的一部分。前驅物307亦可包括惰性載氣，包括但不限於氬、氦、或氮。根據跨支撐平台320的表面的均勻流動模式，前驅物307可經由噴淋頭305引入系統300中。在一些實施例中，前驅物307可根據不均勻流動模式引入，例如，使用在支撐平台320的周圍附近的簾幕流動。
在一些實施例中，前驅物307可係或包括以大於或約0.1 SLM、大於或約0.2 SLM、大於或約0.3 SLM、大於或約0.4 SLM、大於或約0.5 SLM、大於或約1 SLM、大於或約1.5 SLM、大於或約2 SLM、大於或約2.5 SLM、大於或約3 SLM、大於或約3.5 SLM、大於或約4 SLM、大於或約4.5 SLM、大於或約5 SLM、大於或約5.5 SLM、大於或約6 SLM、大於或約6.5 SLM、大於或約7 SLM、大於或約7.5 SLM、大於或約8 SLM、大於或約8.5 SLM、大於或約9 SLM、大於或約9.5 SLM、大於或約10 SLM、或更大的流動速率提供到處理區域的矽烷。特定流速速率可經選擇為提供沉積條件，例如，作為電漿增強的沉積的一部分，該等沉積條件允許在低於閾值基板溫度下沉積含矽膜。例如，除了控制電漿功率參數之外，矽烷的流動速率可產生具有適宜的離子濃度以限制表面離子轟擊及適宜的平均電子溫度以限制表面加熱的電漿條件。類似地，電漿溫度可至少部分經由控制處理區域中的氣體的相對組成來控制。
在一些實施例中，前驅物307可包括惰性載氣。在電漿系統中，惰性載氣促進電漿點燃及對電漿條件的控制。例如，提供具有給定惰性氣體部分的前驅物307可允許電漿在特定沉積條件（諸如離子化部分、離子溫度、或電子溫度）下操作。因此，前驅物307可係或包括以大於或約0.1 SLM、大於或約0.2 SLM、大於或約0.3 SLM、大於或約0.4 SLM、大於或約0.5 SLM、大於或約1 SLM、大於或約1.5 SLM、大於或約2 SLM、大於或約2.5 SLM、大於或約3 SLM、大於或約3.5 SLM、大於或約4 SLM、大於或約4.5 SLM、大於或約5 SLM、大於或約5.5 SLM、大於或約6 SLM、大於或約6.5 SLM、大於或約7 SLM、大於或約7.5 SLM、大於或約8 SLM、大於或約8.5 SLM、大於或約9 SLM、大於或約9.5 SLM、大於或約10 SLM、大於或約10.5 SLM、大於或約11 SLM、大於或約11.5 SLM、大於或約12 SLM、大於或約12.5 SLM、大於或約13 SLM、大於或約13.5 SLM、大於或約14 SLM、大於或約14.5 SLM、大於或約15 SLM、或更大的流動速率提供到處理區域的氦或氬。
在一些實施例中，方法200可視情況包括於操作210使含氧前驅物309流動到處理區域中，使得前驅物307包括氧。如第3A圖中示出，含氧前驅物309可穿過具有前驅物307的噴淋頭305引入。含氧前驅物可係或包括但不限於雙原子氧、水蒸氣、或一氧化氮。將氧引入處理區域中作為電漿增強的沉積的一部分可允許將氧引入所沉積的膜（諸如氧化矽或一氧化矽膜）中。於操作210採用的具體含氧前驅物309可經選擇為提供特定電漿沉積條件，諸如受控的氧離子濃度，此係部分歸因於含氧前驅物309的電漿分解性質。
含氧前驅物309可係或包括一氧化氮，並且可以與前驅物307的流動速率成比例的相對流動速率提供到系統300。提供相對流動速率可允許控制沉積條件，使得所沉積的膜藉由特定化學計量表徵。例如，控制沉積電漿中的氧濃度相對於矽濃度可允許所沉積的膜包括氧與矽的亞化學計量比，此可繼而賦予所沉積的膜定製的介電性質。對此，含氧前驅物309可於可選操作210以相對於前驅物307的流動速率小於或約5:1、小於或約4:1、小於或約3:1、小於或約2:1、小於或約1:1、小於或約1:2、小於或約1:3、小於或約1:3、小於或約1:4、小於或約1:5、或更小的相對流動速率提供。以標稱術語表示，含氧前驅物309可以大於或約0.1 SLM、大於或約0.2 SLM、大於或約0.3 SLM、大於或約0.4 SLM、大於或約.5 SLM、大於或約1 SLM、大於或約1.5 SLM、大於或約2 SLM、大於或約2.5 SLM、大於或約3 SLM、大於或約3.5 SLM、大於或約4 SLM、大於或約4.5 SLM、大於或約5 SLM、大於或約5.5 SLM、大於或約6 SLM、大於或約6.5 SLM、大於或約7 SLM、大於或約7.5 SLM、大於或約8 SLM、大於或約8.5 SLM、大於或約9 SLM、大於或約9.5 SLM、大於或約10 SLM、大於或約10.5 SLM、大於或約11 SLM、大於或約11.5 SLM、大於或約12 SLM、大於或約12.5 SLM、大於或約13 SLM、大於或約13.5 SLM、大於或約14 SLM、大於或約14.5 SLM、大於或約15 SLM、或更大的流動速率引入處理區域。
在引入含氧前驅物309之後，方法200可視情況包括於操作215將氫連同前驅物307引入處理區域中。氫可允許控制方法200的反應條件，作為用於定製所沉積的膜的材料結構及化學性質的途徑。例如，在電漿增強的沉積製程中，所沉積的膜的氧組成可經由控制電漿中的氫濃度來控制。在一些實施例中，氫可抑制表面氧化反應，並且因此可改進所沉積的材料的保形性。以此方式，前驅物307亦可包括以大於或約0.01 SLM、大於或約0.1 SLM、大於或約0.2 SLM、大於或約0.3 SLM、大於或約0.4 SLM、大於或約.5 SLM、大於或約1 SLM、大於或約1.5 SLM、大於或約2 SLM、大於或約2.5 SLM、大於或約3 SLM、大於或約3.5 SLM、大於或約4 SLM、或更大的流動速率提供到處理區域的氫，例如，氫氣。
在一些實施例中，方法200可視情況包括於操作220將半導體處理腔室維持在操作壓力下，該操作壓力促進在降低的沉積溫度下形成實質上保形的塗層。例如，壓力可在電漿操作期間影響電漿密度，可將電漿定位在電極表面附近，並且亦可影響前驅物在光阻劑340的表面上的表面吸附。以此方式，將操作壓力維持在大於或約閾值壓力下可改進所沉積的膜的保形性，例如，藉由在由圖案化的光阻劑340的特徵341界定的凹陷或溝槽內提供顯著的前驅物濃度、藉由減少處理體積中的前驅物的解離、或藉由在基板330的表面附近的區域中集中電漿能量。在一些實施例中，腔室壓力可維持在大於或約0.1 Torr、大於或約0.5 Torr、大於或約1 Torr、大於或約2 Torr、大於或約5 Torr、大於或約10 Torr、大於或約15 Torr、大於或約20 Torr、大於或約25 Torr、大於或約30 Torr、大於或約35 Torr、大於或約40 Torr、大於或約45 Torr、大於或約50 Torr、或更大。
在引入前驅物307之後，方法200可包括於操作225形成電漿310。電漿310可在直接電漿構造中的支撐平台320與噴淋頭305之間點燃。高頻RF (HFRF)功率可提供到噴淋頭305，使得其用作呈脈衝電漿構造的帶電電極，其中支撐平台用作參考電極。將電漿310形成為脈衝電漿可提供優於用於半導體製造方法的均勻電漿系統的多個優點。例如，脈衝電漿可提供改進的關於在處理體積中電漿產生的物質分佈的均勻性。由於沉積製程用於晶圓尺度，跨半導體基板330的改進的均勻性可提供改進的每晶圓元件良率，以及其他晶圓尺度的品質參數。在另一實例中，形成高頻脈衝電漿可在電漿操作期間提供對基板溫度的改進控制，例如，經由控制離子濃度或離子方向性來提供。
如參考第1圖描述，電漿系統可包括一或多個功率供應器，該等功率供應器允許腔室350在處理區域中維持脈衝的RF輝光放電。例如，電漿310可藉由在給定的脈衝頻率及工作週期下提供電漿功率的功率供應器產生。此等參數的每一者可經配置為提供有助於在約或低於圖案化的光阻劑340的材料的熱穩定性的極限形成含矽膜360的電漿條件。例如，配置電漿功率供應器的脈衝頻率或工作週期可產生電漿310，使得其包括關於離子及電子密度受控的電漿組成，以及電漿產生的物質組成。
作為說明性實例，工作週期可影響電漿310中的離子的重新組合，使得較高工作週期可在電漿310中產生較高的離子密度。升高的離子密度繼而可引起經由離子轟擊加熱半導體基板330。如參考第1圖描述，支撐平台320可發射電場，例如，經由用於固持半導體基板330的靜電夾持電壓。靜電夾持電壓可引起離子沉澱到半導體基板330的表面上，從而導致轟擊引起的基板的加熱。對此，控制離子密度可提供一種在電漿沉積期間控制半導體基板330的溫度的途徑。
作為另一說明性實例，脈衝頻率可影響。以此方式，選擇脈衝頻率、工作週期、或電漿「關閉時間」在操作窗口內係可能的，在該操作窗口中，在前驅物能夠到達特徵341的底部347之前，利用有限的基板加熱及利用受控的電漿解離及/或反應來維持電漿310，並且因此，電漿310可用於區域電漿增強沉積。所得反應可較佳地分佈在光阻劑的表面上方，並且可發展為具有改進保形性的塗層。例如，在10%的工作週期下，對應於針對10%沉積時間提供的電漿功率，實質上保形塗層的電漿增強的沉積可利用減少的圖案化的光阻劑340的熱劣化來促進，而非形成跨相鄰特徵341橋接間隙的覆蓋層達成。
在一些實施例中，電漿310可形成為脈衝的RF電漿，其中將功率提供到噴淋頭305。電漿功率可在小於或約500 W、小於或約450 W、小於或約400 W、小於或約350 W、小於或約300 W、小於或約250 W、小於或約200 W、小於或約150 W、小於或約100 W、或更小的功率下提供。藉由維持較低電漿功率，可執行更均勻的沉積，並且來自電漿的基板加熱可減少以確保沉積可在低於可影響光阻劑的彼等的溫度下執行。
電漿功率源可以大於或約0.5 kHz、大於或約1 kHz、大於或約1.5 kHz、大於或約2 kHz、大於或約2.5 kHz、大於或約3 kHz、大於或約3.5 kHz、大於或約4 kHz、大於或約4.5 kHz、大於或約5 kHz、大於或約5.5 kHz、大於或約6 kHz、大於或約6.5 kHz、大於或約7 kHz、大於或約7.5 kHz、大於或約8 kHz、大於或約8.5 kHz、大於或約9 kHz、大於或約9.5 kHz、大於或約10 kHz、或更大的脈衝頻率驅動電漿310。此外或替代地，電漿功率源可以小於或約80%、小於或約70%、小於或約60%、小於或約50%、小於或約40%、小於或約30%、小於或約20%、小於或約10%、小於或約9%、小於或約8%、小於或約7%、小於或約6%、小於或約5%、小於或約4%、小於或約3%、小於或約2%、小於或約1%、小於或約0.5%、或更小的工作週期驅動電漿310。藉由以增加的電漿「關閉」時間操作，諸如小於或約50%的工作週期，有效電漿功率可進一步減小，此可進一步限制藉由電漿物質引起的溫度效應。
如第3B圖中示出，噴淋頭305及支撐平台320可藉由界定處理區域的間隔分離。間隔繼而可影響電漿310的性質。例如，間隔可引起電漿的結構化，從而界定空間上區域電漿產生的物質的密度。繼而，區域電漿物質密度及能量分佈可影響沉積速率、含矽膜360的化學結構、蝕刻速率、濺射速率、或在半導體基板330或圖案化的光阻劑340的表面上發生的其他電漿中介的化學反應。以此方式，支撐平台320的位置可允許針對改進的沉積並且在降低的溫度下調節基板330的表面處的電漿組成。在說明性實例中，將支撐平台320定位得過於靠近噴淋頭305可將半導體基板330放置在電漿310的陰極輝光區域中，該區域可藉由相對高的離子密度及平均電漿溫度表徵。將理解，在此種構造中，可將半導體基板加熱到超過圖案化的光阻劑340的熱穩定性的極限，並且因此，沉積製程將產生較差的結果。以此方式，在支撐平台320與噴淋頭305之間的間隔可經構造為使得電漿310呈現有助於沉積含矽膜的電漿參數，同時亦限制暴露於高能電漿物質，該等電漿物質可以在圖案化的光阻劑340中引起區域加熱及其他損壞效應。
以此方式，操作225可包括以至少或約50密耳、至少或約100密耳、至少或約150密耳、至少或約200密耳、至少或約250密耳、至少或約300密耳、至少或約350密耳、至少或約400密耳、至少或約450密耳、至少或約500密耳、至少或約600密耳、至少或約700密耳、至少或約800密耳、至少或約900密耳、至少或約1000密耳、至少或約1100密耳、至少或約1200密耳、至少或約1300密耳、至少或約1400密耳、至少或約1500密耳、或更大的間隔定位基座。
在形成電漿310之後，方法200可包括於操作230在半導體基板330上沉積含矽膜360。含矽膜360可係或包括在電漿310中產生的分解產品，例如，藉由在電漿310中矽與氧的反應，該電漿隨後在基板330及圖案化的光阻劑340上沉積。因此，含矽膜360可係或包括氧化矽、一氧化矽、或非晶矽。儘管將矽描述為用於形成電漿沉積膜的示例性材料，可類似地執行方法200的操作以將其他電漿產生的膜以適宜地低的溫度沉積到圖案化的光阻劑340上來限制光阻劑材料的熱劣化。例如，可類似地形成在熱敏性光阻劑材料上具有實質保形性的含碳或硼的膜。
在操作230的沉積在適宜的電漿條件下進行以保持圖案化的光阻劑340的材料完整性的情況下，半導體基板330可維持在約或低於光阻劑材料的熱穩定性的閾值溫度的溫度下。在一些實施例中，維持較低基板溫度可允許由更多種的光阻劑材料形成圖案化的光阻劑340。此外，將基板溫度維持在低於圖案化的光阻劑340的閾值溫度可允許直接沉積含矽膜。例如，一些材料可呈現相對較低的熱穩定性閾值溫度。以此方式，在電漿增強的沉積期間維持較低基板溫度可提供改進的材料選擇、圖案完整性、及製程最佳化。
在一些實施例中，半導體基板330及圖案化的光阻劑340可維持在小於或約400℃、小於或約350℃、小於或約300℃、小於或約250℃、小於或約200℃、小於或約150℃、小於或約140℃、小於或約130℃、小於或約120℃、小於或約110℃、小於或約100℃、小於或約90℃、小於或約80℃、小於或約70℃、小於或約60℃、小於或約50℃、小於或約40℃、小於或約30℃、小於或約20℃、小於或約10℃、或更小的溫度下。
如參考第3A圖描述，圖案化的光阻劑340可界定一或多個升高的特徵349。以此方式，含矽膜360可沉積在圖案化的光阻劑340的橫向及垂直表面上，諸如側壁345、頂部343及底部347。隨著時間，含矽膜360可形成藉由將側壁345上的含矽膜360的厚度與頂部343上的含矽膜360的厚度進行比較的相對覆蓋率表徵的實質上均勻的塗層。類似地，含矽膜360可藉由側壁345上的相對厚度與底部347上的相對厚度表徵。有利地，藉由將基板溫度維持在適宜溫度下，可形成具有改進的厚度比的膜，而在圖案化的光阻劑340中幾乎沒有或沒有特徵341的圖案清晰度的損失。
在一些實施例中，含矽膜360的相對厚度可藉由大於或約20%、大於或約30%、大於或約40%、大於或約50%、大於或約60%、大於或約70%、大於或約80%、大於或約90%、大於或約95%、或更大的頂部與側面的厚度比表徵。在一些實施例中，側壁與底部的厚度比可落入相同或類似的範圍內。以此方式，操作230的沉積製程可提供藉由電漿沉積製程形成到圖案化的光阻劑340上的實質上保形的含矽膜360，同時將光阻劑材料的溫度維持在低於光阻劑材料受熱劣化影響的溫度。
因此，方法200及其構成操作可提供對用於將圖案化的層沉積到半導體基板上的電漿增強的沉積製程的一或多個改進。例如，作為SADP製程的部分，將非晶矽或氧化矽直接沉積到圖案化的光阻劑上而非沉積到中間轉移層上可減少在製造半導體元件中包括的沉積、移除、及精整製程的數量。在另一實例中，沉積到光阻劑上可藉由減少可導致解析度損失的轉移操作的數量來改進圖案保真度。此外，例如，藉由限制氣體交換、烘焙、平坦化、或清潔操作的數量，減少圖案化製程中的步驟數量可減少浪費、改進效率、及改進半導體製造操作的良率。
在前述描述中，出於解釋的目的，已經闡述數個細節以便提供對本技術的各個實施例的理解。然而，熟習此項技術者將顯而易見，可在沒有此等細節中的一些細節的情況下或具有額外細節的情況下實踐某些實施例。
在已揭示若干實施例的情況下，熟習此項技術者將認識到可使用各種修改、替代構造、及等效者而不脫離實施例的精神。此外，尚未描述多種熟知製程及元素，以便避免不必要地混淆本技術。由此，以上描述不應當被認為限制技術的範疇。此外，方法或製程可按順序或步驟描述，但將理解，操作可同時執行或以與所列出者不同的次序執行。
在提供值範圍的情況下，將理解除非上下文另外明確指出，亦具體地揭示每個中介值到在彼範圍的上限與下限之間的下限單位的最小分數。涵蓋在任何提及值或在所提及範圍中未提及的中介值與在所提及範圍中的任何其他提及值或中介值之間的任何較窄範圍。彼等較小範圍的上限及下限可獨立地包括或排除在範圍中，並且每個範圍（其中任一限值、無一限值、或兩個限值包括在較小範圍中）亦在技術內涵蓋，屬於在所提及範圍中任何具體排除的限值。在所提及範圍包括一或兩個限值的情況下，排除彼等包括的限值的任一個或兩個的範圍亦包括在內。
如在本文及隨附申請專利範圍中使用，除非上下文另外明確指出，否則單數形式「一(a)」、「一(an)」、及「該(the)」包括複數參考。因此，例如，提及「一前驅物」包括複數個此種前驅物，並且提及「該層」包括提及一或多層及熟習此項技術者已知的其等效物等等。
此外，當在此說明書及以下申請專利範圍中使用時，詞語「包含(comprise(s))」、「包含(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」、及「包括(including)」意欲規定存在所提及的特徵、整數、部件、或操作，但該等詞語不排除存在或添加一或多個其他特徵、整數、部件、操作等或群組。
100:處理腔室 102:腔室主體 103:基板 104:基板支撐件 105:表面 106:蓋組件 108:第一電極 110a:隔離器 110b:隔離器 111:電漿分佈調變器 112:氣體分配器 114:入口 118:孔 120:處理區域 122:第二電極 124:第三電極 126:開口 128:調諧電路 130:第一電子感測器 132A:第一電感器 132B:第二電感器 134:第一電子控制器 136:調諧電路 138:第二電子感測器 140:第二電子控制器 142:第一電力源 144:軸件 145:箭頭 146:電路 147:軸 148:濾波器 150:第二電力源 152:出口 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 230:操作 300:系統 305:噴淋頭 307:前驅物 309:含氧前驅物 310:電漿 315:基板支撐件/基座 320:支撐平台 330:半導體基板 340:圖案化的光阻劑 341:特徵 343:頂部 345:側壁 347:底部 350:腔室 360:含矽膜
對所揭示技術的性質及優點的進一步理解可藉由參考說明書的剩餘部分及圖式來實現。
第1圖圖示了根據本技術的一些實施例的示例性處理腔室的示意性橫截面圖。
第2圖圖示了根據本技術的一些實施例的沉積方法中的示例性操作。
第3A圖至第3B圖圖示了根據本技術的一些實施例的在沉積方法中的操作期間的示例性處理腔室的示意圖。
若干圖式作為示意圖包括在內。將理解圖式係出於說明目的，並且除非特別聲明為按比例，否則不認為該等圖式係按比例的。此外，作為示意圖，提供圖式以輔助理解，並且與現實表示相比可能不包括所有態樣或資訊，並且出於說明目的可包括誇示的材料。
在附圖中，類似部件及/或特徵可具有相同的元件符號。另外，相同類型的各個部件可藉由元件符號之後跟有在類似部件之間進行區分的字母來進行區分。若在本說明書中僅使用第一元件符號，則本說明適用於具有相同第一元件符號的類似部件的任一個，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
205:操作
210:操作
215:操作
220:操作
225:操作
230:操作

Claims (20)

  1. 一種沉積方法，包含以下步驟： 使一含矽前驅物流動到一半導體處理腔室的一處理區域中； 在該半導體處理腔室的一面板與一基座之間的該處理區域中點燃一電漿，該基座支撐包含一圖案化的光阻劑的一基板； 將該基板的一溫度維持在小於或約200℃；以及 沿著該圖案化的光阻劑沉積一含矽膜。
  2. 如請求項1所述的沉積方法，進一步包含以下步驟： 將該半導體處理腔室維持在大於或約0.5 Torr的一處理壓力下。
  3. 如請求項1所述的沉積方法，其中該圖案化的光阻劑界定一特徵的一頂部、一側壁、及一底部，並且其中該含矽膜藉由覆蓋該頂部的為該側壁上的一厚度的至少40%的一厚度表徵。
  4. 如請求項3所述的沉積方法，其中該含矽膜藉由該側壁上的為該底部上的一厚度的至少50%的該厚度表徵。
  5. 如請求項1所述的沉積方法，其中該電漿藉由一脈衝的功率源點燃，該脈衝的功率源以大於或約5 kHz的一脈衝頻率、小於10%的一工作週期、及小於或約300 W的一功率操作。
  6. 如請求項1所述的沉積方法，其中在該面板與該基座之間的一間隔係大於或約400密耳。
  7. 如請求項1所述的沉積方法，進一步包含以下步驟： 使氫與該含矽前驅物一起流動，其中該氫以大於或約300 sccm的一流動速率引入。
  8. 一種沉積方法，包含以下步驟： 使一含矽前驅物流動到一半導體處理腔室的一處理區域中； 在該半導體處理腔室的一面板與一基座之間的該處理區域中點燃一電漿，該基座支撐包含一圖案化的光阻劑的一基板； 將該基板的一溫度維持在小於或約200℃；以及 沉積一非晶矽膜連同該圖案化的光阻劑。
  9. 如請求項8所述的沉積方法，其中將該基板的該溫度維持在小於或約100℃。
  10. 如請求項8所述的沉積方法，其中該圖案化的光阻劑界定一特徵的一頂部、一側壁、及一底部，並且其中該非晶矽膜藉由覆蓋該頂部的為該側壁上的一厚度的至少40%的一厚度表徵。
  11. 如請求項10所述的沉積方法，其中該非晶矽膜藉由該側壁上的為該底部上的一厚度的至少50%的該厚度表徵。
  12. 如請求項8所述的沉積方法，其中該電漿藉由一脈衝的功率源點燃，該脈衝的功率源以大於或約5 kHz的一脈衝頻率、小於10%的一工作週期、及小於或約300 W的一功率操作。
  13. 如請求項8所述的沉積方法，其中在該面板與該基座之間的一間隔係大於或約400密耳。
  14. 如請求項8所述的沉積方法，進一步包含以下步驟： 使氫與該含矽前驅物一起流動，其中該氫以大於或約300 sccm的一流動速率引入。
  15. 一種沉積方法，包含以下步驟： 使一含矽前驅物流動到一半導體處理腔室的一處理區域中，該含矽前驅物包含氧； 在該半導體處理腔室的一面板與一基座之間的該處理區域中點燃一電漿，該基座支撐包含一圖案化的光阻劑的一基板； 將該基板的一溫度維持在小於或約200℃；以及 沉積一氧化矽膜連同該圖案化的光阻劑。
  16. 如請求項15所述的沉積方法，其中將該基板的該溫度維持在小於或約100℃。
  17. 如請求項15所述的沉積方法，其中該電漿藉由一脈衝的功率源點燃，該脈衝的功率源以大於或約5 kHz的一脈衝頻率、小於10%的一工作週期、及小於或約300 W的一功率操作。
  18. 如請求項15所述的沉積方法，其中在該面板與該基座之間的一間隔係大於或約400密耳。
  19. 如請求項15所述的沉積方法，其中流動該含矽前驅物之步驟包含以下步驟：使一氧化氮及矽烷以小於或約2:1的一體積流量比流動到該處理區域中。
  20. 如請求項15所述的沉積方法，進一步包含以下步驟： 使氫與該含矽前驅物一起流動，其中該氫以大於或約300 sccm的一流動速率引入。
TW110147182A 2020-12-17 2021-12-16 在低溫度下含矽膜的電漿增強的沉積 TW202245006A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/125,349 US11640905B2 (en) 2020-12-17 2020-12-17 Plasma enhanced deposition of silicon-containing films at low temperature
US17/125,349 2020-12-17

Publications (1)

Publication Number Publication Date
TW202245006A true TW202245006A (zh) 2022-11-16

Family

ID=82023396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147182A TW202245006A (zh) 2020-12-17 2021-12-16 在低溫度下含矽膜的電漿增強的沉積

Country Status (6)

Country Link
US (1) US11640905B2 (zh)
JP (1) JP2024500760A (zh)
KR (1) KR20230117754A (zh)
CN (1) CN116830242A (zh)
TW (1) TW202245006A (zh)
WO (1) WO2022132524A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595913B1 (ko) * 2022-08-01 2023-10-31 주식회사 미코세라믹스 세라믹 서셉터

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958112B2 (en) * 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US8252691B2 (en) 2010-04-14 2012-08-28 Asm Genitech Korea Ltd. Method of forming semiconductor patterns
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10453685B2 (en) 2017-03-31 2019-10-22 Asm Ip Holding B.V. Forming semiconductor device by providing an amorphous silicon core with a hard mask layer
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法

Also Published As

Publication number Publication date
KR20230117754A (ko) 2023-08-09
WO2022132524A1 (en) 2022-06-23
JP2024500760A (ja) 2024-01-10
US11640905B2 (en) 2023-05-02
CN116830242A (zh) 2023-09-29
US20220199404A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
KR20230041047A (ko) 유동성 막 형성 및 처리들
TW202245006A (zh) 在低溫度下含矽膜的電漿增強的沉積
TWI767403B (zh) 沉積具有減少的表面粗糙度的材料之方法
TWI797833B (zh) 用於使用電容耦合電漿的氧化矽間隙填充的沉積方法
TWI804927B (zh) 處理方法、蝕刻方法及移除方法
US20220336216A1 (en) Helium-free silicon formation
TWI780529B (zh) 腔室沉積及蝕刻處理
JP2024519959A (ja) 高温洗浄処理
US20210159048A1 (en) Dual rf for controllable film deposition
US11710631B2 (en) Tensile nitride deposition systems and methods
US20220044930A1 (en) Pulsed-plasma deposition of thin film layers
TWI847050B (zh) 薄膜層的脈衝電漿沉積
US20220122811A1 (en) Electric arc mitigating faceplate
US11935751B2 (en) Boron nitride for mask patterning
US20230360924A1 (en) Low temperature carbon gapfill
US11430654B2 (en) Initiation modulation for plasma deposition