JP2022055923A - エッチング方法及びプラズマ処理装置 - Google Patents

エッチング方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2022055923A
JP2022055923A JP2020163637A JP2020163637A JP2022055923A JP 2022055923 A JP2022055923 A JP 2022055923A JP 2020163637 A JP2020163637 A JP 2020163637A JP 2020163637 A JP2020163637 A JP 2020163637A JP 2022055923 A JP2022055923 A JP 2022055923A
Authority
JP
Japan
Prior art keywords
silicon
etching
gas
recess
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020163637A
Other languages
English (en)
Inventor
喬大 横山
Takahiro Yokoyama
泰平 松橋
Taihei Matsuhashi
正徳 細谷
Masanori Hosoya
大宇 松本
Hiroie Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020163637A priority Critical patent/JP2022055923A/ja
Priority to TW110134350A priority patent/TW202217960A/zh
Priority to CN202111108783.1A priority patent/CN114334595A/zh
Priority to KR1020210128118A priority patent/KR20220043898A/ko
Priority to US17/488,322 priority patent/US11710644B2/en
Publication of JP2022055923A publication Critical patent/JP2022055923A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】シリコン含有膜のプラズマエッチングにおいて、エッチングにより形成される凹部の底部の幅を調整できるエッチング方法及びプラズマ処理装置を提供する。【解決手段】一つの例示的実施形態に係るエッチング方法は、（ａ）基板支持器上に基板を提供する工程と、（ｂ）基板支持器の温度を－２０℃以下に調整する工程と、（ｃ）チャンバ内に窒素含有ガスを含む処理ガスを供給する工程と、（ｄ）処理ガスから生成されたプラズマを用いてシリコン含有膜をエッチングする工程とを含む。シリコン含有膜をエッチングすることにより凹部の側壁にシリコン及び窒素を含有する副生成物が付着する。エッチング方法は、（ｅ）（ｂ）の前に、副生成物の付着量によって凹部の底部の幅を調整するように、基板支持器の温度と処理ガスに含まれる窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータを設定する工程を含む。【選択図】図３

Description

本開示の例示的実施形態は、エッチング方法及びプラズマ処理装置に関するものである。
特許文献１は、基板処理方法を開示する。処理対象層、中間層及びマスク層が順に積層され、マスク層は中間層の一部を露出させる開口部を有する。ガス付着係数Ｓが、Ｓ＝０．１乃至１．０のデポ性ガスから生成されたプラズマによってマスク層の開口部の側壁面にデポが堆積される。これにより、開口部の開口幅が縮小される。
特開２０１０－４１０２８号公報
本開示は、シリコン含有膜のプラズマエッチングにおいて、エッチングにより形成される凹部の底部の幅を調整できるエッチング方法及びプラズマ処理装置を提供する。
一つの例示的実施形態において、エッチング方法は、（ａ）プラズマ処理装置のチャンバ内の基板支持器上に基板を提供する工程であり、前記基板はシリコン含有膜を含む、工程と、（ｂ）前記基板支持器の温度を－２０℃以下に調整する工程と、（ｃ）前記チャンバ内に窒素含有ガスを含む処理ガスを供給する工程と、（ｄ）前記処理ガスから生成されたプラズマを用いて前記シリコン含有膜をエッチングする工程であり、前記シリコン含有膜をエッチングすることにより凹部が形成され、前記シリコン含有膜をエッチングすることにより前記凹部の側壁にシリコン及び窒素を含有する副生成物が付着する、工程と、（ｅ）前記（ｂ）の前に、前記副生成物の付着量によって前記凹部の底部の幅を調整するように、前記基板支持器の温度と前記処理ガスに含まれる窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータを設定する工程と、を含む。
一つの例示的実施形態によれば、シリコン含有膜のプラズマエッチングにおいて、エッチングにより形成される凹部の底部の幅を調整できる。
図１は、一つの例示的実施形態に係るエッチング方法が適用され得る一例の基板の部分拡大断面図である。 図２は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 図３は、一つの例示的実施形態に係るエッチング方法の流れ図である。 図４の（ａ）、（ｂ）及び（ｃ）は、図３に示すエッチング方法が適用された一例の基板の部分拡大断面図である。 図５は、処理ガス中のＮＦ３ガスの流量とシリコン含有膜に形成される凹部の底部の幅との相関関係の例を示すグラフである。 図６は、基板支持器の温度とシリコン含有膜に形成される凹部の底部の幅との相関関係の例を示すグラフである。 図７は、一例の基板支持器を示す上面図である。 図８は、別の一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 図９は、別の一つの例示的実施形態に係るエッチング方法の流れ図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、エッチング方法が提供される。エッチング方法は、（ａ）プラズマ処理装置のチャンバ内の基板支持器上に基板を提供する工程を含む。前記基板はシリコン含有膜を含む。エッチング方法は、（ｂ）前記基板支持器の温度を－２０℃以下に調整する工程を含む。エッチング方法は、（ｃ）前記チャンバ内に窒素含有ガスを含む処理ガスを供給する工程を含む。エッチング方法は、（ｄ）前記処理ガスから生成されたプラズマを用いて前記シリコン含有膜をエッチングする工程を含む。前記シリコン含有膜をエッチングすることにより凹部が形成され、前記シリコン含有膜をエッチングすることにより前記凹部の側壁にシリコン及び窒素を含有する副生成物が付着する。エッチング方法は、（ｅ）前記（ｂ）の前に、前記副生成物の付着量によって前記凹部の底部の幅を調整するように、前記基板支持器の温度と前記処理ガスに含まれる窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータを設定する工程を含む。
上記実施形態のエッチング方法によれば、基板支持器の温度と窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータの設定値を変更することによって、凹部の側壁に付着する副生成物の量を調整できる。その結果、凹部の底部の幅も調整できる。例えば、基板支持器の温度を上げると、副生成物の揮発が促進されるので、凹部の側壁に付着する副生成物の量が減少する。その結果、凹部の底部の幅が大きくなる。一方、基板支持器の温度を下げると、副生成物の揮発が抑制されるので、凹部の側壁に付着する副生成物の量が増加する。その結果、凹部の底部の幅が小さくなる。また、副生成物は窒素を含有するので、処理ガスに窒素含有ガスの流量を増加させると、凹部の側壁に付着する副生成物の量が増加する。その結果、凹部の底部の幅が小さくなる。一方、窒素含有ガスの流量を減少させると、凹部の側壁に付着する副生成物の量が減少する。その結果、凹部の底部の幅が大きくなる。したがって、上記エッチング方法によれば、シリコン含有膜のプラズマエッチングにおいて、エッチングにより形成される凹部の底部の幅を調整できる。
前記凹部の底部の幅と前記少なくとも１つのエッチングパラメータとの相関関係を用いて、前記少なくとも１つのエッチングパラメータの設定値が決定されてもよい。
前記相関関係を用いて、前記基板支持器の温度の設定値が決定されてもよい。この場合、基板支持器の温度を調整することによって、所望の幅を有する底部を備える凹部を形成できる。
前記相関関係を用いて、前記窒素含有ガスの流量の設定値が決定されてもよい。この場合、窒素含有ガスの流量を調整することによって、所望の幅を有する底部を備える凹部を形成できる。
上記実施形態のエッチング方法は、（ｆ）前記凹部が形成された前記シリコン含有膜を用いて、前記基板に含まれる膜をエッチングする工程を更に含んでもよい。この場合、シリコン含有膜をマスクとして膜がエッチングされる。
前記（ｆ）において、前記副生成物の揮発温度未満の温度で前記膜をエッチングしてもよい。この場合、（ｆ）において膜をエッチングする際に、シリコン含有膜の凹部を画定する側壁上に付着した副生成物の揮発を抑制できる。そのため、シリコン含有膜の凹部の底部の幅が変化し難いので、膜に形成される凹部の幅も変化し難い。
前記基板は、前記シリコン含有膜上に開口を有するマスクを更に有してもよい。上記実施形態のエッチング方法は、（ｇ）前記（ａ）の前に、前記マスクの開口幅を測定する工程を更に含んでもよい。エッチング方法は、（ｈ）前記マスクの開口幅の測定値と、前記マスクの開口幅の設定値とを比較する工程を更に含んでもよい。エッチング方法は、（ｉ）前記測定値が前記設定値を超える場合に、前記測定値と前記設定値との差分を算出する工程を更に含んでもよい。エッチング方法は、前記差分に基づいて、前記少なくとも１つのエッチングパラメータの設定値を決定する工程を更に含んでもよい。この場合、凹部の底部の幅を目標値に近づけることができる。
前記シリコン含有膜が反射防止膜であってもよい。
前記凹部のアスペクト比が５以下であってもよい。
前記窒素含有ガスが、Ｎ２、ＮＦ３及びＮＨ３のうち少なくとも１つを含んでもよい。
前記処理ガスが、炭素及びフッ素を含んでもよい。
前記処理ガスが、ハイドロカーボンガスとフッ素含有ガスとのガス混合物、フルオロカーボンガス及びハイドロフルオロカーボンガスのうち少なくとも１つを含んでもよい。
他の一つの例示的実施形態において、エッチング方法が提供される。エッチング方法は、（ａ）プラズマ処理装置のチャンバ内の基板支持器上に基板を提供する工程を含む。前記基板は、シリコン及び窒素を含有する膜を含む。エッチング方法は、（ｂ）前記基板支持器の温度を－２０℃以下に調整する工程を含む。エッチング方法は、（ｃ）前記チャンバ内に、水素及びフッ素を含む処理ガスを供給する工程を含む。エッチング方法は、（ｄ）前記処理ガスから生成されたプラズマを用いて前記シリコン及び窒素を含有する膜をエッチングする工程を含む。前記シリコン及び窒素を含有する膜をエッチングすることにより凹部が形成され、前記シリコン及び窒素を含有する膜をエッチングすることにより前記凹部の側壁にシリコン及び窒素を含有する副生成物が付着する。エッチング方法は、（ｅ）前記（ｂ）の前に、前記副生成物の付着量によって前記凹部の底部の幅を調整するように、前記基板支持器の温度を設定する工程を含む。
上記実施形態のエッチング方法によれば、基板支持器の温度を変更することによって、副生成物の付着量を調整できる。その結果、凹部の底部の幅も調整できる。例えば、基板支持器の温度を上げると、副生成物の揮発が促進されるので、凹部の側壁に付着する副生成物の量が減少する。その結果、凹部の底部の幅が大きくなる。一方、基板支持器の温度を下げると、副生成物の揮発が抑制されるので、凹部の側壁に付着する副生成物の量が増加する。その結果、凹部の底部の幅が小さくなる。したがって、上記エッチング方法によれば、シリコン含有膜のプラズマエッチングにおいて、エッチングにより形成される凹部の底部の幅を調整できる。
一つの例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバを備える。プラズマ処理装置は、前記チャンバ内において基板を支持するための基板支持器を備える。前記基板はシリコン含有膜を含む。プラズマ処理装置は、前記シリコン含有膜をエッチングするための処理ガスであり、窒素含有ガスを含む前記処理ガスを前記チャンバ内に供給するように構成されたガス供給部を備える。プラズマ処理装置は、前記チャンバ内の前記処理ガスからプラズマを生成するように構成されたプラズマ生成部を備える。プラズマ処理装置は、制御部を備える。前記制御部は、前記基板支持器の温度を－２０℃以下に調整するように構成される。前記制御部は、前記基板支持器の温度と前記処理ガスに含まれる窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータが設定値となるように、前記基板支持器と前記ガス供給部とのうち少なくとも１つを制御するように構成される。前記シリコン含有膜をエッチングすることにより生成されシリコン及び窒素を含有する副生成物は、前記シリコン含有膜をエッチングすることにより形成される凹部の側壁に付着する。前記設定値は、副生成物の付着量によって凹部の底部の幅を調整するように、設定される。
上記実施形態のプラズマ処理装置によれば、基板支持器の温度と窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータの設定値を変更することによって、凹部の側壁に付着する副生成物の量を調整できる。その結果、凹部の底部の幅も調整できる。したがって、シリコン含有膜のプラズマエッチングにおいて、エッチングにより形成される凹部の底部の幅を調整できる。
前記基板支持器は、複数の領域を有し、前記複数の領域は互いに異なる温度に加熱可能であってもよい。この場合、シリコン含有膜に形成される凹部の底部の幅を基板の領域毎に異ならせることができる。
上記実施形態のプラズマ処理装置は、前記基板を観察するための観察装置を更に備えてもよい。この場合、例えば凹部の形状を観察し、凹部の底部の幅を測定することができる。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係るエッチング方法が適用され得る一例の基板の部分拡大断面図である。基板Ｗは、シリコン含有膜ＳＦを有する。シリコン含有膜ＳＦは、シリコン及び窒素を含有する膜であり得る。シリコン含有膜ＳＦは、反射防止膜であり得る。シリコン含有膜ＳＦは、シリコン含有誘電体膜であり得る。シリコン含有誘電体膜は、シリコン酸化膜又はシリコン窒化膜を含み得る。シリコン含有誘電体膜は、シリコンを含有する膜であれば、他の膜種を有する膜であってもよい。また、シリコン含有膜ＳＦは、シリコン膜（例えば多結晶シリコン膜）を含んでいてもよい。また、シリコン含有膜ＳＦは、互いに異なる膜種を有する二つ以上のシリコン含有膜を含んでいてもよい。二つ以上のシリコン含有膜は、シリコン酸化膜及びシリコン窒化膜を含んでいてもよい。シリコン含有膜ＳＦは、例えば、交互に積層された一つ以上のシリコン酸化膜及び一つ以上のシリコン窒化膜を含む多層膜であってもよい。或いは、二つ以上のシリコン含有膜は、シリコン酸化膜及びシリコン膜を含んでいてもよい。シリコン含有膜ＳＦは、例えば、交互に積層された一つ以上のシリコン酸化膜及び一つ以上のシリコン膜を含む多層膜であってもよい。或いは、二つ以上のシリコン含有膜は、シリコン酸化膜、シリコン窒化膜、及びシリコン膜を含んでいてもよい。
基板Ｗは、下地領域としての膜ＵＲを更に有していてもよい。シリコン含有膜ＳＦは、膜ＵＲ上に設けられ得る。膜ＵＲは、シリコン含有膜ＳＦのエッチングレートよりも高いエッチングレートを有する材料から形成される。膜ＵＲは有機膜であり得る。
基板Ｗは、マスクＭＫを更に有していてもよい。マスクＭＫは、シリコン含有膜ＳＦ上に設けられている。マスクＭＫは、シリコン含有膜ＳＦのエッチングレートよりも低いエッチングレートを有する材料から形成される。マスクＭＫは、有機材料から形成され得る。マスクＭＫは、例えば、アモルファスカーボン膜、フォトレジスト膜、又はＳＯＣ膜（スピンオンカーボン膜）から形成され得る。或いは、マスクＭＫは、窒化チタン、タングステン、炭化タングステンのような金属含有材料から形成された金属含有マスクであってもよい。マスクＭＫは、１００ｎｍ以下の厚みを有し得る。
マスクＭＫは、パターニングされている。即ち、マスクＭＫは、シリコン含有膜ＳＦに転写されるパターンを有している。マスクＭＫのパターンがシリコン含有膜ＳＦに転写されると、シリコン含有膜ＳＦにはホール又はトレンチのような開口が形成される。
図２は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図２に示すプラズマ処理装置１は、チャンバ１０を備える。チャンバ１０は、チャンバ１０の中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムなどのセラミックから形成され得る。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、ゲートバルブ１２ｇにより開閉される。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられる。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持器１４を支持している。基板支持器１４は、内部空間１０ｓの中で基板Ｗを支持するように構成されている。
基板支持器１４は、下部電極１８及び静電チャック２０を有する。基板支持器１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、基板Ｗを加熱するための１つ以上のヒータを含み得る。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。基板Ｗは、当該静電引力によって静電チャック２０に引き付けられて、静電チャック２０によって保持される。
基板支持器１４上には、エッジリング２５が配置される。エッジリング２５は、リング状の部材である。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。基板Ｗは、静電チャック２０上、且つ、エッジリング２５によって囲まれた領域内に配置される。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニットから配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間の間隙に供給する。
プラズマ処理装置１は、上部電極３０を更に備える。上部電極３０は、基板支持器１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓに面する下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４を天板３４の板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、流量制御器群４１及びバルブ群４２を介して、ガスソース群４０が接続されている。流量制御器群４１及びバルブ群４２は、ガス供給部ＧＳを構成している。ガス供給部ＧＳは、ガスソース群４０を更に含んでいてもよい。ガスソース群４０は、複数のガスソースを含む。複数のガスソースは、処理ガスに含まれる複数のガスのソースを含む。流量制御器群４１は、複数の流量制御器を含む。流量制御器群４１の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。バルブ群４２は、複数の開閉バルブを含む。ガスソース群４０の複数のガスソースの各々は、流量制御器群４１の対応の流量制御器及びバルブ群４２の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部ＰＧを構成している。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第２の高周波電力が第１の高周波電力と共に用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。また、この場合には、プラズマ処理装置１は、第１の高周波電源６２及び整合器６６を備えなくてもよい。この場合には、第２の高周波電源６４は一例のプラズマ生成部ＰＧを構成する。
プラズマ処理装置１においてプラズマ処理が行われる場合には、処理ガスがガス供給部ＧＳから内部空間１０ｓに供給される。ガス供給部ＧＳは、シリコン含有膜ＳＦをエッチングするための処理ガスをチャンバ１０内に供給するように構成される。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界が内部空間１０ｓの中の処理ガスからプラズマを生成する。プラズマ生成部ＰＧは、チャンバ１０内の処理ガスからプラズマを生成するように構成される。
プラズマ処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、例えば、基板支持器１４の温度、処理ガスに含まれる各ガスの流量、チャンバ１０内の圧力、高周波電力等のエッチングパラメータが設定値となるように、プラズマ処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータがプラズマ処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。レシピデータは、エッチングパラメータの設定値を含む。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサは、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御する。
図３は、一つの例示的実施形態に係るエッチング方法の流れ図である。図３に示すエッチング方法（以下、「方法ＭＴ１」という）は、プラズマ処理装置１により実行され得る。方法ＭＴ１は、基板Ｗに適用される。方法ＭＴ１は、工程ＳＴ１、工程ＳＴ２、工程ＳＴ３、工程ＳＴ４及び工程ＳＴ５を含む。工程ＳＴ１、工程ＳＴ２、工程ＳＴ３、工程ＳＴ４及び工程ＳＴ５は、順に実行される。工程ＳＴ２は、工程ＳＴ１と同時に実行されてもよいし、工程ＳＴ１の前に実行されてもよい。図４の（ａ）、（ｂ）及び（ｃ）は、図３に示すエッチング方法が適用された一例の基板の部分拡大断面図である。
以下、方法ＭＴ１について、方法ＭＴ１がプラズマ処理装置１を用いて基板Ｗに適用される場合を例にとって、説明する。プラズマ処理装置１が用いられる場合には、制御部８０によるプラズマ処理装置１の各部の制御により、プラズマ処理装置１において方法ＭＴ１が実行され得る。
工程ＳＴ１では、プラズマ処理装置１のチャンバ１０内の基板支持器１４上に基板Ｗを提供する。図４の（ａ）に示されるように、基板Ｗは、膜ＵＲと、膜ＵＲ上に設けられたシリコン含有膜ＳＦと、シリコン含有膜ＳＦ上に設けられたマスクＭＫとを含み得る。マスクＭＫには、開口ＯＰ２が形成されている。開口ＯＰ２は、例えばホール又はトレンチである。開口ＯＰ２は幅Ｗ２を有する。基板Ｗは、チャンバ１０内において静電チャック２０上に載置されて、静電チャック２０によって保持される。なお、基板Ｗは３００ｍｍの直径を有し得る。
工程ＳＴ３では、基板支持器１４の温度を－２０℃以下に調整する。基板支持器１４の温度は、チラーユニットを用いて冷却され得る。
工程ＳＴ４では、チャンバ１０内に処理ガスを供給する。処理ガスは、ガス供給部ＧＳから供給される。
処理ガスは、窒素含有ガスを含み得る。シリコン含有膜ＳＦが窒素を含有する場合、処理ガスは、窒素含有ガスを含まなくてもよい。窒素含有ガスは、Ｎ２、ＮＦ３及びＮＨ３のうち少なくとも１つを含んでもよい。
処理ガスは、水素及びフッ素を含み得る。処理ガスは、炭素及びフッ素を含み得る。処理ガスは、ハイドロカーボン（ＣｘＨｙ）ガスとフッ素含有ガスとのガス混合物、フルオロカーボンガス及びハイドロフルオロカーボン（ＣＨｘＦｙ）ガスのうち少なくとも１つを含み得る。ここで、ｘ及びｙの各々は自然数である。ハイドロカーボンは、例えばＣＨ４又はＣ３Ｈ６である。フルオロカーボンは、例えばＣＦ４、Ｃ３Ｆ８、Ｃ４Ｆ６、又はＣ４Ｆ８の少なくとも一つである。ハイドロフルオロカーボンは、例えばＣＨ２Ｆ２、ＣＨＦ３、又はＣＨ３Ｆの少なくとも一つである。処理ガスは、水素を含む分子として、Ｈ２、フッ化水素（ＨＦ）、ハイドロカーボン、ハイドロフルオロカーボン及びＮＨ３のうち少なくとも１つを含んでいてもよい。処理ガスは、酸素を更に含んでいてもよい。処理ガスは、例えばＯ２を含んでいてもよい。
工程ＳＴ５では、チャンバ１０内に供給される処理ガスから生成されたプラズマを用いてシリコン含有膜ＳＦをエッチングする。
工程ＳＴ４において、制御部８０は、処理ガスをチャンバ１０内に供給するようにガス供給部ＧＳを制御する。制御部８０は、処理ガスに含まれる各ガスの流量が設定値となるようにガス供給部ＧＳを制御する。工程ＳＴ３において、制御部８０は、基板支持器１４の温度（例えば静電チャック２０内のヒータの温度）が－２０℃以下の設定値となるように基板支持器１４を制御する。工程ＳＴ５の前に、制御部８０は、チャンバ１０内のガスの圧力が設定値となるように排気装置５０を制御する。工程ＳＴ５において、制御部８０は、供給される第１の高周波電力及び／又は第２の高周波電力が設定値となるように第１の高周波電源６２及び第２の高周波電源６４を制御する。
工程ＳＴ５において、図４の（ｂ）に示されるように、シリコン含有膜ＳＦをエッチングすることにより、シリコン含有膜ＳＦに凹部ＯＰ１が形成される。凹部ＯＰ１は、開口ＯＰ２に対応する。シリコン含有膜ＳＦをエッチングすることにより、シリコン及び窒素を含有する副生成物ＢＰが生成される。副生成物ＢＰは、凹部ＯＰ１の側壁上に付着した膜であってもよい。副生成物ＢＰは、例えばケイフッ化アンモニウム（（ＮＨ４）２ＳｉＦ６）等のアンモニウムケイ酸塩を含んでもよい。
凹部ＯＰ１は、例えばホール又はトレンチである。凹部ＯＰ１の底部は幅Ｗ１を有する。幅Ｗ１は、開口ＯＰ２の幅Ｗ２よりも小さく、幅Ｗ２の半分以下であってもよい。幅Ｗ１は２０ｎｍ以下であってもよい。凹部ＯＰ１は、凹部ＯＰ１の上端においてマスクＭＫの幅Ｗ２と同じ幅を有してもよい。凹部ＯＰ１は、凹部ＯＰ１の上端から下端に向かうに連れて徐々に幅が小さくなるテーパー形状を有してもよい。凹部ＯＰ１のアスペクト比は５以下であってもよい。アスペクト比（Ｔ／Ｗ２）は、凹部ＯＰ１の上端における凹部ＯＰ１の幅（幅Ｗ２と同じ）に対する凹部ＯＰ１の深さＴである。
工程ＳＴ２では、副生成物ＢＰの付着量によって凹部ＯＰ１の底部の幅Ｗ１を調整するように、基板支持器１４の温度と処理ガスに含まれる窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータを設定する。当該少なくとも１つのエッチングパラメータは、以下、エッチングパラメータＰＴＦとも称される。例えば、オペレータによって、エッチングパラメータＰＴＦの設定値がプラズマ処理装置１の制御部８０に入力される。エッチングパラメータＰＴＦの設定値は、凹部ＯＰ１の底部の幅Ｗ１とエッチングパラメータＰＴＦとの相関関係を用いて、決定され得る。エッチングパラメータＰＴＦの値をｘ、凹部ＯＰ１の幅Ｗ１の値をｙとすると、ｙはｘの関数である。すなわち、ｙ＝ｆ（ｘ）の関係を満たす。凹部ＯＰ１の底部の幅Ｗ１の目標値ｙ１をｙ＝ｆ（ｘ）に代入すると、エッチングパラメータＰＴＦの設定値ｘ１が得られる。このような関係及び各値のデータは、制御部８０の記憶部に格納され得る。エッチングパラメータＰＴＦの設定値は、制御部８０によって決定される。
エッチングパラメータＰＴＦが基板支持器１４の温度の場合、基板支持器１４の温度の設定値は、凹部ＯＰ１の底部の幅Ｗ１と基板支持器１４の温度との相関関係を用いて、決定され得る。当該相関関係は、基板支持器１４の温度が高くなるに連れて、凹部ＯＰ１の底部の幅Ｗ１が単調増加する関係であってもよい。基板支持器１４の温度の設定値は、－２０℃以下であってもよく、－３０℃以下であってもよく、－３５℃以下であってもよい。
エッチングパラメータＰＴＦが窒素含有ガスの流量の場合、窒素含有ガスの流量の設定値は、凹部ＯＰ１の底部の幅Ｗ１と窒素含有ガスの流量との相関関係を用いて、決定され得る。当該相関関係は、窒素含有ガスの流量が大きくなるに連れて、凹部ＯＰ１の底部の幅Ｗ１が単調減少する関係であってもよい。窒素含有ガスの流量の設定値は、５ｓｃｃｍ以上であってもよく、２０ｓｃｃｍ以下であってもよい。
エッチングパラメータＰＴＦが基板支持器１４の温度及び窒素含有ガスの流量の両方の場合、基板支持器１４の温度の設定値及び窒素含有ガスの流量の設定値は、相関関係を用いて、決定され得る。当該相関関係は、凹部ＯＰ１の底部の幅Ｗ１と基板支持器１４の温度と窒素含有ガスの流量との相関関係である。
工程ＳＴ２では、他のエッチングパラメータが更に設定され得る。例えば、オペレータによって、各エッチングパラメータの設定値がプラズマ処理装置１の制御部８０に入力される。他のエッチングパラメータは、処理ガス中に含まれる各ガスの流量（窒素含有ガスの流量を除く）と、チャンバ１０内のガスの圧力と、第１の高周波電力及び／又は第２の高周波電力とを含む。チャンバ１０内のガスの圧力は、１０ｍＴｏｒｒ（１．３Ｐａ）以上、１００ｍＴｏｒｒ（１３．３Ｐａ）以下の圧力に設定され得る。第１の高周波電力のレベルは、１ｋＷ以下のレベルに設定され得る。第２の高周波電力のレベルは、１ｋＷ以下のレベルに設定され得る。工程ＳＴ２において設定された各エッチングパラメータの設定値を用いて、工程ＳＴ５のエッチングが行われる。
方法ＭＴ１は、工程ＳＴ５の後に実行される工程ＳＴ６を含み得る。工程ＳＴ６では、図４の（ｃ）に示されるように、凹部ＯＰ１が形成されたシリコン含有膜ＳＦを用いて、基板Ｗに含まれる膜ＵＲをエッチングする。シリコン含有膜ＳＦをマスクとして膜ＵＲがエッチングされるので、シリコン含有膜ＳＦの凹部ＯＰ１に対応する凹部ＯＰ３が膜ＵＲに形成される。凹部ＯＰ３の幅Ｗ３は、凹部ＯＰ１の幅Ｗ１と実質的に同じである。副生成物ＢＰの揮発温度未満の温度（例えば１００℃以下）で膜ＵＲをエッチングしてもよい。
方法ＭＴ１によれば、エッチングパラメータＰＴＦの設定値を変更することによって、凹部ＯＰ３の側壁に付着する副生成物ＢＰの付着量を調整できる。その結果、凹部ＯＰ１の底部の幅Ｗ１も調整できる。例えば、基板支持器１４の温度を上げると、副生成物ＢＰの揮発が促進されるので、副生成物ＢＰの付着量が減少する。その結果、凹部ＯＰ１の底部の幅Ｗ１が大きくなる。一方、基板支持器１４の温度を下げると、副生成物ＢＰの揮発が抑制されるので、副生成物ＢＰの付着量が増加する。その結果、凹部ＯＰ１の底部の幅Ｗ１が小さくなる。また、処理ガスに窒素含有ガスが含まれる場合、副生成物ＢＰは窒素を含有するので、窒素含有ガスの流量を増加させると、副生成物ＢＰの付着量が増加する。その結果、凹部ＯＰ１の底部の幅Ｗ１が小さくなる。一方、窒素含有ガスの流量を減少させると、副生成物ＢＰの付着量が減少する。その結果、凹部ＯＰ１の底部の幅Ｗ１が大きくなる。したがって、方法ＭＴ１によれば、シリコン含有膜ＳＦのプラズマエッチングにおいて、エッチングにより形成される凹部ＯＰ１の底部の幅Ｗ１を調整できる。よって、所望の幅Ｗ１を有する底部を備える凹部ＯＰ１を形成できる。
工程ＳＴ６において、副生成物ＢＰの揮発温度未満の温度で膜ＵＲをエッチングすると、シリコン含有膜ＳＦの凹部ＯＰ１を画定する側壁上に付着した副生成物ＢＰの揮発を抑制できる。そのため、工程ＳＴ６において、シリコン含有膜ＳＦの凹部ＯＰ１の底部の幅Ｗ１が変化し難いので、膜ＵＲに形成される凹部ＯＰ３の幅Ｗ３も変化し難い。
図５は、処理ガス中のＮＦ３ガスの流量とシリコン含有膜に形成される凹部の底部の幅との相関関係の例を示すグラフである。図５の例では、ＮＦ３ガスの流量が５ｓｃｃｍでは凹部ＯＰ１の底部の幅Ｗ１が１５．２ｎｍであった。ＮＦ３ガスの流量が１０ｓｃｃｍでは凹部ＯＰ１の底部の幅Ｗ１が１０．７ｎｍであった。ＮＦ３ガスの流量が２０ｓｃｃｍでは凹部ＯＰ１の底部の幅Ｗ１が７．３ｎｍであった。このように、処理ガス中のＮＦ３ガスの流量が大きくなるに連れて、シリコン含有膜ＳＦに形成される凹部ＯＰ１の底部の幅Ｗ１が単調減少していた。本例において、凹部ＯＰ１はライン形状を有するトレンチであり、マスクＭＫの開口ＯＰ２の幅Ｗ２は２６～２７ｎｍ程度であり、基板支持器１４の温度は－４０℃であった。
図６は、基板支持器の温度とシリコン含有膜に形成される凹部の底部の幅との相関関係の例を示すグラフである。図６の例では、基板支持器１４の温度が－４０℃では凹部ＯＰ１の底部の幅Ｗ１が１１．９ｎｍであった。基板支持器１４の温度が－３５℃では凹部ＯＰ１の底部の幅Ｗ１が１２．０ｎｍであった。基板支持器１４の温度が－３０℃では凹部ＯＰ１の底部の幅Ｗ１が１２．８ｎｍであった。このように、基板支持器１４の温度が高くなるに連れて、シリコン含有膜ＳＦに形成される凹部ＯＰ１の底部の幅Ｗ１が単調増加していた。本例において、凹部ＯＰ１はホールであり、マスクＭＫの開口ＯＰ２の幅Ｗ２は２６～２７ｎｍ程度であり、ＮＦ３ガスの流量は５～１００ｓｃｃｍであった。
図７は、一例の基板支持器を示す上面図である。図７に示される基板支持器１４Ａは、図２の基板支持器１４に代えて使用され得る。基板支持器１４Ａは、複数の領域ＺＮ１，ＺＮ２，…，ＺＮｎを有すること以外は基板支持器１４と同じ構成を備える。ｎは２以上の整数である。複数の領域ＺＮ１～ＺＮｎは、互いに異なる温度に加熱可能である。複数の領域ＺＮ１～ＺＮｎは、複数のヒータＨＴ１，ＨＴ２，…，ＨＴｎをそれぞれ含んでもよい。各ヒータＨＴｋは、対応する領域ＺＮｋ内に埋め込まれる。ｋは１以上ｎ以下の整数である。各ヒータＨＴｋは、交流電力が供給されることにより領域ＺＮｋを中心に基板支持器１４Ａを加熱することができる。各領域ＺＮｋの温度を調整することにより、各領域ＺＮｋに対応する基板Ｗの領域の温度を調整できる。よって、基板支持器１４Ａによれば、シリコン含有膜ＳＦに形成される凹部ＯＰ１の底部の幅Ｗ１を基板Ｗの領域毎に異ならせることができる。
図８は、別の一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図８に示されるプラズマ処理装置１Ａは、図２のプラズマ処理装置１に加えて、台１２２ａ、台１２２ｂ、台１２２ｃ、台１２２ｄ、容器１２４ａ、容器１２４ｂ、容器１２４ｃ及び容器１２４ｄを更に備え得る。プラズマ処理装置１Ａは、ローダモジュールＬＭ、ロードロックモジュールＬＬ１、ロードロックモジュールＬＬ２、トランスファーモジュール１２１及び観察装置ＯＣを更に備え得る。
台１２２ａ～１２２ｄは、ローダモジュールＬＭの一縁に沿って配列されている。台１２２ａ～１２２ｄのそれぞれの上には、容器１２４ａ～１２４ｄがそれぞれ設けられている。容器１２４ａ～１２４ｄの各々の中には、基板Ｗが収容され得る。容器１２４ａ～１２４ｄの各々は、例えばＦＯＵＰ（Ｆｒｏｎｔ－Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）と呼ばれる容器である。
ローダモジュールＬＭは、チャンバを提供している。ローダモジュールＬＭのチャンバの中には、搬送ロボットＲｂ１が設けられている。搬送ロボットＲｂ１は、容器１２４ａ～１２４ｄのうち任意の容器とロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２のうち任意のロードロックモジュールの予備減圧室との間で、基板Ｗを搬送するように構成されている。搬送ロボットＲｂ１は、任意のロードロックモジュールの予備減圧室と観察装置ＯＣとの間で、基板Ｗを搬送するように構成されている。搬送ロボットＲｂ１は、観察装置ＯＣと容器１２４ａ～１２４ｄのうち任意の容器との間で、基板Ｗを搬送するように構成されている。
ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２は、ローダモジュールＬＭの別の一縁に沿って設けられており、ローダモジュールＬＭに接続されている。ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２の各々は、予備減圧室を提供している。ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２は、トランスファーモジュール１２１にそれぞれ接続されている。
トランスファーモジュール１２１は、減圧可能なチャンバを提供している。トランスファーモジュール１２１のチャンバの中には、搬送ロボットＲｂ２が設けられている。トランスファーモジュール１２１には、チャンバ１０が接続されている。搬送ロボットＲｂ２は、ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２のうち任意のロードロックモジュールの予備減圧室と内部空間１０ｓとの間で基板Ｗを搬送するように構成されている。
観察装置ＯＣは、基板Ｗを観察するための装置である。観察装置ＯＣは、チャンバ１０の外部に設けられ得る。観察装置ＯＣは、光学観察装置であってもよいし、超音波観察装置であってもよい。基板Ｗは、搬送ロボットＲｂ１及び搬送ロボットＲｂ２によって、観察装置ＯＣとチャンバ１０との間で移動され得る。搬送ロボットＲｂ１によって基板Ｗが観察装置ＯＣ内に収容され、観察装置ＯＣ内において基板Ｗの位置合わせが行われた後に、観察装置ＯＣは、シリコン含有膜ＳＦの凹部ＯＰ１を観察する。観察装置ＯＣは、凹部ＯＰ１の形状を観察し、凹部ＯＰ１の幅Ｗ１を測定することができる。観察装置ＯＣは、マスクＭＫの開口ＯＰ２を観察してもよい。この場合、観察装置ＯＣは、開口ＯＰ２の形状を観察し、開口ＯＰ２の幅Ｗ２を測定することができる。観察装置ＯＣは、基板Ｗの複数の領域の各々において測定を行い、測定値を制御部８０に送信する。制御部８０は、プラズマ処理装置１Ａの各部を制御する。
図９は、別の一つの例示的実施形態に係るエッチング方法の流れ図である。図９に示すエッチング方法（以下、「方法ＭＴ２」という）は、図８のプラズマ処理装置１Ａにより実行され得る。方法ＭＴ２は、基板Ｗに適用される。方法ＭＴ２は、工程ＳＴ１～工程ＳＴ６に加えて、工程ＳＴ７、工程ＳＴ８、工程ＳＴ９及び工程ＳＴ１０を含み得る。工程ＳＴ７、工程ＳＴ８、工程ＳＴ９及び工程ＳＴ１０は、工程ＳＴ１の前において順に実行される。工程ＳＴ１０は、工程ＳＴ１と同時に実行されてもよいし、工程ＳＴ１の後に実行されてもよいし、工程ＳＴ２と同時に実行されてもよい。工程ＳＴ１～工程ＳＴ６は、図３の方法ＭＴ１と同じである。
工程ＳＴ７では、マスクＭＫの開口ＯＰ２の幅Ｗ２を測定する。開口ＯＰ２の幅Ｗ２は、観察装置ＯＣにより測定され得る。
工程ＳＴ８では、工程ＳＴ７において得られた測定値と、マスクＭＫの開口ＯＰ２の幅Ｗ２の設定値とを比較する。工程ＳＴ８は、制御部８０によって実行され得る。
工程ＳＴ９では、工程ＳＴ７において得られた測定値がマスクＭＫの開口ＯＰ２の幅Ｗ２の設定値を超える場合に、測定値と設定値との差分を算出する。工程ＳＴ９は、制御部８０によって実行され得る。
工程ＳＴ１０では、工程ＳＴ９において算出された差分に基づいて、エッチングパラメータＰＴＦの設定値を決定する。開口ＯＰ２の幅Ｗ２が大きくなるに連れて凹部ＯＰ１の底部の幅Ｗ１も大きくなる。工程ＳＴ１０は、制御部８０によって実行され得る。
方法ＭＴ２によれば、凹部ＯＰ１の底部の幅Ｗ１を目標値に近づけることができる。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、方法ＭＴ１及び方法ＭＴ２において用いられるプラズマ処理装置は、プラズマ処理装置１以外の容量結合型のプラズマ処理装置であってもよい。或いは、上記プラズマ処理装置は、誘導結合型のプラズマ処理装置又は電子サイクロトロン共鳴（ＥＣＲ）プラズマ処理装置であってもよい。或いは、上記プラズマ処理装置は、マイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置等であってもよい。
また、プラズマ処理装置は、第２の高周波電源６４の代わりに又は第２の高周波電源６４に加えて、負極性の直流電圧のパルスを断続的に又は周期的に下部電極１８に印加するように構成された直流電源を備えていてもよい。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、１０…チャンバ、１４…基板支持器、ＢＰ…副生成物、ＯＰ１…凹部、ＳＦ…シリコン含有膜、Ｗ…基板。

Claims (16)

  1. （ａ）プラズマ処理装置のチャンバ内の基板支持器上に基板を提供する工程であり、前記基板はシリコン含有膜を含む、工程と、
    （ｂ）前記基板支持器の温度を－２０℃以下に調整する工程と、
    （ｃ）前記チャンバ内に窒素含有ガスを含む処理ガスを供給する工程と、
    （ｄ）前記処理ガスから生成されたプラズマを用いて前記シリコン含有膜をエッチングする工程であり、前記シリコン含有膜をエッチングすることにより凹部が形成され、前記シリコン含有膜をエッチングすることにより前記凹部の側壁にシリコン及び窒素を含有する副生成物が付着する、工程と、
    を含み、
    （ｅ）前記（ｂ）の前に、前記副生成物の付着量によって前記凹部の底部の幅を調整するように、前記基板支持器の温度と前記処理ガスに含まれる窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータを設定する工程と、
    を含む、エッチング方法。
  2. 前記凹部の底部の幅と前記少なくとも１つのエッチングパラメータとの相関関係を用いて、前記少なくとも１つのエッチングパラメータの設定値が決定される、請求項１に記載のエッチング方法。
  3. 前記相関関係を用いて、前記基板支持器の温度の設定値が決定される、請求項２に記載のエッチング方法。
  4. 前記相関関係を用いて、前記窒素含有ガスの流量の設定値が決定される、請求項２又は３に記載のエッチング方法。
  5. （ｆ）前記凹部が形成された前記シリコン含有膜を用いて、前記基板に含まれる膜をエッチングする工程を更に含む、請求項１～４の何れか一項に記載のエッチング方法。
  6. 前記（ｆ）において、前記副生成物の揮発温度未満の温度で前記膜をエッチングする、請求項５に記載のエッチング方法。
  7. 前記基板は、前記シリコン含有膜上に開口を有するマスクを更に有し、
    前記エッチング方法は、
    （ｇ）前記（ａ）の前に、前記マスクの開口幅を測定する工程と、
    （ｈ）前記マスクの開口幅の測定値と、前記マスクの開口幅の設定値とを比較する工程と、
    （ｉ）前記測定値が前記設定値を超える場合に、前記測定値と前記設定値との差分を算出する工程と、
    （ｊ）前記差分に基づいて、前記少なくとも１つのエッチングパラメータの設定値を決定する工程と、
    を更に含む、請求項１～６の何れか一項に記載のエッチング方法。
  8. 前記シリコン含有膜が反射防止膜である、請求項１～７の何れか一項に記載のエッチング方法。
  9. 前記凹部のアスペクト比が５以下である、請求項１～８の何れか一項に記載のエッチング方法。
  10. 前記窒素含有ガスが、Ｎ２、ＮＦ３及びＮＨ３のうち少なくとも１つを含む、請求項１～９の何れか一項に記載のエッチング方法。
  11. 前記処理ガスが、炭素及びフッ素を含む、請求項１～１０の何れか一項に記載のエッチング方法。
  12. 前記処理ガスが、ハイドロカーボンガスとフッ素含有ガスとのガス混合物、フルオロカーボンガス及びハイドロフルオロカーボンガスのうち少なくとも１つを含む、請求項１１に記載のエッチング方法。
  13. （ａ）プラズマ処理装置のチャンバ内の基板支持器上に基板を提供する工程であり、前記基板は、シリコン及び窒素を含有する膜を含む、工程と、
    （ｂ）前記基板支持器の温度を－２０℃以下に調整する工程と、
    （ｃ）前記チャンバ内に、水素及びフッ素を含む処理ガスを供給する工程と、
    （ｄ）前記処理ガスから生成されたプラズマを用いて前記シリコン及び窒素を含有する膜をエッチングする工程であり、前記シリコン及び窒素を含有する膜をエッチングすることにより凹部が形成され、前記シリコン及び窒素を含有する膜をエッチングすることにより前記凹部の側壁にシリコン及び窒素を含有する副生成物が付着する、工程と、
    を含み、
    （ｅ）前記（ｂ）の前に、前記副生成物の付着量によって前記凹部の底部の幅を調整するように、前記基板支持器の温度を設定する工程と、
    を含む、エッチング方法。
  14. チャンバと、
    前記チャンバ内において基板を支持するための基板支持器であり、前記基板はシリコン含有膜を含む、基板支持器と、
    前記シリコン含有膜をエッチングするための処理ガスであり、窒素含有ガスを含む前記処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記チャンバ内の前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
    制御部と、
    を備え、
    前記制御部は、前記基板支持器の温度を－２０℃以下に調整するように構成され、
    前記制御部は、前記基板支持器の温度と前記処理ガスに含まれる窒素含有ガスの流量とのうち少なくとも１つのエッチングパラメータが設定値となるように、前記基板支持器と前記ガス供給部とのうち少なくとも１つを制御するように構成され、前記シリコン含有膜をエッチングすることにより生成されシリコン及び窒素を含有する副生成物は、前記シリコン含有膜をエッチングすることにより形成される凹部の側壁に付着し、前記設定値は、前記副生成物の付着量によって前記凹部の底部の幅を調整するように、設定される、プラズマ処理装置。
  15. 前記基板支持器は、複数の領域を有し、前記複数の領域は互いに異なる温度に加熱可能である、請求項１４に記載のプラズマ処理装置。
  16. 前記基板を観察するための観察装置を更に備える、請求項１４又は１５に記載のプラズマ処理装置。

JP2020163637A 2020-09-29 2020-09-29 エッチング方法及びプラズマ処理装置 Pending JP2022055923A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020163637A JP2022055923A (ja) 2020-09-29 2020-09-29 エッチング方法及びプラズマ処理装置
TW110134350A TW202217960A (zh) 2020-09-29 2021-09-15 蝕刻方法及電漿處理裝置
CN202111108783.1A CN114334595A (zh) 2020-09-29 2021-09-22 蚀刻方法和等离子体处理装置
KR1020210128118A KR20220043898A (ko) 2020-09-29 2021-09-28 에칭 방법 및 플라즈마 처리 장치
US17/488,322 US11710644B2 (en) 2020-09-29 2021-09-29 Etching method and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020163637A JP2022055923A (ja) 2020-09-29 2020-09-29 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2022055923A true JP2022055923A (ja) 2022-04-08

Family

ID=80822802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020163637A Pending JP2022055923A (ja) 2020-09-29 2020-09-29 エッチング方法及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US11710644B2 (ja)
JP (1) JP2022055923A (ja)
KR (1) KR20220043898A (ja)
CN (1) CN114334595A (ja)
TW (1) TW202217960A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US11171011B2 (en) * 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer

Also Published As

Publication number Publication date
US20220102159A1 (en) 2022-03-31
TW202217960A (zh) 2022-05-01
CN114334595A (zh) 2022-04-12
US11710644B2 (en) 2023-07-25
KR20220043898A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
CN110389607B (zh) 温度控制方法
US11127598B2 (en) Film etching method for etching film
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
CN110021524B (zh) 蚀刻方法
JP6441994B2 (ja) 多孔質膜をエッチングする方法
US11721522B2 (en) Plasma processing method and plasma processing apparatus
JP2022055923A (ja) エッチング方法及びプラズマ処理装置
US20210082712A1 (en) Method of etching silicon oxide film and plasma processing apparatus
US11810791B2 (en) Etching method, substrate processing apparatus, and substrate processing system
JP6666601B2 (ja) 多孔質膜をエッチングする方法
US20220262601A1 (en) Etching method and plasma processing apparatus
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
US20220389584A1 (en) Shower head, electrode unit, gas supply unit, substrate processing apparatus, and substrate processing system
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP2022032235A (ja) エッチング方法及びプラズマ処理装置
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
JP2021064677A (ja) 基板処理方法、基板、基板製造方法、及び基板支持器
JP2023002466A (ja) プラズマ処理方法、プラズマ処理装置及びプラズマ処理システム
CN112786442A (zh) 等离子体处理方法及等离子体处理装置
CN114496769A (zh) 蚀刻方法
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240410