JP2001135633A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001135633A
JP2001135633A JP31908799A JP31908799A JP2001135633A JP 2001135633 A JP2001135633 A JP 2001135633A JP 31908799 A JP31908799 A JP 31908799A JP 31908799 A JP31908799 A JP 31908799A JP 2001135633 A JP2001135633 A JP 2001135633A
Authority
JP
Japan
Prior art keywords
gas
fluorine
film
containing organic
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31908799A
Other languages
English (en)
Inventor
Nobuhiro Jiwari
信浩 地割
Shinichi Imai
伸一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP31908799A priority Critical patent/JP2001135633A/ja
Priority to US09/708,085 priority patent/US6787445B1/en
Publication of JP2001135633A publication Critical patent/JP2001135633A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3127Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 フッ素含有有機膜が堆積された半導体基板を
成膜装置から他の処理装置に搬送することなく、フッ素
含有有機膜を緻密化できるようにする。 【解決手段】 半導体基板100の上に、第1のシリコ
ン酸化膜101、金属膜102及び第2のシリコン酸化
膜103を順次形成した後、レジストパターン104を
マスクとし且つC58ガスを主成分とするエッチングガ
スを用いてドライエッチングを行なって、第2のシリコ
ン酸化膜103からなるハードマスク105を形成す
る。ハードマスク105をマスクとして金属膜102に
対してドライエッチングを行なって金属配線106を形
成した後、C58ガスを主成分とする原料ガスを用い
て、金属配線106同士の間及び上面にフッ素含有有機
膜107を堆積する。フッ素含有有機膜107をアルゴ
ンガスからなるプラズマに曝すことにより、フッ素含有
有機膜107を緻密化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、比誘電率が低いフ
ッ素含有有機膜を有する半導体装置の製造方法に関す
る。
【0002】
【従来の技術】近年めざましく進歩した半導体プロセス
技術により半導体素子及び金属配線の微細化及び高集積
化が図られているが、これに伴って、金属配線における
信号の遅延が半導体集積回路の動作速度に大きな影響を
及ぼすようになってきている。
【0003】このため、炭素原子及びフッ素原子を主成
分とし、比誘電率がSiO2 膜又はSiOF膜等の無機
膜よりも低いフッ素含有有機膜(フルオロカーボン膜)
を成膜する技術が望まれる。
【0004】フッ素含有有機膜の比誘電率は、2程度で
あって、SiOF膜の比誘電率(3.5〜3.8程度)
よりも低いので、フッ素含有有機膜を金属配線同士の間
又は上面に堆積すると、金属配線における信号遅延を低
減することができる。
【0005】ところが、前述のフッ素を含む原料ガスを
用いて堆積されたフッ素含有有機膜は、緻密性が低いた
め、機械的強度、耐熱性及び耐薬品性等が十分でないと
いう問題がある。
【0006】そこで、特開平10−199976号公報
においては、ポリテトラフルオロエチレン系樹脂又は環
状フッ素樹脂・シロキサン共重合体をフルオロカーボン
系の溶剤に溶かしてなる溶液を基板上に回転塗布して得
たフッ素含有有機膜に対して、不活性ガス例えば窒素ガ
スの雰囲気中において400℃の温度下で30分間保持
するアニールを行なうことにより、フッ素含有有機膜を
緻密化して、耐酸化性及び耐熱性を向上させる方法が提
案されている。
【0007】
【発明が解決しようとする課題】しかしながら、前記従
来の方法は、回転塗布装置等の成膜装置においてフッ素
含有有機膜を形成した後、フッ素含有有機膜が形成され
た基板を成膜装置からアニール装置に搬送し、該アニー
ル装置においてアニールを行なって緻密化しなければな
らないため、工程が複雑化すると共に、搬送中にパーテ
ィクルが付着して歩留りが低下するという問題がある。
また、フッ素含有有機膜中に大気中の水分が取り込ま
れ、取り込まれた水分と膜中の遊離フッ素とが反応して
フッ酸が形成されるので、フッ酸が金属配線を腐食させ
てしまうという問題がある。
【0008】前記に鑑み、フッ素含有有機膜が堆積され
た半導体基板を成膜装置から他の処理装置に搬送するこ
となく、フッ素含有有機膜を緻密化できるようにするこ
とを目的とする。
【0009】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第1の半導体装置の製造方法は、プラ
ズマ処理装置の反応室内において、フルオロカーボンを
主成分とする原料ガスを用いて、半導体基板上にフッ素
含有有機膜を堆積する堆積工程と、前記と同一の反応室
内において、フッ素含有有機膜を希ガスからなるプラズ
マに曝すことにより、該フッ素含有有機膜を緻密化する
緻密化工程とを備えている。
【0010】第1の半導体装置の製造方法によると、同
一の反応室内において、半導体基板上にフッ素含有有機
膜を堆積する工程と、堆積されたフッ素含有有機膜を緻
密化する工程とを行なうため、半導体基板を緻密化のた
めにアニール装置に搬送する必要がなくなるので、工程
数を低減できると共に、搬送中にパーティクルが付着し
て歩留りが低下する事態を防止できる。
【0011】第1の半導体装置の製造方法において、堆
積工程は、半導体基板を冷却しながらフッ素含有有機膜
を堆積する工程を含むことが好ましい。このようにする
と、フッ素含有有機膜の堆積レートが向上する。
【0012】第1の半導体装置の製造方法において、緻
密化工程は、半導体基板を反応室内のプラズマ発生領域
の方に移動した状態で、フッ素含有有機膜を希ガスから
なるプラズマに曝す工程を含むことが好ましい。このよ
うにすると、フッ素含有有機膜の緻密化が促進される。
【0013】本発明に係る第2の半導体装置の製造方法
は、半導体基板上に堆積された金属膜の上にレジスト膜
又は絶縁膜からなるマスクパターンを形成する工程と、
金属膜に対してマスクパターンを用いてドライエッチン
グを行なって、金属膜からなる複数の金属配線を形成す
る工程と、プラズマ処理装置の反応室内において、フル
オロカーボンを主成分とする原料ガスを用いて、複数の
金属配線同士の間及び上面にフッ素含有有機膜からなる
層間絶縁膜を堆積する工程と、前記と同一の反応室内に
おいて、フッ素含有有機膜を希ガスからなるプラズマに
曝すことにより、フッ素含有有機膜を緻密化する工程と
を備えている。
【0014】第2の半導体装置の製造方法によると、第
1の半導体装置の製造方法と同様、半導体基板を緻密化
のためにアニール装置に搬送する必要がなくなるため、
工程数を低減できると共に、搬送中にパーティクルが付
着して歩留りが低下するという問題を回避できる。
【0015】また、第2の半導体装置の製造方法による
と、半導体基板を緻密化のためにアニール装置に搬送す
る必要がなくなるため、フッ素含有有機膜中に大気中の
水分が取り込まれ、取り込まれた水分と膜中の遊離フッ
素とが反応してフッ酸が生成される事態を回避できるの
で、フッ酸が金属配線を腐食させることを防止できる。
【0016】第2の半導体装置の製造方法において、マ
スクパターンを形成する工程は、金属膜の上に絶縁膜を
堆積する工程と、絶縁膜の上にレジストパターンを形成
する工程と、レジストパターンを用いて絶縁膜に対して
ドライエッチングを行なってマスクパターンを形成する
工程とを含み、絶縁膜に対してドライエッチングを行な
う工程は、前記と同一の反応室内において行なわれるこ
とが好ましい。
【0017】このように、絶縁膜に対してドライエッチ
ングを行なう工程を、堆積工程及び緻密化工程と同様の
反応室内で行なうと、工程数及びパーティクルの付着を
一層低減することができる。
【0018】第1又は第2の半導体装置の製造方法にお
いて、フルオロカーボンは、C58、C36又はC46
であることが好ましい。
【0019】このようにすると、C58ガス、C36
ス又はC46ガスはいずれも炭素の二重結合を有してお
り、成膜時に炭素の二重結合が切れて各炭素原子が遊離
フッ素と結合するため、フッ素含有有機膜中の遊離フッ
素が減少するので、堆積されたフッ素含有有機膜は、他
のフルオロカーボンガスを用いて堆積したフッ素含有有
機膜よりも緻密になる。また、C58ガス、C36ガス
及びC46ガスは、大気寿命が短いと共にGWP100
小さいため、地球の温暖化を招き難い。
【0020】第1又は第2の半導体装置の製造方法にお
いて、希ガスはアルゴンガスであることが好ましい。
【0021】ところで、アルゴンガスを成膜用の原料ガ
スの添加すると、堆積レートが向上するので、成膜用の
原料ガスにはアルゴンガスを添加することが多い。従っ
て、アルゴンガスからなるプラズマを用いて緻密化する
と、成膜工程と緻密化工程とで同じ希ガスを使えるの
で、成膜工程と緻密化工程とを同一の反応室で行なうこ
とが容易になる。
【0022】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体製造装置の製造方法について説明するが、その前
提として、該製造方法に用いるプラズマ処理装置につい
て図1を参照しながら説明する。
【0023】図1は誘導結合型のプラズマ処理装置の概
略断面構造を示しており、反応室10の底部には試料台
となる下部電極11が配置され、該下部電極11は半導
体基板12を保持している。
【0024】反応室10には、C58ガスを供給する第
1のガスボンベ13A、Arガスを供給する第2のガス
ボンベ13B、及びO2 ガスを供給する第3のガスボン
ベ13Cが接続されており、反応室10には第1、第2
及び第3のガスボンベ13A、13B、13Cから、流
量が制御されたC58ガス、Arガス及びO2 ガスがそ
れぞれ導入される。また、反応室10には、流路開閉弁
14、ターボ分子ポンプ(TMP)15及びドライポン
プ(DP)16からなるガス排気手段が設けられてい
る。
【0025】反応室10の側壁の外部には柱状コイル1
7が設けられており、柱状コイル17の一端は第1のマ
ッチング回路18を介して第1の高周波電源19に接続
されていると共に、柱状コイル17の他端は反応室10
の側壁に接続されることにより接地されている。第1の
高周波電源19から柱状コイル17に高周波電力を印加
すると、反応室10に高周波誘導電磁場が発生し、これ
によって、反応室10内に供給されるC58ガス、Ar
ガス及びO2 ガスはプラズマ化される。また、下部電極
11には、コンデンサ21、第2のマッチング回路22
及び第2の高周波電源23が接続されており、第2の高
周波電源23から下部電極11に高周波電力を印加する
と、反応室10内に発生した粒子は下部電極11ひいて
は半導体基板12に向かって照射される。
【0026】以下、前記の誘導結合型のプラズマ処理装
置を用いて行なう、一実施形態に係る半導体装置の製造
方法について、図1及び図2(a)〜(e)を参照しな
がら説明する。
【0027】まず、図2(a)に示すように、シリコン
からなる半導体基板100の上に、例えば熱酸化膜から
なる第1のシリコン酸化膜101、例えばアルミニウム
又は銅からなる金属膜102、及び例えばTEOSから
なる第2のシリコン酸化膜103を順次形成する。次
に、第2のシリコン酸化膜103の上にレジスト膜を塗
布した後、該レジスト膜に対して周知のフォトリソグラ
フィを行なって、配線形状と対応するパターンを有する
レジストパターン104を形成し、その後、半導体基板
100を、図1に示すプラズマ処理装置の下部電極11
上に静電吸着により保持する。
【0028】次に、図1に示す反応室10に、第1のガ
スボンベ13AからC58ガスを、第2のガスボンベ1
3BからArガスを、第3のガスボンベ13CからO2
ガスをそれぞれ導入すると共に、第1の高周波電源19
から柱状コイル17に、例えば2.0MHzの周波数を
持つ第1の高周波電力を400〜3000Wのパワーで
印加して、反応室10内にC58/Ar/O2 プラズマ
を発生させる。C58ガスとArガスとの混合割合は体
積流量比で1:4から1:300までの範囲内が好まし
く、O2 ガスの混合割合はC58ガスの流量に対して5
vol%以上が好ましい。
【0029】また、第2の高周波電源23から下部電極
12に、例えば1.8MHzの周波数を持つ第2の高周
波電力を0.5〜7.0W/cm2 (ウエハ面積1cm
2 当たりの電力)のパワーで印加して、C58/Ar/
2 プラズマ中のエッチング種を半導体基板100に引
き込む。このようにすると、第2のシリコン酸化膜10
3が選択的にドライエッチングされるので、図2(b)
に示すように、第2のシリコン酸化膜103からなるハ
ードマスク105が形成される。
【0030】次に、C58ガス及びArガスの導入を停
止すると共にO2 ガスの流量を増加することにより、反
応室10にO2 プラズマを発生させて、図2(c)に示
すように、レジストパターン104をアッシングにより
除去する。
【0031】次に、図示は省略しているが、第1〜第3
のガスボンベ13A、13B、13Cを他のガスボンベ
に切り替えて、反応室10に、Cl2 ガス、CHF3
ス又はBCl3 ガス等の周知のエッチングガスを導入す
ることにより、ハードマスク105を用いて金属膜10
2に対してドライエッチングを行なって、図2(d)に
示すように、金属膜102からなる金属配線106を形
成する。
【0032】次に、他のガスボンベを第1及び第2のガ
スボンベ13A、13Bに切り替えて、C58ガス及び
Arガスを導入すると共に、第1の高周波電源19から
柱状コイル17に、例えば2.0MHzの周波数を持つ
第1の高周波電力を400〜3000Wのパワーで印加
して、反応室10内にC58/Arプラズマを発生させ
る。C58ガスとArガスとの混合割合は体積流量比で
1:1から1:10までの範囲内が好ましい。尚、O2
ガスについては、混合しなくてもよいが、堆積条件によ
っては若干量混合してもよい。
【0033】また、第2の高周波電源23から下部電極
12に、例えば1.8MHzの周波数を持つ第2の高周
波電力を0〜7.0W/cm2 のパワー(第2の高周波
電力は印加しなくてもよい。)で印加して、図2(e)
に示すように、半導体基板100の上に全面に亘って、
4以下の比誘電率を持ち層間絶縁膜となるフッ素含有有
機膜107を堆積する。
【0034】次に、第1のガスボンベ13AからのC5
8ガスの導入を停止する一方、第2のガスボンベ13
Bからのアルゴンガスの導入を継続すると共に、第1の
高周波電源19から柱状コイル17に例えば2.0MH
zの周波数を持つ第1の高周波電力を400〜3000
Wのパワーで印加し且つ第2の高周波電源23から下部
電極12に例えば1.8MHzの周波数を持つ第2の高
周波電力を0〜7.0W/cm2 のパワーで印加して、
フッ素含有有機膜107をArプラズマに曝す。尚、ア
ルゴンガスの導入量は、特に限定されないが、標準状態
における1分間の体積流量として180mL/min程
度が好ましい。
【0035】このようにして、フッ素含有有機膜107
をArプラズマに曝すと、フッ素含有有機膜107はプ
ラズマの輻射熱によって加熱されるので、膜の温度は3
00℃程度まで上昇する。フッ素含有有機膜を300℃
程度の温度下で30秒間程度保持すると、該フッ素含有
有機膜107は緻密化される。
【0036】図3(a)はプラズマに曝す前のフッ素含
有有機膜のポリマー構造を示し、図3(b)はプラズマ
に曝した後のフッ素含有有機膜のポリマー構造を示して
いる。図3(a)と図3(b)との対比から明らかなよ
うに、フッ素含有有機膜をArプラズマに曝すと、フッ
素含有有機膜の温度が上昇して、ポリマー構造中に存在
していた遊離フッ素が炭素原子と結合する。このため、
遊離フッ素の数が減少するので、フッ素含有有機膜10
7は緻密化する。
【0037】本実施形態によると、同一の反応室10の
内部において、半導体基板100上にフルオロカーボン
(例えばC58ガス)を用いてフッ素含有有機膜107
を堆積する工程と、堆積されたフッ素含有有機膜107
を希ガス(例えばArガス)からなるプラズマに曝して
緻密化する工程とを行なうため、半導体基板100を緻
密化のために成膜装置からアニール装置に搬送する必要
がなくなる。このため、工程数を低減できると共に、搬
送中にパーティクルが付着して歩留りが低下する事態を
回避できる。また、フッ素含有有機膜107中に大気中
の水分が取り込まれ、取り込まれた水分と膜中の遊離フ
ッ素とが反応してフッ酸が形成されて、該フッ酸が金属
配線を腐食させることを防止できる。
【0038】さらに、本実施形態においては、エッチン
グガスとして知られているC58ガスを成膜用の原料ガ
スとしても用いるため、第2のシリコン酸化膜103を
選択的にエッチングしてハードマスク105を形成する
工程と、フッ素含有有機膜107を堆積する工程とを、
同一の反応室10の内部において行なうことができるの
で、工程数を一層削減できると共に、搬送中にパーティ
クルが付着する事態を一層回避できる。
【0039】ところで、前記の実施形態においては、下
部電極11の温度については、特に説明しなかったが、
堆積時には下部電極11を低温にして半導体基板100
の温度を低くすると、堆積レートが速くなるので、フッ
素含有有機膜107を効率良く得ることができる。
【0040】従って、フッ素含有有機膜107を堆積す
る工程においては下部電極11を冷却して半導体基板1
00の温度を低くしておくことが好ましい。ところが、
半導体基板100の温度を低くしておくと、フッ素含有
有機膜107をArプラズマに曝して緻密化する際の効
率が悪くなる。
【0041】そこで、緻密化工程においては、下部電極
11に通常設けられている突き上げピン(図示は省略し
ている。)を押し上げて、下部電極11に保持されてい
る半導体基板100を下部電極11から数cm程度持ち
上げることにより、半導体基板100を、冷却されてい
る下部電極11から離すと共にプラズマ発生領域に接近
させることが好ましい。このようにすると、低温で堆積
することによりフッ素含有有機膜107を効率良く得ら
れると共に、得られたフッ素含有有機膜107をプラズ
マ発生領域に接近させることにより緻密にすることがで
きる。
【0042】尚、フッ素含有有機膜107を堆積するた
めの原料ガスとしては、C58ガスに代えて、CF4
ス、C26ガス、C36ガス、C46ガス又はC48
ス等を用いることができるが、C58ガス、C36ガス
又はC48ガスは、他のパーフルオロカーボンガスより
も好ましい。その理由は、C58ガス、C36ガス又は
48ガスはいずれも炭素の二重結合を有しているた
め、成膜時に炭素の二重結合が切れて各炭素原子が遊離
フッ素と結合する。このため、フッ素含有有機膜107
中の遊離フッ素が減少するので、堆積されたフッ素含有
有機膜107は緻密になる。
【0043】[表1]は、ガスの種類と、大気寿命及び
GWP100 (二酸化炭素の100年間の温暖化能力を1
としたときの各ガスの温暖化能力を定量化した値)との
関係を示している。
【0044】
【表1】
【0045】[表1]から分かるように、C58ガス、
36ガス及びC46ガスは、大気寿命が短いと共にG
WP100 が小さいため、地球の温暖化を招き難いので、
他のパーフルオロカーボンガスよりも好ましい。
【0046】また、C58ガス、C36ガス又はC46
ガスを原料ガスとして堆積したフッ素含有有機膜107
は、他のパーフルオロカーボンガスを用いて堆積された
フッ素含有有機膜に比べて、膜中に含まれる遊離フッ素
の数が少ないので、フッ素含有有機膜107の金属配線
106及び第1シリコン酸化膜101に対する密着性が
向上する。
【0047】ところで、フッ素含有有機膜107を堆積
するための原料ガスとしては、C58ガスは、他のパー
フルオロカーボンガス例えばC26ガス又はC48ガス
よりも好ましい。その理由は、C58ガスを用いて堆積
されたフッ素含有有機膜の比誘電率は、他のパーフルオ
ロカーボンガスを用いて堆積されたフッ素含有有機膜の
比誘電率に比べて小さいからである。
【0048】図4は、C58ガス、C26ガス及びC4
8ガスを用いて堆積したフッ素含有有機膜のXPS測
定結果を示している。図4から分かるように、C58
スを用いて堆積したフッ素含有有機膜は、C26ガス又
はC48ガスを用いて堆積したフッ素含有有機膜に比べ
て、膜中に含まれるフッ素原子の量が多いことが確認で
きる。
【0049】膜中に含まれるフッ素原子の量が多い理由
は、ガス分子量の大きいC58ガスを用いてプラズマを
生成するため、有機膜を構成するCxy分子におけるフ
ッ素原子の数が多くなるからである。
【0050】例えば、C26ガスとC58ガスとを比較
すると、C26及びC58は、 C26→C25↓+F↑ C58→C57↓+F↑ のように解離する。有機膜となるのはC25又はC57
であるから、C57が堆積してできた膜は、C25が堆
積してできた膜に比べて、膜中のフッ素は当然多くな
る。
【0051】従って、C58ガスを用いて堆積したフッ
素含有有機膜107からなる層間絶縁膜における配線間
容量は、他のパーフルオロカーボンガスを用いて堆積し
たフッ素含有有機膜からなる層間絶縁膜の配線間容量よ
りも小さくなるので、金属配線106における配線遅延
は低減する。
【0052】尚、フッ素含有有機膜107を緻密化する
工程においては、アルゴンガスからなるプラズマを用い
たが、これに代えて、ヘリウムガス等の他の希ガスから
なるプラズマを用いてもよい。希ガスからなるプラズマ
は、フッ素含有有機膜107と化学的な反応を起こさな
いので、フッ素含有有機膜107の特性が変化する恐れ
はない。また、ヘリウムガスはアルゴンガスよりも熱伝
導率が高いため、フッ素含有有機膜107の温度を速や
かに上昇させるので、フッ素含有有機膜107は速やか
に緻密化される。
【0053】
【発明の効果】本発明に係る第1又は第2の半導体装置
の製造方法によると、半導体基板を緻密化のためにアニ
ール装置に搬送する必要がなくなるので、工程数を低減
できると共に、搬送中にパーティクルが付着して歩留り
が低下するという事態を防止できる。
【0054】特に、第2の半導体装置の製造方法による
と、フッ素含有有機膜中に取り込まれた水分と膜中の遊
離フッ素とが反応してフッ酸が生成される事態を回避で
きるので、フッ酸が金属配線を腐食させることを防止で
きる。
【図面の簡単な説明】
【図1】図1は本発明の一実施形態に係る半導体装置の
製造方法に用いられる誘導結合型のプラズマ処理装置の
全体構成を示す断面図である。
【図2】(a)〜(e)は、本発明の一実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図3】(a)はプラズマに曝す前のフッ素含有有機膜
のポリマー構造を示し、(b)はプラズマに曝した後の
フッ素含有有機膜のポリマー構造を示している。
【図4】C58ガス、C26ガス及びC48ガスを用い
て堆積したフッ素含有有機膜のXPS測定結果を示す図
である。
【符号の説明】
10 反応室 11 下部電極 12 半導体基板 13A 第1のガスボンベ 13B 第2のガスボンベ 13C 第3のガスボンベ 14 流路開閉弁 15 ターボ分子ポンプ 16 ドライポンプ 17 柱状コイル 18 第1のマッチングコイル 19 第1の高周波電源 21 コンデンサ 22 第2のマッチング回路 23 第2の高周波電源 100 半導体基板 101 第1のシリコン酸化膜 102 金属膜 103 第2のシリコン酸化膜 104 レジストパターン 105 ハードマスク 106 金属配線 107 フッ素含有有機膜
フロントページの続き Fターム(参考) 5F004 BA20 BB11 BB18 BB22 BD04 CA01 CA06 DA00 DA04 DA11 DA16 DA23 DA26 DB03 DB09 DB16 EA06 EB02 EB03 FA08 5F033 HH08 HH11 QQ00 QQ28 QQ98 RR26 SS01 SS15 XX18 XX33 5F058 AA10 AC05 AC10 AE05 AF02 AG06 AG07 AH02 AH10

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 プラズマ処理装置の反応室内において、
    フルオロカーボンを主成分とする原料ガスを用いて、半
    導体基板上にフッ素含有有機膜を堆積する堆積工程と、 前記反応室内において、前記フッ素含有有機膜を希ガス
    からなるプラズマに曝すことにより、前記フッ素含有有
    機膜を緻密化する緻密化工程とを備えていることを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 前記堆積工程は、前記半導体基板を冷却
    しながら前記フッ素含有有機膜を堆積する工程を含むこ
    とを特徴とする請求項1に記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記緻密化工程は、前記半導体基板を前
    記反応室内のプラズマ発生領域の方に移動した状態で、
    前記フッ素含有有機膜を前記希ガスからなるプラズマに
    曝す工程を含むことを特徴とする請求項1又は2に記載
    の半導体装置の製造方法。
  4. 【請求項4】 半導体基板上に堆積された金属膜の上に
    レジスト膜又は絶縁膜からなるマスクパターンを形成す
    る工程と、 前記金属膜に対して前記マスクパターンを用いてドライ
    エッチングを行なって、前記金属膜からなる複数の金属
    配線を形成する工程と、 プラズマ処理装置の反応室内において、フルオロカーボ
    ンを主成分とする原料ガスを用いて、前記複数の金属配
    線同士の間及び上面にフッ素含有有機膜からなる層間絶
    縁膜を堆積する工程と、 前記反応室内において、前記フッ素含有有機膜を希ガス
    からなるプラズマに曝すことにより、前記フッ素含有有
    機膜を緻密化する工程とを備えていることを特徴とする
    半導体装置の製造方法。
  5. 【請求項5】 前記マスクパターンを形成する工程は、
    前記金属膜の上に前記絶縁膜を堆積する工程と、前記絶
    縁膜の上にレジストパターンを形成する工程と、前記レ
    ジストパターンを用いて前記絶縁膜に対してドライエッ
    チングを行なって前記マスクパターンを形成する工程と
    を含み、 前記絶縁膜に対してドライエッチングを行なう工程は、
    前記反応室内において行なわれることを特徴とする請求
    項4に記載の半導体装置の製造方法。
  6. 【請求項6】 前記フルオロカーボンは、C58、C3
    6又はC46であることを特徴とする請求項1又は4
    に記載の半導体装置の製造方法。
  7. 【請求項7】 前記希ガスは、アルゴンガスであること
    を特徴とする請求項1又は4に記載の半導体装置の製造
    方法。
JP31908799A 1999-11-10 1999-11-10 半導体装置の製造方法 Pending JP2001135633A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31908799A JP2001135633A (ja) 1999-11-10 1999-11-10 半導体装置の製造方法
US09/708,085 US6787445B1 (en) 1999-11-10 2000-11-08 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31908799A JP2001135633A (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001135633A true JP2001135633A (ja) 2001-05-18

Family

ID=18106355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31908799A Pending JP2001135633A (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6787445B1 (ja)
JP (1) JP2001135633A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022319A1 (ja) * 2004-08-25 2006-03-02 Tokyo Electron Limited プラズマ成膜方法及びその装置
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
US8608121B2 (en) 2007-07-06 2013-12-17 Kabushiki Kaisha Toshiba Device and method for fixing a reactor metering pipe

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776736B2 (en) * 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP2006135303A (ja) * 2004-10-05 2006-05-25 Tokyo Electron Ltd プラズマ成膜方法及びプラズマ成膜装置、並びにプラズマ成膜装置に用いられる記憶媒体
KR101425760B1 (ko) * 2010-08-27 2014-08-01 도쿄엘렉트론가부시키가이샤 에칭 방법, 기판 처리 방법, 패턴 형성 방법, 반도체 소자의 제조 방법, 및 반도체 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JPH10199976A (ja) 1997-01-10 1998-07-31 Sony Corp 多層配線の製造方法
EP0881668A3 (en) * 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
JP4141021B2 (ja) * 1998-09-18 2008-08-27 東京エレクトロン株式会社 プラズマ成膜方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022319A1 (ja) * 2004-08-25 2006-03-02 Tokyo Electron Limited プラズマ成膜方法及びその装置
JP2006093664A (ja) * 2004-08-25 2006-04-06 Tokyo Electron Ltd プラズマ成膜方法及びその装置
EP1786029A1 (en) * 2004-08-25 2007-05-16 Tokyo Electron Limited Plasma film-forming method and apparatus therefor
EP1786029A4 (en) * 2004-08-25 2009-01-07 Tokyo Electron Ltd PROCESS FOR FORMING PLASMA FILM AND IDOINE APPARATUS
KR100922448B1 (ko) 2004-08-25 2009-10-21 도쿄엘렉트론가부시키가이샤 플라즈마 성막방법 및 그 장치
KR100944557B1 (ko) * 2004-08-25 2010-02-25 도쿄엘렉트론가부시키가이샤 플라즈마 성막방법
US8608121B2 (en) 2007-07-06 2013-12-17 Kabushiki Kaisha Toshiba Device and method for fixing a reactor metering pipe
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
US6787445B1 (en) 2004-09-07

Similar Documents

Publication Publication Date Title
CN105917440B (zh) 用于在双镶嵌结构中蚀刻电介质阻挡层的方法
US6919270B2 (en) Method of manufacturing silicon carbide film
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
KR20080106290A (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
JP2001060584A (ja) 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理
US6693047B1 (en) Method for recycling semiconductor wafers having carbon doped low-k dielectric layers
JP3400918B2 (ja) 半導体装置の製造方法
JP4298975B2 (ja) 半導体素子の製造方法
JPS61170050A (ja) 低抵抗接点の形成方法
JP2004235637A (ja) エッチストップ層の2段階形成方法
JP2001135633A (ja) 半導体装置の製造方法
EP3627538A1 (en) Method for etching porous film
JP2001135630A (ja) 半導体装置の製造方法
JPH1197533A (ja) 半導体集積回路及びその製造方法
JP3838614B2 (ja) 半導体装置の製造方法
US6856020B2 (en) Semiconductor device and method for fabricating the same
McDonald et al. Techniques for fabrication of wafer scale interconnections in multichip packages
JP4381694B2 (ja) 試料の表面処理方法
JP6666601B2 (ja) 多孔質膜をエッチングする方法
US11244804B2 (en) Etching method, plasma processing apparatus, and processing system
JP2018107427A (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
KR100683416B1 (ko) 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법
TW461026B (en) Method for forming a conductor in fluorinated silicate glass (FSG) layer
JPH0969518A (ja) シリコン化合物系絶縁膜の成膜方法
JPH0950993A (ja) 絶縁膜形成方法と半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205