CN104900511A - 等离子体蚀刻方法和等离子体蚀刻装置 - Google Patents

等离子体蚀刻方法和等离子体蚀刻装置 Download PDF

Info

Publication number
CN104900511A
CN104900511A CN201510097179.1A CN201510097179A CN104900511A CN 104900511 A CN104900511 A CN 104900511A CN 201510097179 A CN201510097179 A CN 201510097179A CN 104900511 A CN104900511 A CN 104900511A
Authority
CN
China
Prior art keywords
plasma
gas
high frequency
container handling
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510097179.1A
Other languages
English (en)
Other versions
CN104900511B (zh
Inventor
中川显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104900511A publication Critical patent/CN104900511A/zh
Application granted granted Critical
Publication of CN104900511B publication Critical patent/CN104900511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种等离子体蚀刻方法和等离子体蚀刻装置。在蚀刻对象膜上形成孔的等离子体蚀刻方法中，交替地重复在第1条件下将等离子体生成用高频电力施加单元导通而在处理容器内生成至少含有CxFy气体和质量比Ar气体的质量轻的稀有气体的处理气体的等离子体的工序和在第2条件下将等离子体生成用高频电力施加单元断开而使处理容器内的处理气体的等离子体消失的工序。另外，以使第2条件下的负的直流电压的绝对值大于第1条件下的所述负的直流电压的绝对值的方式自直流电源施加负的直流电压。

Description

等离子体蚀刻方法和等离子体蚀刻装置
技术领域
本发明的各技术方案和实施方式涉及等离子体蚀刻方法和等离子体蚀刻装置。
背景技术
以往，在半导体装置的制造工序中，使用使等离子体作用于配置在处理腔室内的基板(例如半导体晶圆)而进行蚀刻的等离子体蚀刻方法。例如，在半导体装置的制造工序中，要在二氧化硅膜上形成接触孔(日文：コンタクトホール)等情况下，使用该等离子体蚀刻方法。此外，近年来，在接触孔中，要求孔径微细且孔较深的、高深宽比的接触孔(HARC(High AspectRatio Contact))，并要求在抑制产生由接触孔内的孔扩展而成的拱形(日文：ボーイング)而维持铅垂的侧壁形状的同时形成这样的接触孔。
另外，在日本特开2010－219491号公报中，公知的是，使用以C4F8气体那样的氟碳气体(CxFy)为代表的含有卤元素的气体，以及还使用含有Ar气体、O2气体等其他气体的气体，对等离子体蚀刻装置的上部电极施加直流电压，使高速电子入射到半导体晶圆中而对ArF光致抗蚀剂那样的耐蚀刻性较低的有机膜进行改性，从而形状良好且以较高的蚀刻速率对被蚀刻膜蚀刻而形成高深宽比的孔。
发明内容
但是，在日本特开2010－219491号公报所公开的技术中，不能发射足够的二次电子，当为了得到高深宽比而继续蚀刻时，会在被蚀刻膜的孔内形成拱形。本申请的目的在于，进一步抑制产生这样的拱形。
在本申请的等离子体蚀刻方法的技术方案的一个例子中，使用等离子体蚀刻装置在蚀刻对象膜上形成孔，该等离子体蚀刻装置包括：处理容器，其用于容纳被处理体，能够对该处理容器的内部进行真空排气；下部电极，其配置在所述处理容器内并作为被处理体的载置台发挥作用；上部电极，其以与所述下部电极相对的方式配置在所述处理容器内；处理气体供给单元，其用于向所述处理容器内供给至少含有CxFy气体和质量比Ar气体的质量轻的稀有气体的处理气体；等离子体生成用高频电力施加单元，其用于向所述上部电极和所述下部电极中的至少一者施加等离子体生成用的高频电力；以及直流电源，其用于向所述上部电极施加负的直流电压。另外，在本申请的等离子体蚀刻方法中，交替地重复在第1条件下将所述等离子体生成用高频电力施加单元导通而生成被供给到所述处理容器内的所述处理气体的等离子体的工序和在第2条件下将所述等离子体生成用高频电力施加单元断开而使所述处理容器内的处理气体的等离子体消失的工序，并以使所述第2条件下的所述负的直流电压的绝对值大于所述第1条件下的所述负的直流电压的绝对值的方式自所述直流电源施加电压，从而对所述蚀刻对象膜进行蚀刻而形成孔。
发明的效果
采用本发明的各技术方案和实施方式，能起到进一步抑制产生拱形这样的有利的效果。
附图说明
图1是表示能够实施本发明的第1实施方式的等离子体蚀刻方法的等离子体蚀刻装置的一个例子的概略剖视图。
图2是表示图1的等离子体蚀刻装置中的、与第1高频电源相连接的第1匹配器的构造的图。
图3A～3C是表示应用本发明的第1实施方式的等离子体蚀刻方法的、作为被处理体的半导体晶圆的构造例的剖视图。
图4是表示在等离子体鞘层较厚的情况下的、上部电极被施加负的直流电压而产生的二次电子的运动的示意图。
图5是表示本发明的第1实施方式的等离子体蚀刻方法中的第1高频电源、第2高频电源以及第1直流电源的状态的时序图。
图6是表示在不存在等离子体鞘层的情况下的、上部电极被施加负的直流电压而产生的二次电子的运动的示意图。
图7是表示本发明的第1实施方式的等离子体蚀刻方法中的高频电力的导通、断开与向晶圆入射的入射电子电流之间的关系的图表。
图8是表示本发明的第1实施方式的等离子体蚀刻方法中的第1高频电源、第2高频电源以及第1直流电源的状态的另一例子的时序图。
图9是表示图1的装置的第1直流电源的另一例子的示意图。
图10A和图10B是用于对将氦气用作稀释气体的情况和将氩气用作稀释气体的情况进行比较的图。
图11A～图11C是表示被处理体的另一个例子的图。
图12是表示沉积物的图。
具体实施方式
以下，根据附图详细说明本申请的等离子体蚀刻方法和等离子体蚀刻装置的实施方式。此外，由本实施方式所说明的发明并不受限定。实施方式能够在处理内容不矛盾的范围内进行适当组合。以下，参照附图具体说明本发明的实施方式。
第1实施方式
图1是表示能够实施本发明的第1实施方式的等离子体蚀刻方法的等离子体蚀刻装置的一个例子的概略剖视图。
等离子体蚀刻装置构成为电容耦合型平行平板等离子体蚀刻装置，该等离子体蚀刻装置具有例如由表面被阳极氧化处理后的铝构成的大致圆筒状的腔室(处理容器)10。该腔室10被安全接地。
在腔室10的底部，隔着由陶瓷等构成的绝缘板12配置有圆柱状的基座支承台14，在该基座支承台14之上设有由例如铝构成的基座16。基座16作为下部电极发挥作用，在基座16之上载置作为被处理基板的半导体晶圆W。
在基座16的上表面设有利用静电力吸附并保持半导体晶圆W的静电卡盘18。该静电卡盘18具有利用一对绝缘层或绝缘片夹持由导电膜构成的电极20而成的构造，电极20与直流电源22电连接。于是，在由来自直流电源22的直流电压产生的库仑力等静电力的作用下，半导体晶圆W被静电卡盘18吸附并保持。
在基座16的周围(包围半导体晶圆W的周围)配置有用于提高蚀刻的均匀性的、由例如硅构成的导电性的聚焦环(校正环)24。在基座16和基座支承台14的侧面设有由例如石英构成的圆筒状的内壁构件26。内壁构件26也可以分割为能够安装和拆卸。
在基座支承台14的内部，在例如圆周上设有制冷剂室28。自设于外部的未图示的冷却单元经由配管30a、30b向该制冷剂室28循环供给规定温度的制冷剂、例如冷却水，能够利用制冷剂的温度来控制基座上的半导体晶圆W的处理温度。
并且，将来自未图示的导热气体供给机构的导热气体、例如He气体经由气体供给管线32供给到静电卡盘18的上表面与半导体晶圆W的背面之间，从而高效地传递来自半导体晶圆W的热量而对晶圆的温度进行冷却控制。
在作为下部电极的基座16的上方，以与基座16相对的方式平行地设有上部电极34。并且，上部电极34和下部电极16之间的空间成为等离子体生成空间。上部电极34形成与作为下部电极的基座16上的半导体晶圆W相对的、与等离子体生成空间相接触的面，即形成相对面。
该上部电极34隔着绝缘性遮蔽构件42被支承在腔室10的上部，该上部电极34由电极板36和电极支承体38构成，该电极板36构成与基座16相对的相对面且具有多个喷出孔37，该电极支承体38将该电极板36支承成装卸自如且为由导电性材料、例如铝构成的水冷却结构。电极板36优选为焦耳热较少的低电阻的导电体或者半导体，另外，如后所述，从强化抗蚀剂的观点考虑，电极板36优选为含硅物质。从这样的观点考虑，电极板36优选由硅、SiC构成。在电极支承体38的内部设有气体扩散室40，与气体喷出孔37相连通的多个气体流通孔41自该气体扩散室40向下方延伸。此外，气体扩散室40被例如分隔壁分成与腔室10的中心部相对应的中心部和与腔室10的周边部相对应的周边部。
在电极支承体38上形成有用于向气体扩散室40引导处理气体的气体导入口62a、62b，用于向气体扩散室40的中心侧导入气体的气体导入口62a与气体供给管64a相连接，气体供给管64a与处理气体供给源66a相连接。在气体供给管64a上，自上游侧起依次设有分流器(flow splitter)68和开闭阀70。另外，用于向气体扩散室40的周边侧导入气体的气体导入口62b与气体供给管64b相连接，气体供给管64b分别与处理气体供给源66a和附加气体供给源66b相连接。在气体供给管64b上，设有质量流量控制器(MFC)69。此外，也可以替代MFC而设置FCS(流量控制系统)。
此处，利用分流器68将来自处理气体供给源66a的作为用于蚀刻的处理气体、例如C4F6气体、C4F8气体那样的氟碳气体(CxFy)和He气体分割成朝向气体扩散室40的中心侧去的气体和朝向气体扩散室40的周边侧去的气体，朝向气体扩散室40的中心侧去的气体自气体供给管64a到达气体扩散室40的中心侧并经由气体流通孔41和气体喷出孔37呈喷淋状向等离子体生成空间喷出。即，上部电极34作为用于供给处理气体的喷头发挥作用。另外，对于气体扩散室40的周边侧，自附加气体供给源66b供给过来的气体和自处理气体供给源66a供给过来的气体中的、被分流器68分割成朝向气体扩散室40的周边侧去的气体自气体供给管64b到达气体扩散室40的周边侧并向等离子体生成空间喷出。
另外，在自处理气体供给源66a供给的处理气体中使用稀释气体的情况下，所添加的氦气的量优选为例如CxFy的总流量的35％～800％，更优选为CxFy的总流量的50％～400％，进一步优选为70％～200％。另外，氦气的流量优选为50sccm～400sccm，更优选为70sccm～200sccm。另外，该范围有利于使等离子体密度增加。
上部电极34经由低通滤波器(LPF)46a与第1直流电源50电连接。第1直流电源50以其负极位于上部电极34侧的方式进行连接，从而对上部电极34施加负(minus)的电压。低通滤波器(LPF)46a用于捕获来自后述的第1高频电源和第2高频电源的高频，低通滤波器(LPF)46a优选由LR滤波器或LC滤波器构成。
以自腔室10的侧壁起延伸到比上部电极34的高度位置靠上方的位置的方式设有圆筒状的接地导体10a。该接地导体10a用于屏蔽电磁波。
作为下部电极的基座16经由第1匹配器46与等离子体生成用的第1高频电源48电连接。第1高频电源48输出27MHz～100MHz这样较高的频率、例如40MHz的高频电力。第1匹配器46用于使第1高频电源48的内部(或输出)阻抗和负载阻抗相匹配，发挥这样的作用：在腔室10内生成等离子体时，使第1高频电源48的输出阻抗和负载阻抗表观上一致。如图2所示，第1匹配器46具有自第1高频电源46的供电线路96分支地设置的第1可变电容器97、设于供电线路96的该分支点的靠第1高频电源48的一侧的第2可变电容器98、以及设于分支点的相反侧的线圈99。
作为下部电极的基座16还经由第2匹配器88与第2高频电源90电连接。通过自该第2高频电源90向作为下部电极的基座16供给高频电力，从而对半导体晶圆W施加偏压而将离子引向半导体晶圆W。第2高频电源90输出400kHz～13.56MHz的范围内的较低的频率、例如3MHz的高频电力。第2匹配器88用于使第2高频电源90的内部(或输出)阻抗和负载阻抗相匹配，发挥这样的作用：在腔室10内生成等离子体时，使第2高频电源90的内部阻抗和包括腔室10内的等离子体在内的负载阻抗表观上一致。另外，也可以利用一根供电棒将基座支承体14与由第1匹配器46和第2匹配器88一体构成的DualMatcher(双匹配器)结构相连接。由此，能够使用于进行阻抗的匹配的机构小型化。
第1直流电源50、第1高频电源48、第2高频电源90与脉冲控制器95电连接而受到脉冲控制器95的控制。
具体而言，脉冲控制器95能够控制第1高频电源48的导通、断开和输出，并能够控制为如下状态：使第1高频电源48连续地工作(日文：オン)而生成等离子体的状态；使第1高频电源48交替地工作、不工作(日文：オフ)而以例如脉冲状交替地形成等离子体存在的状态和等离子体消失的状态。另外，脉冲控制器95还能够控制偏压用的第2高频电源90的工作、不工作和输出，并能够控制为如下状态：在等离子体处理中以规定的输出连续地施加偏压的状态；使第2高频电源90的输出与第1高频电源48的工作、不工作同步而将输出控制为例如脉冲状的状态。并且，脉冲控制器95能够对第1直流电源50的工作、不工作和电流、电压进行控制。
例如，在第1高频电源48为其高频电力以规定周期进行工作、不工作的模式时，脉冲控制器95进行控制而与该工作、不工作同步地切换第1匹配器46的匹配动作。
在该情况下，若以工作、不工作模式使第1高频电源48工作时第1匹配器46的可变电容器不能追随工作、不工作，则脉冲控制器95进行控制而不使第1匹配器46动作。第2匹配器88基本上也与第1匹配器46同样地构成，若在以与第1高频电源48的工作、不工作同步的方式对第2高频电源90的输出进行输出控制时第2匹配器88的可变电容器不能追随工作、不工作，则脉冲控制器95进行控制而不使第2匹配器88动作。
但是，在第1匹配器46和第2匹配器88的可变电容器的动作足够快的情况下，也可以进行控制以使得：在高输出时第1匹配器46进行使第1高频电源48的内部阻抗与包括腔室10内的等离子体在内的负载阻抗相一致那样的动作，另外，第2匹配器88进行使第2高频电源90的内部阻抗与包括腔室10内的等离子体在内的负载阻抗相一致那样的动作。
在腔室10的底部设有排气口80，该排气口80经由排气管82与排气装置84相连接。排气装置84具有涡轮分子泵等真空泵，其能够将腔室10内减压至期望的真空度。另外，在腔室10的侧壁设有半导体晶圆W的输入输出口85，该输入输出口85能够利用闸阀86进行开闭。另外，沿着腔室10的内壁，以装卸自如的方式设有用于防止蚀刻副生成物(沉积物)附着于腔室10的沉积物屏蔽件11。即，沉积物屏蔽件11构成腔室壁。另外，沉积物屏蔽件11还设于内壁构件26的外周。在腔室10的底部的靠腔室壁侧的沉积物屏蔽件11与靠内壁构件26侧的沉积物屏蔽件11之间设有排气板83。作为沉积物屏蔽件11和排气板83，能够较佳地使用例如铝材上覆盖Y2O3等陶瓷而成的构件。
在沉积物屏蔽件11的构成腔室内壁的部分中的与晶圆W大致相同高度的部分上，设有与地(日文：グランド)DC连接的导电性构件(GND块)91。该导电性构件91将滞留在腔室内壁表面上的电子(电荷)放掉，由此发挥防止异常放电的效果。此外，该导电性构件91只要设于等离子体生成区域，其位置并不限于图1的位置，例如，该导电性构件91既可以设于基座16的周围等靠基座16的一侧，也可以呈环状设于上部电极34的外侧等而设于上部电极34的附近。该导电性构件91也可以配置在不暴露在等离子体中的那样的位置、例如基座16的下方。
等离子体处理装置的各构成部分、例如电源系统、气体供给系统、驱动系统、以及脉冲控制器95等构成为，与具有微型处理器(计算机)的控制部(整体控制装置)100相连接而受到控制部100的控制。另外，控制部100与用户界面101相连接，该用户界面101由为了操作者管理等离子体处理装置而进行指令的输入操作等的键盘、将等离子体处理装置的运行状况可视化显示的显示器等构成。
并且，控制部100与存储部102相连接，在该存储部102中存储有用于通过控制部100的控制来实现由等离子体处理装置执行的各种处理的控制程序、用于根据处理条件使等离子体处理装置的各构成部分执行处理的程序即处理制程。处理制程被存储在存储部102中的存储介质中。存储介质既可以是硬盘、半导体存储器，也可以是CDROM、DVD、闪速存储器等便携性的存储介质。另外，存储介质也可以从其他装置例如经由专用线路而适当传送制程。
并且，根据需要，基于来自用户界面101的指示等从存储器102调出任意的处理制程并由控制部100执行，从而在控制部100的控制下，等离子体处理装置进行期望的处理。此外，在本发明的实施方式中叙述的等离子体处理装置(等离子体蚀刻装置)设为具有该控制部100。
接下来，说明第1实施方式的等离子体蚀刻方法。
例如，如图3A所示，在Si基板120之上形成例如SiO2的绝缘膜121，在绝缘膜121之上形成例如多晶硅膜122a作为蚀刻掩模的硬掩模，在多晶硅膜122a之上形成氧化膜122，并且，在氧化膜122之上，形成通过光刻法而被图案化的光致抗蚀剂膜(例如ArF抗蚀剂膜)123作为蚀刻掩模。
首先，如图3B所示，将光致抗蚀剂膜123作为掩模来对氧化膜122蚀刻。
接下来，如图3C所示，将氧化膜122作为掩模，例如，利用含有Br气体和NF3气体等卤素气体的气体的等离子体对多晶硅膜122a进行蚀刻而形成硬掩模。
接下来，使用图1的等离子体蚀刻装置对形成有硬掩模的半导体晶圆W实施等离子体蚀刻。首先，使闸阀86为打开状态，经由输入输出口85将所述结构的半导体晶圆W输入到腔室10内并将其载置在基座16上。在该状态下关闭闸阀86，一边利用排气装置84对腔室10内进行排气，一边自处理气体供给源66a以规定的流量向气体扩散室40供给处理气体，将处理气体经由气体流通孔41和气体喷出孔37向腔室10内供给，并将腔室10中的压力设定为例如2Pa(15mTorr)，施加规定的高频电力和直流电压而对晶圆W进行等离子体蚀刻。此时，通过自直流电源22向静电卡盘18的电极20供给直流电压，从而将半导体晶圆W固定在静电卡盘18上。此外，腔室10内的压力优选在例如0.1Pa～150Pa(7.5mTorr～1125mTorr)的范围内。另外，从蚀刻特性的观点考虑，腔室10内的压力更优选在例如1Pa～26.6Pa的范围内。
此处，作为对绝缘膜进行蚀刻的处理气体，能够采用至少含有CxFy和He气体的气体。作为CxFy，其是C4F6、C4F8，既可以分别以单一气体使用C4F6或C4F8，也可以以将C4F6和C4F8混合的方式使用。另外，在处理气体中，还可以进一步含有O2气体、NF3气体等其他气体。
蚀刻条件
气体种类：C4F6/C4F8/He/O2/NF3
气体流量：5sccm～70sccm(优选为25sccm～70sccm)/5sccm～70sccm(优选为25sccm～70sccm)/70sccm～200sccm(优选为100sccm～200sccm)/50sccm～100sccm/1sccm～20sccm
第1高频的频率和功率：40MHz/1500W～2500W
第2高频的频率和功率：3MHz/5000W～9000W
高频脉冲的频率：1kHz～150kHz
高频脉冲的占空比：10％～60％
高频脉冲的OFF时间：30μsec～150μsec
直流电压(DC)：500V～1000V
自第1高频电源48向作为下部电极的基座16施加27MHz～100MHz的频率、例如40MHz这样较高频率的等离子体生成用的高频电力，且自第2高频电源90向作为下部电极的基座16连续地施加400kHz～13.56MHz的频率、例如3MHz这样频率比等离子体生成用的高频电力的频率低的离子引入用的高频电力，并且，自第1直流电源50向上部电极34连续地施加规定的直流电压。
自形成于上部电极34的电极板36的气体喷出孔37喷出的、含有氦气作为稀释气体的处理气体利用高频电力而在上部电极34与作为下部电极的基座16之间被等离子体化，在该等离子体的作用下，将多晶硅122a作为掩模对绝缘膜121进行蚀刻。此处，如图12所示的沉积物310那样，在由等离子体产生的CF系聚合物和自孔底产生的反应生成物沉积在孔内侧壁的同时进行绝缘膜121的蚀刻。该沉积物作为孔的侧壁的保护膜而抑制拱形(孔的膨胀)，但在形成例如20以上的高深宽比的孔的情况下，以往，保护膜会形成于孔的上方且没有耐蚀刻性，因此，会在孔内形成拱形而使蚀刻形状不良。在本发明中，对上部电极施加DC，并利用至少含有CxFy和He气体的处理气体的等离子体和DC脉冲、RF脉冲进行蚀刻。由此，能够增大沉积物与多晶硅之间的选择比，因此能够抑制拱形。此外，图12是表示沉积物的图。
此时，通过对下部电极施加等离子体形成用的高频电力，能够在更靠近晶圆的位置生成等离子体而向基板侧引入等离子体，并且，不会使等离子体向较大的区域扩散而能够抑制处理气体的解离，因此，即使在腔室10内的压力较高且等离子体密度较低那样的条件下，也能够提升蚀刻速率。另外，即使在等离子体形成用的高频电力的频率较高的情况下，也能够确保较大的离子能量，因此是高效率的。另外，通过如本实施方式那样对下部电极分别施加等离子体形成用的高频电力和离子引入用的高频电力，能够独立地对等离子体蚀刻所需的等离子体形成的功能和离子引入的功能进行控制。因而，能够满足要求较高的微细加工性的蚀刻条件。并且，由于为了生成等离子体而供给27MHz以上的较高频域的高频电力，因此能够使等离子体高效地高密度化，即使在更低压力的条件下，也能够生成高密度等离子体。
另外，在本发明中，由于使用了氦气，因此，通过自第1直流电源50向上部电极34施加负的直流电压，从而使等离子体中的正离子与上部电极34相碰撞而在上部电极34的附近生成相对地多于Ar的二次电子，由此，能够使该二次电子向铅垂方向下方加速并将该加速后的二次电子(高速电子)供给到作为被处理体的半导体晶圆W的孔内。此时，供给到半导体晶圆W的孔内的电子对保护膜进行改性而使保护膜硬化，从而能够抑制侧壁的蚀刻并抑制孔内的拱形。例如，在图12所示的例子中，能够对沉积物310进行改性而使沉积物310硬化，从而能够抑制在孔内出现拱形。
另外，基于高速电子的改性效果取决于半导体晶圆W上的等离子体鞘层的厚度。即，在进行蚀刻时，除了来自第1高频电源48的高频电力之外，还施加来自高频偏压施加用的第2高频电源90的高频电力，因此，如图4所示，会使等离子体鞘层的厚度S变厚而将二次电子e反弹。这会形成势垒而不能向保护膜123供给充分的电子，从而不能获得充分的改性效果。此外，图4的附图标记124是接触孔。
因此，在本实施方式中，还如图5所示，使等离子体生成用的第1高频电源48交替地工作、不工作，并与此同步地使第2偏压施加用的第2高频电源90交替地工作、不工作，从而如图6所示那样交替地重复基于第1高频电源48的、生成了等离子体(辉光等离子体)的状态(等离子体生成)和等离子体消失了的状态(等离子体消失)，并以使等离子体消失期间的施加电压的绝对值大于等离子体生成期间的施加电压的绝对值的方式与等离子体的生成、消失同步地自第1直流电源50向上部电极34施加负的直流电压。
即，当进行等离子体处理时，由第1高频电源48生成的等离子体的等离子体鞘层和由偏压施加用的第2高频电源90生成的等离子体鞘层相叠加，形成非常厚的等离子体鞘层。因此，在等离子体生成期间，二次电子e被等离子体鞘层S反射而不能供给至保护膜，从而使改性不充分。但是，在等离子体消失期间，第1高频电源48和第2高频电源90均不工作，因此，等离子体鞘层大致消失，如图6所示，能够使二次电子(高速电子)e容易到达保护膜，由此能够有效地对保护膜进行改性(硬化)处理。
另外，通过使在等离子体消失期间施加的来自第1直流电源50的直流电压大于在等离子体生成期间施加的来自第1直流电源50的直流电压，能够在等离子体消失期间向保护膜供给更多的二次电子，因此能够更有效地对保护膜进行改性(硬化)。
将随着这样的高频(RF)电力的导通、断开而进行的等离子体的生成、消失和作为向半导体晶圆W入射的电子的入射量的指标的、向半导体晶圆W入射的入射电子电流(A)之间的关系表示在图7中。由该图可知，在将高频(RF)电力断开而成为等离子体消失的期间，入射电子电流增加，能在等离子体消失期间供给大量的电子。
在等离子体生成期间施加的直流电压只要为与欲形成的等离子体相对应的值即可，能例示出例如－2000V～0V左右。另外，对于在等离子体消失期间施加的直流电压，只要其绝对值大于在等离子体生成期间施加的直流电压的绝对值即可，但从对光致抗蚀剂膜123等进行改性的观点考虑，在等离子体消失期间施加的直流电压的绝对值越大越好，不存在上限。但是，考虑到装置的耐性，在现实中，在等离子体消失期间施加的直流电压的绝对值优选小于－2000V的绝对值。具体而言，在等离子体消失期间施加的直流电压优选为－300V～－1500V，更优选为－500V～－1000V。
等离子体消失期间优选为30μsec～150μsec。若等离子体消失期间为30μsec以下，则二次电子的入射量变少，因此，改性的效果不充分而不能抑制拱形。因而，优选使等离子体消失期间较长。另外，脉冲频率优选为1kHz～15kHz，更优选为5kHz～15kHz。占空比优选为10％～60％。若占空比为60％以上，则蚀刻形状较差，因此，优选占空比较低。
此外，如图8所示，也可以是，在等离子体生成期间施加来自第1直流电源50的直流电压，在等离子体消失期间，不施加来自第1直流电源50的直流电压。
在本实施方式的高Vpp的工艺中，Vpp为3000V～4000V左右，Vdc为－1500V～－2000V左右。另外，当将上部电极的Vdc设为Vdc(top)且将下部电极的Vdc设为Vdc(bottom)时，为了获得保护膜的改性效果，优选满足Vdc(top)＞Vdc(bottom)的条件。
此外，作为用于实施本实施方式的方法的装置，也可以不使用图1的装置，而能够如图9所示那样使用以如下方式构成的第1直流电源，即，设置用于在等离子体生成期间相应地施加相对较低的直流电压的低电压施加直流电源50a和用于在等离子体消失期间相应地施加相对较高的直流电压的高电压施加直流电源50b，利用开关51交替地切换所述低电压施加直流电源50a和高电压施加直流电源50b。由此，能够更简单地实施直流电压的切换。
此处，作为稀释气体，能够使用质量比Ar气体的质量轻的稀有气体、例如氦气、氖气等。在此，对使用其他稀有气体作为稀释气体的情况进行比较来进行说明。利用由稀有气体生成的高速二次电子，能够提高有机膜的改性效果。即，等离子体中的正离子与上部电极34相碰撞而在上部电极34的附近生成二次电子。此处，对存在被用作稀释气体的可能性的各个气体的二次电子发射系数(Secondary-Electron Emission Coefficient，即SEEC)进行研究，例如，在使用加速电压100eV而使离子与Si(100)相碰撞的情况下，在为Ar+时，二次电子发射系数为3％左右，与此相对，在使用Ne+时，二次电子发射系数为13％，在使用He+时，二次电子发射系数为17％。基于此，优选使用二次电子发射系数相对较高的氖气或氦气等那样质量比Ar气体的质量轻的稀有气体，更优选使用氦气。
接下来，说明对该实施方式的的方法的效果进行确认的实验。在此，准备以如下方式形成的样品，即，硅基板上形成3000nm厚度的SiO2的绝缘膜121，在绝缘膜121之上形成900nm厚度的作为掩模的多晶硅膜122a，在多晶硅膜122a之上，形成通过光刻法而被图案化的ArF抗蚀剂膜123，针对该样品，使第1高频电源48和第2高频电源90同步地工作、不工作，并自第1直流电源50向上部电极连续地施加绝对值为－150V的绝对值以下的直流电压而对SiO2的绝缘膜121进行蚀刻，在使第1高频电源48和第2高频电源90不工作时，使直流电压上升到－1200V的绝对值而对SiO2的绝缘膜121进行蚀刻，在此情况下，对多晶硅膜122a的残留厚度进行了掌握。即，在作为有机膜的ArF抗蚀剂膜123和多晶硅膜122a的强化程度较高的情况下，等离子体蚀刻时的ArF抗蚀剂膜123的残留期间较长，多晶硅膜122a的耐蚀刻性也较高，因此，多晶硅膜122a的残留厚度变厚。
根据该实验的结果，在使直流电压为恒定并连续地施加直流电压而进行蚀刻的情况下，多晶硅膜122a的残留膜厚为430nm，但在根据本实施方式以脉冲状施加直流电压的情况下，多晶硅膜122a的残留膜厚为485nm。由此确认了，采用本实施方式，能提升ArF抗蚀剂膜123和多晶硅膜122a的强化程度。
另外，通过将氦气用作稀释气体，即使在形成高深宽比的接触孔的情况下，与使用其他稀释气体的情况相比，也能够抑制产生拱形。
图10A和图10B是对在所述工艺条件下将氦气用作稀释气体的情况和在所述工艺条件下将氩气用作稀释气体的情况进行比较时的、孔内的底部CD和拱形之间的关系图。取得图10A和图10B所示的数据时的膜结构是，在硅基板之上，以规定的膜厚交替地层叠第1SiN层、第1SiO2层、第2SiN层、第2SiO2层以及第3SiN层而形成规定的层叠膜。并且，在第3SiN层之上形成聚合掩模(Poly Mask)层。而且，对在将氩气用作稀释气体而进行蚀刻的情况和将氦气用作稀释气体而进行蚀刻的情况进行了比较。具体而言，依次对聚合掩模层、第3SiN层、第2SiO2层、第2SiN层进行了蚀刻。之后，在对第1SiO2层进行蚀刻时，使用含有氦气作为稀释气体的处理气体进行蚀刻，或者使用含有氩气作为稀释气体的处理气体进行了蚀刻。之后，测定了拱形宽度。
在图10A和图10B中，横轴表示接触孔的底部的宽度，纵轴表示接触孔的宽度中的、第2SiN层的最大宽度的值。由图10A和图10B可知，与将氩气用作稀释气体的情况相比，通过将氦气用作稀释气体且利用DC脉冲+RF脉冲进行蚀刻，拱形宽度也改善了大约1nm。即，通过使用氦气，能够抑制产生拱形。
这样，在对上层的第2SiO2层进行蚀刻的情况下，利用含有Ar气体作为稀释气体的处理气体的等离子体进行第1等离子体蚀刻，接下来，在对下层的第1SiO2层进行蚀刻的情况下，利用含有He气体作为稀释气体的处理气体的等离子体进行第2等离子体蚀刻，由此能够抑制拱形。
在该情况下，第1等离子体蚀刻中的较高频率的高频电力与第2等离子体蚀刻中的较高频率的高频电力之比优选为1：15～1：2.5。另外，第1等离子体蚀刻中的较低频率的高频电力与第2等离子体蚀刻中的较低频率的高频电力之比优选为1：1～1：1.5。
另外，在进行第1等离子体蚀刻的情况下，在脉冲为ON时，向上部电极施加的DC电压优选在－100V～―400V的范围内，在脉冲为OFF时，向上部电极施加的DC电压优选在－800V～－1000V的范围内。
另外，在进行第2等离子体蚀刻的情况下，在脉冲为ON时，向上部电极施加的DC电压优选在－400V～―600V的范围内，在脉冲为OFF时，向上部电极施加的DC电压优选在－900V～－1100V的范围内。
其他实施方式
以上，说明了本发明的实施方式，但本发明并不限定于所述实施方式，而能够进行各种变形。例如，用于实施本发明的装置并限于以上例示的装置，例如，用于实施本发明的装置也可以是针对下部电极而设有一个高频电源的装置。另外，在所述实施方式中，在进行等离子体蚀刻时施加第1直流电压，但并不一定要施加第1直流电压。并且，作为本发明所应用的被处理体，其并不限于图3A～图3C所示的被处理体，也可以是任意的被处理体。例如，被处理体也可以是在光致抗蚀剂与蚀刻对象膜之间设有防反射膜的被处理体。蚀刻对象膜典型地是氧化膜等绝缘膜，但并不限于此。图11A～图11C是表示被处理体的另一例子的图。例如，如图11A所示，也可以将如下结构的半导体晶圆W作为被处理体：在该半导体晶圆W中，在Si基板301之上形成绝缘膜302，在绝缘膜302之上形成作为蚀刻掩模的硬掩模、例如作为有机膜的非晶碳膜303，并在非晶碳膜303之上形成通过光刻法而被图案化的光致抗蚀剂膜(例如ArF抗蚀剂膜)304作为蚀刻掩模。在该情况下，如图11B所示，首先，将光致抗蚀剂膜304作为掩模对非晶碳膜303进行蚀刻。之后，如图11C所示，将非晶碳膜303作为掩模，利用CxFy系气体的等离子体对绝缘膜302进行蚀刻，由此形成孔、沟槽。

Claims (10)

1.一种等离子体蚀刻方法，在该等离子体蚀刻方法中，使用等离子体蚀刻装置在蚀刻对象膜上形成孔，该等离子体蚀刻装置包括：处理容器，其用于容纳被处理体，能够对该处理容器的内部进行真空排气；下部电极，其配置在所述处理容器内并作为所述被处理体的载置台发挥作用；上部电极，其以与所述下部电极相对的方式配置在所述处理容器内；处理气体供给单元，其用于向所述处理容器内供给至少含有CxFy气体和质量比Ar气体的质量轻的稀有气体的处理气体；等离子体生成用高频电力施加单元，其用于向所述上部电极和所述下部电极中的至少一者施加等离子体生成用的高频电力；以及第1直流电源，其用于向所述上部电极施加负的直流电压，其特征在于，
在该等离子体蚀刻方法中，交替地重复在第1条件下将所述等离子体生成用高频电力施加单元导通而生成被供给到所述处理容器内的所述处理气体的等离子体的工序和在第2条件下将所述等离子体生成用高频电力施加单元断开而使所述处理容器内的处理气体的等离子体消失的工序，并以使所述第2条件下的所述负的直流电压的绝对值大于所述第1条件下的所述负的直流电压的绝对值的方式自所述第1直流电源施加电压，从而对所述蚀刻对象膜进行蚀刻而形成孔。
2.一种等离子体蚀刻方法，在该等离子体蚀刻方法中，使用等离子体蚀刻装置在第1绝缘层和第2绝缘层上形成孔，该等离子体蚀刻装置包括：处理容器，其用于容纳被处理体，该被处理体具有交替地层叠所述第1绝缘层和所述第2绝缘层而成的层叠膜、形成在所述第1绝缘层上的掩模层，能够对该处理容器的内部进行真空排气；下部电极，其配置在所述处理容器内并作为所述被处理体的载置台发挥作用；上部电极，其以与所述下部电极相对的方式配置在所述处理容器内；处理气体供给单元，其用于向所述处理容器内供给至少含有CxFy气体和质量比Ar气体的质量轻的稀有气体的处理气体；等离子体生成用高频电力施加单元，其用于向所述上部电极和所述下部电极中的至少一者施加等离子体生成用的高频电力；以及直流电源，其用于向所述上部电极施加负的直流电压，其特征在于，
该等离子体蚀刻方法具有利用第1等离子体对所述第1绝缘层进行蚀刻的第1等离子体蚀刻工序和利用第2等离子体对所述第2绝缘层进行蚀刻的第2等离子体蚀刻工序，
在所述第2等离子体蚀刻工序中，交替地重复在第1条件下将所述等离子体生成用高频电力施加单元导通而生成被供给到所述处理容器内的所述处理气体的所述第2等离子体的工序和在第2条件下将所述等离子体生成用高频电力施加单元断开而使所述处理容器内的处理气体的所述第2等离子体消失的工序，并以使所述第2条件下的所述负的直流电压的绝对值大于所述第1条件下的所述负的直流电压的绝对值的方式自所述直流电源施加电压，从而对所述第2绝缘层进行蚀刻而形成孔。
3.根据权利要求1或2所述的等离子体蚀刻方法，其特征在于，
所述CxFy气体是C4F6气体或C4F8气体，所述处理气体至少含有所述C4F6气体和所述C4F8气体中的一种气体。
4.根据权利要求1至3中任一项所述的等离子体蚀刻方法，其特征在于，
所述处理气体进一步含有O2气体。
5.根据权利要求1所述的等离子体蚀刻方法，其特征在于，
所述处理气体进一步含有NF3气体。
6.根据权利要求1所述的等离子体蚀刻方法，其特征在于，
所述质量比Ar气体的质量轻的稀有气体是He气体或Ne气体。
7.一种等离子体蚀刻装置，其特征在于，
该等离子体蚀刻装置包括：处理容器，其用于容纳被处理体，能够对该处理容器的内部进行真空排气；下部电极，其配置在所述处理容器内并作为所述被处理体的载置台发挥作用；上部电极，其以与所述下部电极相对的方式配置在所述处理容器内；处理气体供给单元，其用于向所述处理容器内供给至少含有CxFy气体和质量比Ar气体的质量轻的稀有气体的处理气体；等离子体生成用高频电力施加单元，其用于向所述上部电极和所述下部电极中的至少一者施加等离子体生成用的高频电力；第1直流电源，其用于向所述上部电极施加负的直流电压；以及控制部，其用于对所述等离子体生成用高频电力施加单元进行控制，
所述控制部如下那样进行控制，以对蚀刻对象膜进行蚀刻而形成孔：交替地重复在第1条件下将所述等离子体生成用高频电力施加单元导通而生成被供给到所述处理容器内的所述处理气体的等离子体的工序和在第2条件下将所述等离子体生成用高频电力施加单元断开而使所述处理容器内的处理气体的等离子体消失的工序，并以使所述第2条件下的所述负的直流电压的绝对值大于所述第1条件下的所述负的直流电压的绝对值的方式自所述直流电源施加电压。
8.根据权利要求7所述的等离子体蚀刻装置，其特征在于，
所述CxFy气体是C4F6气体或C4F8气体，在所述处理气体中至少含有所述C4F6气体和所述C4F8气体中的一种气体。
9.根据权利要求7所述的等离子体蚀刻装置，其特征在于，
所述处理气体进一步含有O2气体。
10.根据权利要求7所述的等离子体蚀刻装置，其特征在于，
所述处理气体进一步含有NF3气体。
CN201510097179.1A 2014-03-04 2015-03-04 等离子体蚀刻方法和等离子体蚀刻装置 Active CN104900511B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014042172 2014-03-04
JP2014-042172 2014-03-04
JP2014180073A JP6320248B2 (ja) 2014-03-04 2014-09-04 プラズマエッチング方法
JP2014-180073 2014-09-04

Publications (2)

Publication Number Publication Date
CN104900511A true CN104900511A (zh) 2015-09-09
CN104900511B CN104900511B (zh) 2017-10-10

Family

ID=52807521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510097179.1A Active CN104900511B (zh) 2014-03-04 2015-03-04 等离子体蚀刻方法和等离子体蚀刻装置

Country Status (6)

Country Link
US (1) US9324575B2 (zh)
EP (1) EP2916347A1 (zh)
JP (1) JP6320248B2 (zh)
KR (1) KR102358732B1 (zh)
CN (1) CN104900511B (zh)
TW (1) TWI665726B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994363A (zh) * 2015-11-17 2019-07-09 朗姆研究公司 频率调制射频电源以控制等离子体不稳定性的系统和方法
CN110323116A (zh) * 2018-03-29 2019-10-11 三星电子株式会社 气体分布板及包括其的等离子体处理设备
CN110391141A (zh) * 2018-04-23 2019-10-29 东京毅力科创株式会社 等离子体处理方法
CN110416116A (zh) * 2018-04-27 2019-11-05 东京毅力科创株式会社 蚀刻装置和蚀刻方法
CN111146061A (zh) * 2018-11-05 2020-05-12 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN111381194A (zh) * 2018-12-28 2020-07-07 东京毅力科创株式会社 测定方法和测定治具

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798446B (zh) * 2013-03-12 2017-09-08 应用材料公司 具有方位角与径向分布控制的多区域气体注入组件
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6378234B2 (ja) * 2016-03-22 2018-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9773643B1 (en) * 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10847368B2 (en) * 2017-04-07 2020-11-24 Applied Materials, Inc. EUV resist patterning using pulsed plasma
KR20190014623A (ko) * 2017-08-03 2019-02-13 삼성전자주식회사 플라즈마 공정 장치 및 이를 이용한 반도체 장치 제조 방법
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
JP7481823B2 (ja) * 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR102419373B1 (ko) * 2019-04-19 2022-07-12 주식회사 히타치하이테크 플라스마 처리 방법
TW202117802A (zh) * 2019-07-02 2021-05-01 美商應用材料股份有限公司 固化介電質材料的方法與設備

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707761A (zh) * 2004-06-08 2005-12-14 东京毅力科创株式会社 蚀刻方法
US20100213162A1 (en) * 2009-02-20 2010-08-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US20110244691A1 (en) * 2010-02-24 2011-10-06 Tokyo Electron Limited Etching processing method
WO2013018776A1 (ja) * 2011-08-02 2013-02-07 東京エレクトロン株式会社 プラズマエッチング方法
WO2013125523A1 (ja) * 2012-02-20 2013-08-29 東京エレクトロン株式会社 電源システム、プラズマエッチング装置及びプラズマエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
KR100844930B1 (ko) * 2005-09-28 2008-07-09 주식회사 하이닉스반도체 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
JP5466480B2 (ja) * 2009-02-20 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707761A (zh) * 2004-06-08 2005-12-14 东京毅力科创株式会社 蚀刻方法
US20100213162A1 (en) * 2009-02-20 2010-08-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US20110244691A1 (en) * 2010-02-24 2011-10-06 Tokyo Electron Limited Etching processing method
WO2013018776A1 (ja) * 2011-08-02 2013-02-07 東京エレクトロン株式会社 プラズマエッチング方法
WO2013125523A1 (ja) * 2012-02-20 2013-08-29 東京エレクトロン株式会社 電源システム、プラズマエッチング装置及びプラズマエッチング方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994363A (zh) * 2015-11-17 2019-07-09 朗姆研究公司 频率调制射频电源以控制等离子体不稳定性的系统和方法
CN109994363B (zh) * 2015-11-17 2021-10-26 朗姆研究公司 频率调制射频电源以控制等离子体不稳定性的系统和方法
CN110323116A (zh) * 2018-03-29 2019-10-11 三星电子株式会社 气体分布板及包括其的等离子体处理设备
CN110391141A (zh) * 2018-04-23 2019-10-29 东京毅力科创株式会社 等离子体处理方法
CN110391141B (zh) * 2018-04-23 2024-02-02 东京毅力科创株式会社 等离子体处理方法
CN110416116A (zh) * 2018-04-27 2019-11-05 东京毅力科创株式会社 蚀刻装置和蚀刻方法
CN110416116B (zh) * 2018-04-27 2024-03-29 东京毅力科创株式会社 蚀刻装置和蚀刻方法
CN111146061A (zh) * 2018-11-05 2020-05-12 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN111381194A (zh) * 2018-12-28 2020-07-07 东京毅力科创株式会社 测定方法和测定治具

Also Published As

Publication number Publication date
CN104900511B (zh) 2017-10-10
US9324575B2 (en) 2016-04-26
KR102358732B1 (ko) 2022-02-04
EP2916347A1 (en) 2015-09-09
TW201546896A (zh) 2015-12-16
TWI665726B (zh) 2019-07-11
JP6320248B2 (ja) 2018-05-09
JP2015181143A (ja) 2015-10-15
US20150255305A1 (en) 2015-09-10
KR20150104043A (ko) 2015-09-14

Similar Documents

Publication Publication Date Title
CN104900511A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US11410860B2 (en) Process chamber for etching low k and other dielectric films
CN101800161B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US11670486B2 (en) Pulsed plasma chamber in dual chamber configuration
KR102180406B1 (ko) 에칭 방법
US9034198B2 (en) Plasma etching method
CN1992164B (zh) 等离子体蚀刻方法
CN100591190C (zh) 等离子体蚀刻装置和等离子体蚀刻方法
CN105374674A (zh) 多层膜的蚀刻方法
TW201810429A (zh) 蝕刻處理方法
CN104882360A (zh) 等离子体处理装置的清洁方法
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
CN101355017B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和存储介质
KR102280572B1 (ko) 플라즈마 처리 방법
CN105374756A (zh) 多层膜的蚀刻方法
CN105097498A (zh) 蚀刻被蚀刻层的方法
US20230215700A1 (en) Substrate processing method and substrate processing apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant