CN112259504A - 金属栅的制造方法 - Google Patents

金属栅的制造方法 Download PDF

Info

Publication number
CN112259504A
CN112259504A CN202011119078.7A CN202011119078A CN112259504A CN 112259504 A CN112259504 A CN 112259504A CN 202011119078 A CN202011119078 A CN 202011119078A CN 112259504 A CN112259504 A CN 112259504A
Authority
CN
China
Prior art keywords
layer
gate
metal gate
manufacturing
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011119078.7A
Other languages
English (en)
Inventor
王喆
张志诚
潘宗延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011119078.7A priority Critical patent/CN112259504A/zh
Publication of CN112259504A publication Critical patent/CN112259504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属栅的制造方法，包括步骤：步骤一、完成冗余栅极结构去除之前的工艺；步骤二、将冗余多晶硅栅去除形成栅极沟槽；步骤三、对侧墙进行刻蚀使栅极沟槽为顶部宽底部窄的梯形结构；步骤四、在栅极沟槽中形成金属栅。本发明能提高金属栅的填充能力，减少金属栅的空洞，提高器件的性能。

Description

金属栅的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种金属栅的制造方法。
背景技术
随着CMOS技术的发展，传统的二氧化硅栅介质和多晶硅栅极(Poly SiON)晶体管已经达到物理极限，比如说由于量子隧穿效应导致的漏电流过大的问题和多晶硅栅极的耗尽问题等严重影响了半导体器件的性能。从45nm技术节点开始，在高介电常数金属栅极(HKMG)工艺基础上研制出的高介电常数金属栅(HKMG)堆栈式晶体管有效地解决了以上技术难题。
华力微电子在28nm高介电常数金属栅极技术节点采用了业界主流的后金属栅极(Gate-Last)沉积和前栅介质(HK-First)沉积工艺。在这种工艺流程中，冗余多晶硅(DummyPoly Silicon)被去除后留下制作金属栅极的沟槽。根据P型金属栅极和N型金属栅极的不同，沟槽内需要沉积不同的金属层。现有方法包括如下步骤：
最先沉积的TaN薄膜，作为后续P功函数层(PWF)即PMOS的功函数层刻蚀步骤的刻蚀阻挡层(Barrier)，TaN薄膜通常采用原子沉积工艺(ALD)形成，故也通常称为ALD TaNBarrier。
然后制备P功函数层的TiN薄膜，TiN薄膜通常采用原子沉积工艺形成，故也称为ALD TiN WF。
之后，在N型CMOS即NMOS上的P功函数层TiN薄膜通过刻蚀方法去除，避免影响N型CMOS的有效功函数。
接下来通过射频(RF)物理气相沉积(PVD)工艺沉积N功函数层(NWF)即NMOS的功函数层的TiAl薄膜也称PVD TiAl WF。
在TiAl薄膜形成后需要采用物理气相沉积工艺沉积一层TiN薄膜作为阻障层(Block)也称为PVD TiN Block，用来防止后续沉积的金属铝穿透到下面的功函数层。在这层TiN薄膜上需要采用PVD沉积一层Ti薄膜(PVD Ti Wetting)用来粘附后续物理气相沉积的金属铝(PVD Al)，由于工艺条件接近，这两层TiN和Ti薄膜可以在同一个物理气相沉积腔体里完成。
最后采用物理气相沉积工艺在400℃温度下用热铝填充沟槽的缝隙，沉积后形成的堆栈式金属层经过化学机械研磨(CMP)后形成完整的P型和N型金属栅极结构。由于PFET即PMOS多一层P功函数层即TiN薄膜，使得后续填充时深宽比变得非常大，很容易导致侧壁和顶部封口(over hang)效应，导致后续Al层填不进去，造成Al孔洞。
发明内容
本发明所要解决的技术问题是提供一种金属栅的制造方法，能提高金属栅的填充能力，减少金属栅的空洞，提高器件的性能。
为解决上述技术问题，本发明提供的金属栅的制造方法包括如下步骤：
步骤一、完成冗余栅极结构去除之前的工艺，包括：在半导体衬底表面形成冗余栅结构，MOS晶体管的源漏区，侧墙，接触孔刻蚀停止层和层间膜，所述冗余栅结构由栅介质层和冗余多晶硅栅叠加而成，所述冗余多晶硅栅顶部表面露出且和所述侧墙、所述接触孔刻蚀停止层和所述层间膜的顶部表面相平。
步骤二、将所述冗余多晶硅栅去除形成栅极沟槽，所述栅极沟槽由所述侧墙的内侧面和所述栅介质层的表面围绕而成。
步骤三、对所述侧墙进行刻蚀使所述栅极沟槽为顶部宽底部窄的梯形结构。
步骤四、在所述栅极沟槽中形成金属栅。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述侧墙的材料包括氧化硅或氮化硅。
进一步的改进是，所述接触孔刻蚀停止层的材料为氮化硅。
进一步的改进是，所述层间膜的材料为氧化硅。
进一步的改进是，MOS晶体管包括NMOS和PMOS。
进一步的改进是，所述PMOS的源漏区中还形成有嵌入式锗硅外延层。
进一步的改进是，所述栅介质层包括高介电常数层。
进一步的改进是，所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
进一步的改进是，所述界面层的材料包括氧化硅。
进一步的改进是，所述高介电常数层的材料包括氧化铪。
进一步的改进是，步骤四中，所述PMOS的金属栅包括第一功函数层、第二功函数层和铝层的叠加结构。
所述NMOS的金属栅包括第二功函数层和铝层的叠加结构。
所述第一功函数层为PMOS的功函数层。
所述第二功函数层为NMOS的功函数层。
进一步的改进是，步骤四包括如下分步骤：
形成第一功函数层。
去除所述NMOS的形成区域的所述第一功函数层。
形成第二功函数层。
填充所述铝层。
进一步的改进是，在形成所述第一功函数层之前还包括形成底部阻挡层的步骤；所述底部阻挡层在去除所述所述NMOS的形成区域的所述第一功函数层作为刻蚀阻挡层。
进一步的改进是，在形成所述第二功函层之后，还包括形成顶部阻障层的步骤，所述顶部阻障层防止所述铝层往下穿透。
进一步的改进是，在所述顶部阻障层形成后还包括形成粘附层的步骤。
进一步的改进是，所述第一功函数层的材料包括TiN；所述第二功函数层的材料包括TiAl，所述底部阻挡层的材料包括TaN，所述顶部阻障层的材料包括TiN，所述粘附层的材料包括TiN。
进一步的改进是，所述MOS晶体管的工艺节点为28nm以下。
进一步的改进是，步骤三中所述侧墙的刻蚀工艺采用干法刻蚀，所述干法刻蚀是所述栅极沟槽顶部开口两边的所述侧墙宽度减少值最大达1.5nm以上，随着深度的加深，所述侧墙的宽度减少值依次减少。
本发明通过在冗余多晶硅栅去除后，进一步对栅极沟槽侧面的侧墙进行刻蚀，使栅极沟槽呈顶部宽底部窄的梯形结构，这种梯形结构能减少栅极沟槽的深宽比，能提高金属栅的填充能力，能避免金属栅填充过程中产生封口效应，从而能减少金属栅的空洞，提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例金属栅的制造方法的流程图；
图2A-图2D是本发明实施例金属栅的制造方法各步骤中器件的结构示意图。
具体实施方式
如图1所示，是本发明实施例金属栅的制造方法的流程图；如图2A至图2D所示，是本发明实施例金属栅的制造方法各步骤中器件的结构示意图；本发明实施例金属栅的制造方法包括如下步骤：
步骤一、如图2A所示，完成冗余栅极结构去除之前的工艺，包括：在半导体衬底1表面形成冗余栅结构，MOS晶体管的源漏区，侧墙7，接触孔刻蚀停止层4和层间膜5，所述冗余栅结构由栅介质层2和冗余多晶硅栅3叠加而成，所述冗余多晶硅栅3顶部表面露出且和所述侧墙7、所述接触孔刻蚀停止层4和所述层间膜5的顶部表面相平。
本发明实施例中，所述半导体衬底1为硅衬底。
所述侧墙7的材料包括氧化硅或氮化硅。
所述接触孔刻蚀停止层4的材料为氮化硅。
所述层间膜5的材料为氧化硅。
MOS晶体管包括NMOS和PMOS，所述NMOS的形成区域如标记101的大括号所示，所述PMOS的形成区域如标记102的大括号所示。
所述PMOS的源漏区中还形成有嵌入式锗硅外延层6。
所述栅介质层2包括高介电常数层。所述栅介质层2还包括界面层，所述界面层位于所述高介电常数层和半导体衬底1之间。
较佳为，所述高介电常数层的材料包括氧化铪。所述界面层的材料包括氧化硅。
步骤二、如图2B所示，将所述冗余多晶硅栅3去除形成栅极沟槽8，所述栅极沟槽8由所述侧墙7的内侧面和所述栅介质层2的表面围绕而成。
步骤三、如图2C所示，对所述侧墙7进行刻蚀使所述栅极沟槽8为顶部宽底部窄的梯形结构。
所述MOS晶体管的工艺节点为28nm以下。
所述侧墙7的刻蚀工艺采用干法刻蚀，所述干法刻蚀是所述栅极沟槽8顶部开口两边的所述侧墙7宽度减少值最大达1.5nm以上，随着深度的加深，所述侧墙7的宽度减少值依次减少。
对于28nm工艺节点，后续形成的金属栅为27nm左右的窄线宽结构，通过将所述栅极沟槽8刻蚀后，有利于后续窄线宽结构的所述金属栅的填充。
步骤四、如图2D所示，在所述栅极沟槽8中形成金属栅。
所述PMOS的金属栅包括第一功函数层10、第二功函数层11和铝层12的叠加结构。所述第一功函数层10为PMOS的功函数层。所述第二功函数层11为NMOS的功函数层。
所述NMOS的金属栅包括第二功函数层11和铝层12的叠加结构。
步骤四包括如下分步骤：
形成第一功函数层10。
去除所述NMOS的形成区域的所述第一功函数层10。
形成第二功函数层11。
填充所述铝层12。
在形成所述第一功函数层10之前还包括形成底部阻挡层9的步骤；所述底部阻挡层9在去除所述所述NMOS的形成区域的所述第一功函数层10作为刻蚀阻挡层。
在形成所述第二功函层之后，还包括形成顶部阻障层的步骤，所述顶部阻障层防止所述铝层12往下穿透。
在所述顶部阻障层形成后还包括形成粘附层的步骤。
较佳为，所述第一功函数层10的材料包括TiN；所述第二功函数层11的材料包括TiAl，所述底部阻挡层9的材料包括TaN，所述顶部阻障层的材料包括TiN，所述粘附层的材料包括TiN。
本发明实施例通过在冗余多晶硅栅3去除后，进一步对栅极沟槽8侧面的侧墙7进行刻蚀，使栅极沟槽8呈顶部宽底部窄的梯形结构，这种梯形结构能减少栅极沟槽8的深宽比，能提高金属栅的填充能力，能避免金属栅填充过程中产生封口效应，从而能减少金属栅的空洞，提高器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (19)

1.一种金属栅的制造方法，其特征在于，包括如下步骤：
步骤一、完成冗余栅极结构去除之前的工艺，包括：在半导体衬底表面形成冗余栅结构，MOS晶体管的源漏区，侧墙，接触孔刻蚀停止层和层间膜，所述冗余栅结构由栅介质层和冗余多晶硅栅叠加而成，所述冗余多晶硅栅顶部表面露出且和所述侧墙、所述接触孔刻蚀停止层和所述层间膜的顶部表面相平；
步骤二、将所述冗余多晶硅栅去除形成栅极沟槽，所述栅极沟槽由所述侧墙的内侧面和所述栅介质层的表面围绕而成；
步骤三、对所述侧墙进行刻蚀使所述栅极沟槽为顶部宽底部窄的梯形结构；
步骤四、在所述栅极沟槽中形成金属栅。
2.如权利要求1所述的金属栅的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的金属栅的制造方法，其特征在于：所述侧墙的材料包括氧化硅或氮化硅。
4.如权利要求2所述的金属栅的制造方法，其特征在于：所述接触孔刻蚀停止层的材料为氮化硅。
5.如权利要求2所述的金属栅的制造方法，其特征在于：所述层间膜的材料为氧化硅。
6.如权利要求1所述的金属栅的制造方法，其特征在于：MOS晶体管包括NMOS和PMOS。
7.如权利要求6所述的金属栅的制造方法，其特征在于：所述PMOS的源漏区中还形成有嵌入式锗硅外延层。
8.如权利要求2所述的金属栅的制造方法，其特征在于：所述栅介质层包括高介电常数层。
9.如权利要求8所述的金属栅的制造方法，其特征在于：所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
10.如权利要求9所述的金属栅的制造方法，其特征在于：所述界面层的材料包括氧化硅。
11.如权利要求8所述的金属栅的制造方法，其特征在于：所述高介电常数层的材料包括氧化铪。
12.如权利要求6所述的金属栅的制造方法，其特征在于：步骤四中，所述PMOS的金属栅包括第一功函数层、第二功函数层和铝层的叠加结构；
所述NMOS的金属栅包括第二功函数层和铝层的叠加结构；
所述第一功函数层为PMOS的功函数层；
所述第二功函数层为NMOS的功函数层。
13.如权利要求12所述的金属栅的制造方法，其特征在于：步骤四包括如下分步骤：
形成第一功函数层；
去除所述NMOS的形成区域的所述第一功函数层；
形成第二功函数层；
填充所述铝层。
14.如权利要求13所述的金属栅的制造方法，其特征在于：在形成所述第一功函数层之前还包括形成底部阻挡层的步骤；所述底部阻挡层在去除所述所述NMOS的形成区域的所述第一功函数层作为刻蚀阻挡层。
15.如权利要求14所述的金属栅的制造方法，其特征在于：在形成所述第二功函层之后，还包括形成顶部阻障层的步骤，所述顶部阻障层防止所述铝层往下穿透。
16.如权利要求15所述的金属栅的制造方法，其特征在于：在所述顶部阻障层形成后还包括形成粘附层的步骤。
17.如权利要求16所述的金属栅的制造方法，其特征在于：所述第一功函数层的材料包括TiN；所述第二功函数层的材料包括TiAl，所述底部阻挡层的材料包括TaN，所述顶部阻障层的材料包括TiN，所述粘附层的材料包括TiN。
18.如权利要求1所述的金属栅的制造方法，其特征在于：所述MOS晶体管的工艺节点为28nm以下。
19.如权利要求18所述的金属栅的制造方法，其特征在于：步骤三中所述侧墙的刻蚀工艺采用干法刻蚀，所述干法刻蚀是所述栅极沟槽顶部开口两边的所述侧墙宽度减少值最大达1.5nm以上，随着深度的加深，所述侧墙的宽度减少值依次减少。
CN202011119078.7A 2020-10-19 2020-10-19 金属栅的制造方法 Pending CN112259504A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011119078.7A CN112259504A (zh) 2020-10-19 2020-10-19 金属栅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011119078.7A CN112259504A (zh) 2020-10-19 2020-10-19 金属栅的制造方法

Publications (1)

Publication Number Publication Date
CN112259504A true CN112259504A (zh) 2021-01-22

Family

ID=74243881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011119078.7A Pending CN112259504A (zh) 2020-10-19 2020-10-19 金属栅的制造方法

Country Status (1)

Country Link
CN (1) CN112259504A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104003A (zh) * 2009-12-18 2011-06-22 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN103871856A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN108091574A (zh) * 2017-12-25 2018-05-29 深圳市晶特智造科技有限公司 金属氧化物半导体场效应晶体管及其制作方法
CN110571141A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 金属栅极的制造方法和半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104003A (zh) * 2009-12-18 2011-06-22 台湾积体电路制造股份有限公司 半导体装置的制造方法
US20110151655A1 (en) * 2009-12-18 2011-06-23 Bor-Wen Chan Metal gate fill and method of making
CN103871856A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN108091574A (zh) * 2017-12-25 2018-05-29 深圳市晶特智造科技有限公司 金属氧化物半导体场效应晶体管及其制作方法
CN110571141A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 金属栅极的制造方法和半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Similar Documents

Publication Publication Date Title
TWI437708B (zh) 用於場效應電晶體之閘極電極以及場效應電晶體
KR101332104B1 (ko) Ｃｍｏｓ 트랜지스터 게이트들에서의 리세스된 일함수 금속
TWI469195B (zh) 製造具有低電阻金屬閘極結構之積體電路的方法
TWI462187B (zh) 半導體元件及其製造方法
US9768069B2 (en) Method of manufacturing semiconductor device
TWI397951B (zh) 製造半導體裝置的方法
TWI759277B (zh) 半導體元件、鰭式場效電晶體元件及其形成方法
US8759208B2 (en) Method for manufacturing contact holes in CMOS device using gate-last process
TW202002280A (zh) 半導體裝置及其形成方法
TWI484567B (zh) 半導體結構與其製造方法
TWI423385B (zh) 半導體裝置的製造方法
US8741717B2 (en) Methods for fabricating integrated circuits having improved metal gate structures
TWI718221B (zh) 鰭式場效電晶體元件及其形成方法
CN101685800A (zh) 半导体装置的制造方法
TWI676209B (zh) 用於閘極高度控制及無空隙ｒｍｇ填充之整合方案
US9941152B2 (en) Mechanism for forming metal gate structure
CN112289747B (zh) 高介电常数金属栅的制造方法
US10755936B2 (en) Loading effect reduction through multiple coat-etch processes
CN112259504A (zh) 金属栅的制造方法
CN108695259B (zh) 具有hkmg的mos晶体管的制造方法
CN112563130B (zh) 一种金属栅器件的制备方法
US8860151B2 (en) Semiconductor device having a spacer and a liner overlying a sidewall of a gate structure and method of forming the same
CN110648972B (zh) 金属栅的制造方法
CN111312812B (zh) 半导体结构及其形成方法
CN114695539A (zh) 金属栅及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination