CN114695539A - 金属栅及其制造方法 - Google Patents

金属栅及其制造方法 Download PDF

Info

Publication number
CN114695539A
CN114695539A CN202210154895.9A CN202210154895A CN114695539A CN 114695539 A CN114695539 A CN 114695539A CN 202210154895 A CN202210154895 A CN 202210154895A CN 114695539 A CN114695539 A CN 114695539A
Authority
CN
China
Prior art keywords
gate
layer
groove
metal
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210154895.9A
Other languages
English (en)
Inventor
杨海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210154895.9A priority Critical patent/CN114695539A/zh
Publication of CN114695539A publication Critical patent/CN114695539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属栅，栅极凹槽分成底部凹槽和顶部凹槽。底部凹槽由伪栅极结构的去除区域组成，所述底部凹槽的宽度设置为栅极关键尺寸；底部凹槽的高度由第零层层间膜和伪栅极结构的平坦化工艺调节，通过降低底部凹槽的高度降低底部凹槽的高宽比且底部凹槽的高宽比调节到使金属栅无空洞的填充底部凹槽。顶部凹槽位于底部凹槽的正上方且顶部凹槽的宽度大于底部凹槽的宽度，顶部凹槽的高宽比小于底部凹槽的高宽比，顶部凹槽的高度用于补偿底部凹槽的高度降低。本发明还公开了一种金属栅的制造方法。本发明能使栅极关键尺寸保持不变或降低的条件下，降低金属栅的填充难度、由于金属栅填充的工艺窗口并提高工艺健康度。

Description

金属栅及其制造方法
技术领域
本发明涉及半导体集成电路领域，特别涉及一种金属栅(metal gate，MG)。本发明还涉及一种金属栅的制造方法。
背景技术
在现有半导体产业中，多晶硅广泛地应用于半导体元件如MOS晶体管中，一般被作为标准的栅极填充材料。然而，随着MOS晶体管尺寸减小，传统多晶硅栅极因硼穿透(boronpenetration)效应导致元件效能降低，及难以避免的空乏效应(depletion effect)等问题，使得等效栅极介电层厚度增加、栅极电容值下降，进而导致元件性能衰退等。因此，半导体业界便尝试以新的栅极填充材料，例如利用功函数(work function，WF)金属层来取代传统的多晶硅栅极，功函数金属层顶部还需要叠加金属导电材料层并一起作为金属栅。金属栅的底部往往还需要匹配具有高介电常数层(HK)的栅介质层，具有高介电常数层和金属栅的栅极结构往往称为高介电常数金属栅(HKMG)。
在金属栅工艺中，由于关键尺寸的减小，使金属栅的填充难度增加；而且PMOS和NMOS集成在一起时，往往还会出现功函数金属层的叠加，如PMOS的P型功函数金属层的底部还会叠加N型功函数金属层，这都使得金属栅的填充非常具有挑战，往往对工艺填充能力的要求很高，当关键尺寸较小，容易产生金属填充问题，在金属栅中出现空洞，造成良率损失。
现有方法是通过适当增大栅极尺寸如宽度，或者降低栅极高度，这样都能降低金属栅填充的栅极凹槽的高宽比，从而能降低填充难度。但是栅极宽度为栅极关键尺寸，和沟道长度对应，故栅极宽度的增加会影响器件的性能；而栅极高度的降低会影响到金属栅极电阻，所以工艺调整的窗口往往很小。
发明内容
本发明所要解决的技术问题是提供一种金属栅，能使栅极关键尺寸保持不变或降低的条件下，降低金属栅的填充难度、由于金属栅填充的工艺窗口并提高工艺健康度。为此，本发明还提供一种金属栅的制造方法。
为解决上述技术问题，本发明提供的金属栅中，由栅介质层和金属栅叠加形成的栅极结构形成于栅极凹槽中，所述栅极凹槽分成底部凹槽和顶部凹槽。
所述底部凹槽由伪栅极结构的去除区域组成，在所述伪栅极结构的侧面形成有侧墙，在所述侧墙外的半导体衬底表面形成有顶部表面和所述伪栅极结构的顶部表面相平的第零层层间膜，所述伪栅极结构去除后，所述侧墙的内侧面组成所述底部凹槽的侧面，所述底部凹槽的宽度由所述伪栅极结构的宽度定义且所述底部凹槽的宽度设置为栅极关键尺寸；所述底部凹槽的高度由所述第零层层间膜和所述伪栅极结构的平坦化工艺调节，通过降低所述底部凹槽的高度降低所述底部凹槽的高宽比且将所述底部凹槽的高宽比调节到使所述金属栅无空洞的填充所述底部凹槽。
所述顶部凹槽位于所述底部凹槽的正上方，所述顶部凹槽的宽度大于所述底部凹槽的宽度且所述顶部凹槽的侧面分别延伸到所述底部凹槽的侧面的外侧；所述顶部凹槽穿过第一介质层，所述第一介质层形成于所述第零层层间膜表面；所述顶部凹槽的高宽比小于所述底部凹槽的高宽比，使所述金属栅无空洞的填充所述顶部凹槽；所述顶部凹槽的高度用于补偿所述底部凹槽的高度降低，使所述金属栅的厚度增加并从而降低栅极电阻。
进一步的改进是，所述栅介质层中包括高介电常数层。
进一步的改进是，所述金属栅包括功函数金属层和金属导电材料层。
进一步的改进是，在所述高介电常数层和所述半导体衬底表面之间还形成有界面层。
进一步的改进是，所述栅极结构形成于NMOS的形成区域中且为第一栅极结构，所述第一栅极结构中，所述功函数金属层为N型功函数金属层。
或者，所述栅极结构形成于PMOS的形成区域中且为第二栅极结构，所述第二栅极结构中，所述功函数金属层为P型功函数金属层。
进一步的改进是，所述NMOS和所述PMOS同时集成在同一所述半导体衬底上。
进一步的改进是，所述P型功函数金属层仅位于所述PMOS的形成区域中。
所述N型功函数金属层仅位于所述NMOS的形成区域中；或者所述N型功函数金属层也延伸到所述PMOS的形成区域，在所述第二栅极结构中，所述N型功函数金属层叠加在所述P型功函数金属层表面上。
进一步的改进是，所述金属导电材料层的材料包括Al。
为解决上述技术问题，本发明提供的金属栅的制造方法包括如下步骤：
步骤一、提供完成了第零层层间膜沉积的半导体衬底；在所述半导体衬底上形成有伪栅极结构，在所述伪栅极结构的侧面自对准形成有侧墙，所述第零层层间膜覆盖在所述伪栅极结构和所述侧墙的顶部以及所述侧墙外的所述半导体衬底表面；所述伪栅极结构的宽度为栅极关键尺寸。
进行化学进行研磨工艺，使所述伪栅极结构和所述侧墙的顶部的所述第零层层间膜去除以及使所述侧墙外的所述第零层层间膜和所述伪栅极结构的表面相平；所述化学机械研磨工艺还调节平坦化后的所述伪栅极结构的高度；通过降低所述伪栅极结构的高度降低所述伪栅极结构的高宽比。
步骤二、形成第一介质层，所述第一介质层形成于所述第零层层间膜、所述伪栅极结构和所述侧墙的表面。
步骤三、光刻定义出顶部凹槽的形成区域，对所述第一介质层进行刻蚀形成所述顶部凹槽；所述顶部凹槽位于所述伪栅极结构的正上方，所述顶部凹槽的宽度大于所述伪栅极结构的宽度且所述顶部凹槽的侧面分别延伸到所述伪栅极结构的侧面的外侧。
步骤四、去除所述伪栅极结构形成底部凹槽；由所述底部凹槽和所述顶部凹槽叠加形成栅极凹槽。
所述底部凹槽的高宽比由所述伪栅极结构的高宽比确定。
步骤五、在所述栅极凹槽中形成栅介质层和金属栅并叠加形成栅极结构。
所述底部凹槽的高宽比使所述金属栅无空洞的填充所述底部凹槽。
所述顶部凹槽的高宽比小于所述底部凹槽的高宽比，使所述金属栅无空洞的填充所述顶部凹槽；所述顶部凹槽的高度还用于补偿所述底部凹槽的高度降低，使所述金属栅的厚度增加并从而降低栅极电阻。
进一步的改进是，步骤五中，所述栅介质层中包括高介电常数层。
进一步的改进是，所述金属栅包括功函数金属层和金属导电材料层。
进一步的改进是，在形成所述高介电常数层之前，还包括在所述半导体衬底表面形成有界面层。
进一步的改进是，所述栅极结构形成于NMOS的形成区域中且为第一栅极结构，所述第一栅极结构中，所述功函数金属层为N型功函数金属层；
或者，所述栅极结构形成于PMOS的形成区域中且为第二栅极结构，所述第二栅极结构中，所述功函数金属层为P型功函数金属层。
进一步的改进是，所述NMOS和所述PMOS同时集成在同一所述半导体衬底上。
进一步的改进是，所述P型功函数金属层仅位于所述PMOS的形成区域中；
所述N型功函数金属层仅位于所述NMOS的形成区域中；或者所述N型功函数金属层也延伸到所述PMOS的形成区域，在所述第二栅极结构中，所述N型功函数金属层叠加在所述P型功函数金属层表面上。
进一步的改进是，所述金属导电材料层的材料包括Al。
本发明金属栅对应的栅极凹槽并不直接由伪栅极结构去除后形成的凹槽组成，而是将伪栅极结构去除后的凹槽作为底部凹槽，这样能使金属栅的底部宽度依然能由伪栅极结构定义，从而使得金属栅的栅极关键尺寸能得到保持或降低，能使器件的性能得到保持或提高。
本发明的金属栅对应的栅极凹槽还包括叠加在底部凹槽之上的顶部凹槽，顶部凹槽是通过对第一介质层进行图形化刻蚀形成，顶部凹槽大于底部凹槽的宽度，使得顶部凹槽比底部凹槽更容易填充；同时，利用顶部凹槽增加整个栅极凹槽的高度，这样，就能使得底部凹槽的高度降低，这样使得底部凹槽的高宽比降低，从而能降低底部凹槽的填充难度，这样，由于底部凹槽和顶部凹槽的填充难度都得到降低，故本发明降低金属栅的填充难度、提高金属栅填充的工艺窗口和提高工艺健康度。
另外，本发明在保持栅极关键尺寸不变或降低的条件下，能通过降低底部凹槽的高度来降低底部沟槽的填充难度，但是顶部凹槽能补偿底部凹槽的高度损失，故最后能使金属栅的最终厚度得到保持或提高，从而能使金属栅的电阻得到保持或降低。
总之，本发明能解决现有方法中的金属栅填充问题，避免出现栅极金属孔洞，从而能提高良率；不需降低金属栅高度，从而能使金属栅的电阻得到保持或降低；不需要增加栅极关键尺寸，从而能提高器件性能；最后本发明能降低金属栅的填充难度、提高金属栅填充的工艺窗口和提高工艺健康度，改善金属栅质量，提高产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例金属栅的结构示意图；
图2A-图2E是本发明实施例金属栅的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例金属栅的结构示意图；本发明实施例金属栅中，由栅介质层107和金属栅叠加形成的栅极结构形成于栅极凹槽115中，所述栅极凹槽115分成底部凹槽1152和顶部凹槽1151。
所述底部凹槽1152由伪栅极结构106的去除区域组成，所述伪栅极结构106请参考图2A所示，在所述伪栅极结构106的侧面形成有侧墙109，在所述侧墙109外的半导体衬底101表面形成有顶部表面和所述伪栅极结构106的顶部表面相平的第零层层间膜113，所述伪栅极结构106去除后，所述侧墙109的内侧面组成所述底部凹槽1152的侧面，所述底部凹槽1152的宽度由所述伪栅极结构106的宽度定义且所述底部凹槽1152的宽度设置为栅极关键尺寸；所述底部凹槽1152的高度由所述第零层层间膜113和所述伪栅极结构106的平坦化工艺调节，通过降低所述底部凹槽1152的高度降低所述底部凹槽1152的高宽比且将所述底部凹槽1152的高宽比调节到使所述金属栅无空洞的填充所述底部凹槽1152。
所述顶部凹槽1151位于所述底部凹槽1152的正上方，所述顶部凹槽1151的宽度大于所述底部凹槽1152的宽度且所述顶部凹槽1151的侧面分别延伸到所述底部凹槽1152的侧面的外侧；所述顶部凹槽1151穿过第一介质层114，所述第一介质层114形成于所述第零层层间膜113表面；所述顶部凹槽1151的高宽比小于所述底部凹槽1152的高宽比，使所述金属栅无空洞的填充所述顶部凹槽1151；所述顶部凹槽1151的高度用于补偿所述底部凹槽1152的高度降低，使所述金属栅的厚度增加并从而降低栅极电阻。
本发明实施例中，所述栅介质层107中包括高介电常数层。在所述高介电常数层和所述半导体衬底101表面之间还形成有界面层。在高介电常数层表面上通常还形成有氮化钛覆盖层。故所述栅介质层107是由界面层、高介电常数层和氮化钛覆盖层叠加而成。
所述金属栅包括功函数金属层和金属导电材料层117。
在所述氮化钛覆盖层和所述功函数金属层之间通常还会形成氮化钽覆盖层，由所述氮化钛覆盖层和所述氮化钽覆盖层叠加形成底部阻障层。
形成于NMOS的形成区域中的所述栅极结构为第一栅极结构，所述第一栅极结构中，所述功函数金属层为N型功函数金属层116a。
形成于PMOS的形成区域中的所述栅极结构为第二栅极结构，所述第二栅极结构中，所述功函数金属层为P型功函数金属层116b。
所述NMOS和所述PMOS同时集成在同一所述半导体衬底101上。
在所述半导体衬底101上还形成有器件结构，包括：
浅沟槽隔离(STI)105，用于在所述半导体衬底101上隔离出有源区。
在所述NMOS的形成区域中形成有N型深阱(DNW)102，在所述N型深阱102中形成有P型阱(PW)103。
在所述PMOS的形成区域中形成有N型阱(NW)104。
所述NMOS还包括：
和所述伪栅极结构106自对准的N型浅掺杂漏区110a以及和所述侧墙109自对准的源漏区111a。通常，在所述源漏区111a的形成区域中还会形成第一嵌入式外延层如嵌入式SiP层。在所述N型浅掺杂漏区110a的内侧还形成有P型袋型注入区。
所述PMOS还包括：
和所述伪栅极结构106自对准的P型浅掺杂漏区110b以及和所述侧墙109自对准的源漏区111b。通常，在所述源漏区111b的形成区域中还会形成第二嵌入式外延层如嵌入式SiGe层。在所述N型浅掺杂漏区110b的内侧还形成有N型袋型注入区。
所述P型功函数金属层116b仅位于所述PMOS的形成区域中。
图1中，所述N型功函数金属层116a仅位于所述NMOS的形成区域中。在其他实施例中也能为：所述N型功函数金属层116a也延伸到所述PMOS的形成区域，在所述第二栅极结构中，所述N型功函数金属层116a叠加在所述P型功函数金属层116b表面上。
所述金属导电材料层117的材料包括Al。
本发明实施例中，在所述第零层层间膜113的底部还形成有一层接触刻蚀停止层(CESL)112，接触刻蚀停止层112通常采用氮化硅层组成。
本发明实施例金属栅对应的栅极凹槽115并不直接由伪栅极结构106去除后形成的凹槽组成，而是将伪栅极结构106去除后的凹槽作为底部凹槽1152，这样能使金属栅的底部宽度依然能由伪栅极结构106定义，从而使得金属栅的栅极关键尺寸能得到保持或降低，能使器件的性能得到保持或提高。
本发明实施例的金属栅对应的栅极凹槽115还包括叠加在底部凹槽1152之上的顶部凹槽1151，顶部凹槽1151是通过对第一介质层114进行图形化刻蚀形成，顶部凹槽1151大于底部凹槽1152的宽度，使得顶部凹槽1151比底部凹槽1152更容易填充；同时，利用顶部凹槽1151增加整个栅极凹槽115的高度，这样，就能使得底部凹槽1152的高度降低，这样使得底部凹槽1152的高宽比降低，从而能降低底部凹槽1152的填充难度，这样，由于底部凹槽1152和顶部凹槽1151的填充难度都得到降低，故本发明实施例降低金属栅的填充难度、提高金属栅填充的工艺窗口和提高工艺健康度。
另外，本发明实施例在保持栅极关键尺寸不变或降低的条件下，能通过降低底部凹槽1152的高度来降低底部沟槽的填充难度，但是顶部凹槽1151能补偿底部凹槽1152的高度损失，故最后能使金属栅的最终厚度得到保持或提高，从而能使金属栅的电阻得到保持或降低。
总之，本发明实施例能解决现有方法中的金属栅填充问题，避免出现栅极金属孔洞，从而能提高良率；不需降低金属栅高度，从而能使金属栅的电阻得到保持或降低；不需要增加栅极关键尺寸，从而能提高器件性能；最后本发明实施例能降低金属栅的填充难度、提高金属栅填充的工艺窗口和提高工艺健康度，改善金属栅质量，提高产品良率。
如图2A至图2E所示，是本发明实施例金属栅的制造方法的各步骤中的器件结构示意图；本发明实施例金属栅的制造方法包括如下步骤：
步骤一、如图2A所示，提供完成了第零层层间膜113沉积的半导体衬底101；在所述半导体衬底101上形成有伪栅极结构106，在所述伪栅极结构106的侧面自对准形成有侧墙109，所述第零层层间膜113覆盖在所述伪栅极结构106和所述侧墙109的顶部以及所述侧墙109外的所述半导体衬底101表面；所述伪栅极结构106的宽度为栅极关键尺寸。
进行化学进行研磨工艺，使所述伪栅极结构106和所述侧墙109的顶部的所述第零层层间膜113去除以及使所述侧墙109外的所述第零层层间膜113和所述伪栅极结构106的表面相平；所述化学机械研磨工艺还调节平坦化后的所述伪栅极结构106的高度；通过降低所述伪栅极结构106的高度降低所述伪栅极结构106的高宽比。
本发明实施例方法中，所述伪栅极结构106由栅介质层107和多晶硅伪栅108叠加而成。所述栅介质层107作为后续的栅极结构中栅介质层。在其他实施例方法中，所述伪栅极结构106中的所述栅介质层107也能替换为伪栅介质层，伪栅介质层在后续去除所述多晶硅伪栅108时一并被去除。
本发明实施例方法中，NMOS和PMOS同时集成在同一所述半导体衬底101上。
在所述半导体衬底101上还形成有器件结构，包括：
浅沟槽隔离(STI)105，用于在所述半导体衬底101上隔离出有源区。
在所述NMOS的形成区域中形成有N型深阱(DNW)102，在所述N型深阱102中形成有P型阱(PW)103。
在所述PMOS的形成区域中形成有N型阱(NW)104。
所述NMOS还包括：
和所述伪栅极结构106自对准的N型浅掺杂漏区110a以及和所述侧墙109自对准的源漏区111a。通常，在所述源漏区111a的形成区域中还会形成第一嵌入式外延层如嵌入式SiP层。在所述N型浅掺杂漏区110a的内侧还形成有P型袋型注入区(未显示)。
所述PMOS还包括：
和所述伪栅极结构106自对准的P型浅掺杂漏区110b以及和所述侧墙109自对准的源漏区111b。通常，在所述源漏区111b的形成区域中还会形成第二嵌入式外延层如嵌入式SiGe层。在所述N型浅掺杂漏区110b的内侧还形成有N型袋型注入区(未显示)。
在所述第零层层间膜113的底部还形成有一层接触刻蚀停止层(CESL)112，接触刻蚀停止层112通常采用氮化硅层组成。
步骤二、如图2B所示，形成第一介质层114，所述第一介质层114形成于所述第零层层间膜113、所述伪栅极结构106和所述侧墙109的表面。
步骤三、如图2C所示，光刻定义出顶部凹槽1151a的形成区域，对所述第一介质层114进行刻蚀形成所述顶部凹槽1151a；所述顶部凹槽1151a位于所述伪栅极结构106的正上方。
本发明实施例方法中，所述顶部凹槽1151a的宽度较小。如图2D所示，之后还需进行：对所述第一介质层114进行横向刻蚀，使所述顶部凹槽1151a的宽度扩大，宽度扩大后的所述顶部凹槽单独采用标记1151表示。在其他实施例方法中，也能在图2C对应的步骤中直接定义较大的所述顶部凹槽1151的尺寸，之后图2D的步骤能省略。
如图2D所示，所述顶部凹槽1151的宽度大于所述伪栅极结构106的宽度且所述顶部凹槽1151的侧面分别延伸到所述伪栅极结构106的侧面的外侧。
步骤四、如图2E所示，去除所述伪栅极结构106形成底部凹槽1152；由所述底部凹槽1152和所述顶部凹槽1151叠加形成栅极凹槽115。
所述底部凹槽1152的高宽比由所述伪栅极结构106的高宽比确定。
步骤五、如图1所示，在所述栅极凹槽115中形成栅介质层107和金属栅并叠加形成栅极结构。
所述底部凹槽1152的高宽比使所述金属栅无空洞的填充所述底部凹槽1152。
所述顶部凹槽1151的高宽比小于所述底部凹槽1152的高宽比，使所述金属栅无空洞的填充所述顶部凹槽1151；所述顶部凹槽1151的高度还用于补偿所述底部凹槽1152的高度降低，使所述金属栅的厚度增加并从而降低栅极电阻。
由于本发明实施例方法中，所述栅介质层107采用先栅介质层工艺，所以，步骤四中，去除所述伪栅极结构106的工艺仅去除所述多晶硅伪栅108，所述栅介质层107保留。
所述栅介质层107中包括高介电常数层。在形成所述高介电常数层之前，还包括在所述半导体衬底101表面形成有界面层。在高介电常数层表面上通常还形成有氮化钛覆盖层。故所述栅介质层107是由界面层、高介电常数层和氮化钛覆盖层叠加而成。
所述金属栅包括功函数金属层和金属导电材料层117。
形成于NMOS的形成区域中的所述栅极结构为第一栅极结构，所述第一栅极结构中，所述功函数金属层为N型功函数金属层116a；
形成于PMOS的形成区域中的所述栅极结构为第二栅极结构，所述第二栅极结构中，所述功函数金属层为P型功函数金属层116b。
所述P型功函数金属层116b仅位于所述PMOS的形成区域中。
所述N型功函数金属层116a仅位于所述NMOS的形成区域中。或者所述N型功函数金属层也延伸到所述PMOS的形成区域，在所述第二栅极结构中，所述N型功函数金属层116a叠加在所述P型功函数金属层116b表面上。
所述金属导电材料层117的材料包括Al。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种金属栅，其特征在于：由栅介质层和金属栅叠加形成的栅极结构形成于栅极凹槽中，所述栅极凹槽分成底部凹槽和顶部凹槽；
所述底部凹槽由伪栅极结构的去除区域组成，在所述伪栅极结构的侧面形成有侧墙，在所述侧墙外的半导体衬底表面形成有顶部表面和所述伪栅极结构的顶部表面相平的第零层层间膜，所述伪栅极结构去除后，所述侧墙的内侧面组成所述底部凹槽的侧面，所述底部凹槽的宽度由所述伪栅极结构的宽度定义且所述底部凹槽的宽度设置为栅极关键尺寸；所述底部凹槽的高度由所述第零层层间膜和所述伪栅极结构的平坦化工艺调节，通过降低所述底部凹槽的高度降低所述底部凹槽的高宽比且将所述底部凹槽的高宽比调节到使所述金属栅无空洞的填充所述底部凹槽；
所述顶部凹槽位于所述底部凹槽的正上方，所述顶部凹槽的宽度大于所述底部凹槽的宽度且所述顶部凹槽的侧面分别延伸到所述底部凹槽的侧面的外侧；所述顶部凹槽穿过第一介质层，所述第一介质层形成于所述第零层层间膜表面；所述顶部凹槽的高宽比小于所述底部凹槽的高宽比，使所述金属栅无空洞的填充所述顶部凹槽；所述顶部凹槽的高度用于补偿所述底部凹槽的高度降低，使所述金属栅的厚度增加并从而降低栅极电阻。
2.如权利要求1所述的金属栅，其特征在于：所述栅介质层中包括高介电常数层。
3.如权利要求2所述的金属栅，其特征在于：所述金属栅包括功函数金属层和金属导电材料层。
4.如权利要求2所述的金属栅，其特征在于：在所述高介电常数层和所述半导体衬底表面之间还形成有界面层。
5.如权利要求3所述的金属栅，其特征在于：所述栅极结构形成于NMOS的形成区域中且为第一栅极结构，所述第一栅极结构中，所述功函数金属层为N型功函数金属层；
或者，所述栅极结构形成于PMOS的形成区域中且为第二栅极结构，所述第二栅极结构中，所述功函数金属层为P型功函数金属层。
6.如权利要求5所述的金属栅，其特征在于：所述NMOS和所述PMOS同时集成在同一所述半导体衬底上。
7.如权利要求6所述的金属栅，其特征在于：所述P型功函数金属层仅位于所述PMOS的形成区域中；
所述N型功函数金属层仅位于所述NMOS的形成区域中；或者所述N型功函数金属层也延伸到所述PMOS的形成区域，在所述第二栅极结构中，所述N型功函数金属层叠加在所述P型功函数金属层表面上。
8.如权利要求3所述的金属栅，其特征在于：所述金属导电材料层的材料包括Al。
9.一种金属栅的制造方法，其特征在于，包括如下步骤：
步骤一、提供完成了第零层层间膜沉积的半导体衬底；在所述半导体衬底上形成有伪栅极结构，在所述伪栅极结构的侧面自对准形成有侧墙，所述第零层层间膜覆盖在所述伪栅极结构和所述侧墙的顶部以及所述侧墙外的所述半导体衬底表面；所述伪栅极结构的宽度为栅极关键尺寸；
进行化学进行研磨工艺，使所述伪栅极结构和所述侧墙的顶部的所述第零层层间膜去除以及使所述侧墙外的所述第零层层间膜和所述伪栅极结构的表面相平；所述化学机械研磨工艺还调节平坦化后的所述伪栅极结构的高度；通过降低所述伪栅极结构的高度降低所述伪栅极结构的高宽比；
步骤二、形成第一介质层，所述第一介质层形成于所述第零层层间膜、所述伪栅极结构和所述侧墙的表面；
步骤三、光刻定义出顶部凹槽的形成区域，对所述第一介质层进行刻蚀形成所述顶部凹槽；所述顶部凹槽位于所述伪栅极结构的正上方，所述顶部凹槽的宽度大于所述伪栅极结构的宽度且所述顶部凹槽的侧面分别延伸到所述伪栅极结构的侧面的外侧；
步骤四、去除所述伪栅极结构形成底部凹槽；由所述底部凹槽和所述顶部凹槽叠加形成栅极凹槽；
所述底部凹槽的高宽比由所述伪栅极结构的高宽比确定；
步骤五、在所述栅极凹槽中形成栅介质层和金属栅并叠加形成栅极结构；
所述底部凹槽的高宽比使所述金属栅无空洞的填充所述底部凹槽；
所述顶部凹槽的高宽比小于所述底部凹槽的高宽比，使所述金属栅无空洞的填充所述顶部凹槽；所述顶部凹槽的高度还用于补偿所述底部凹槽的高度降低，使所述金属栅的厚度增加并从而降低栅极电阻。
10.如权利要求9所述的金属栅的制造方法，其特征在于：步骤五中，所述栅介质层中包括高介电常数层。
11.如权利要求10所述的金属栅的制造方法，其特征在于：所述金属栅包括功函数金属层和金属导电材料层。
12.如权利要求10所述的金属栅的制造方法，其特征在于：在形成所述高介电常数层之前，还包括在所述半导体衬底表面形成有界面层。
13.如权利要求11所述的金属栅的制造方法，其特征在于：所述栅极结构形成于NMOS的形成区域中且为第一栅极结构，所述第一栅极结构中，所述功函数金属层为N型功函数金属层；
或者，所述栅极结构形成于PMOS的形成区域中且为第二栅极结构，所述第二栅极结构中，所述功函数金属层为P型功函数金属层。
14.如权利要求13所述的金属栅的制造方法，其特征在于：所述NMOS和所述PMOS同时集成在同一所述半导体衬底上。
15.如权利要求14所述的金属栅的制造方法，其特征在于：所述P型功函数金属层仅位于所述PMOS的形成区域中；
所述N型功函数金属层仅位于所述NMOS的形成区域中；或者所述N型功函数金属层也延伸到所述PMOS的形成区域，在所述第二栅极结构中，所述N型功函数金属层叠加在所述P型功函数金属层表面上。
16.如权利要求11所述的金属栅的制造方法，其特征在于：所述金属导电材料层的材料包括Al。
CN202210154895.9A 2022-02-21 2022-02-21 金属栅及其制造方法 Pending CN114695539A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210154895.9A CN114695539A (zh) 2022-02-21 2022-02-21 金属栅及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210154895.9A CN114695539A (zh) 2022-02-21 2022-02-21 金属栅及其制造方法

Publications (1)

Publication Number Publication Date
CN114695539A true CN114695539A (zh) 2022-07-01

Family

ID=82137336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210154895.9A Pending CN114695539A (zh) 2022-02-21 2022-02-21 金属栅及其制造方法

Country Status (1)

Country Link
CN (1) CN114695539A (zh)

Similar Documents

Publication Publication Date Title
US10134731B2 (en) Dielectric liner added after contact etch before silicide formation
TWI462187B (zh) 半導體元件及其製造方法
US9536877B2 (en) Methods of forming different spacer structures on integrated circuit products having differing gate pitch dimensions and the resulting products
KR101366484B1 (ko) 고유전율 금속 게이트 기술을 위한 향상된 게이트 교체 공정
US8741717B2 (en) Methods for fabricating integrated circuits having improved metal gate structures
US8759208B2 (en) Method for manufacturing contact holes in CMOS device using gate-last process
US10340381B2 (en) Method for fabricating semiconductor structure
US9985105B2 (en) Method of manufacturing a PMOS transistor comprising a dual work function metal gate
US20110079850A1 (en) Semiconductor structure including high voltage device
KR101630084B1 (ko) 반도체 디바이스 구조물 및 제조 방법
US11107689B2 (en) Method for fabricating semiconductor device
CN112289747B (zh) 高介电常数金属栅的制造方法
US10777637B2 (en) Integrated circuit product with a multi-layer single diffusion break and methods of making such products
CN108695259B (zh) 具有hkmg的mos晶体管的制造方法
CN113644050B (zh) 高介电常数金属栅mos晶体管及其制造方法
CN114695539A (zh) 金属栅及其制造方法
CN112420822B (zh) 金属栅半导体器件及其制造方法
US11152263B2 (en) Process method for cutting polysilicon gate of FinFET transistor
CN112259504A (zh) 金属栅的制造方法
US8860151B2 (en) Semiconductor device having a spacer and a liner overlying a sidewall of a gate structure and method of forming the same
CN103779321A (zh) 具有接触插栓的半导体结构与其形成方法
CN113644051B (zh) 高介电常数金属栅mos晶体管及其制造方法
CN110970299B (zh) 半导体器件及其形成方法
CN115831756A (zh) 半导体装置的制造方法及半导体装置
CN114792729A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination