CN1540769A - 一种高介电常数材料栅结构及其制备工艺 - Google Patents

Abstract

本发明为一种高介电常数材料栅结构及其制备工艺。在硅片表面氧化生长一非常薄的氮氧化硅层作为高介电常数材料与硅衬底之间的界面缓冲区，以便有效隔离高介电常数材料中的杂质元素与硅衬底间的扩散；在高介电常数材料表面进行氮化处理或者淀积一薄层氮化硅，把高介电常数材料覆盖住，并作为高介电常数材料与多晶硅的界面层，同时阻挡来自P+多晶的硼穿透。本发明的栅结构为三明治式。由本发明方法制备的高介电常数材料栅可以被有效应用于65纳米以下的CMOS工艺技术。

Description

一种高介电常数材料栅结构及其制备工艺

技术领域

本发明属集成电路制造工艺技术领域，具体涉及一种高介电常数材料栅结构及其制备工艺。

背景技术

随着集成电路工艺的快速发展，器件尺寸变得越来越小，特别是当CMOS工艺技术进入65纳米技术以下后，常规的氧化硅栅已经薄到超过其可靠的物理极限厚度，由此氧化硅栅而制备的晶体管将会有非常大的栅极漏电流，并使CMOS晶体管失去开关特性。因此，为了继续利用已经发展得非常成熟的大规模CMOS生产工艺技术，人们必须采用一种由高介电常数(high-k)材料来替代传统的氧化硅栅，增加栅极厚度(但等效为数到十几的氧化硅栅)，大大降低栅极漏电流，从而使得晶体管能够继续工作在正常范围。但是，由于high-k材料是一种完全新的材料，至今还处在开发和研究阶段，作为敏感和关键的栅极材料面临着许多工艺和物理性质的挑战，例如，如何解决high-k材料与衬底硅之间的缓冲(隔离)问题，此缓冲层既要具有非常良好的界面特性(以使栅极有很好的可靠性)，又要完全隔离high-k材料向硅衬底扩散(以避免对晶体管特性的影响)。另一方面，此高介电常数材料栅还必须阻挡来自P+多晶的硼穿透(B penetration)。因此，本发明采用氮氧化硅(SiON)材料来作为high-k材料与衬底硅之间的缓冲层，它直接自衬底硅生长而来，因此与硅衬底有非常好的界面特性，而且此材料又非常致密，已被证明为非常好的隔离材料，可以有效隔离high-k材料中的杂质元素向硅衬底扩散。与此同时，本发明还采用非常薄的氮化硅(SiN)材料覆盖在high-k材料上面，成为high-k材料与多晶硅之间的界面，阻止high-k材料与多晶硅相互间的元素扩散，同时起到阻挡硼穿透的作用。氮氧化硅(SiON)和氮化硅(SiN)的介电常数也远高于常规二氧化硅，因此由此方法制备的三明治式高介电常数材料栅，其总体的等效氧化硅厚度还是非常薄的，可以满足65纳米以下CMOS器件的工艺要求。

发明内容

本发明的目的在于提供一种高介电常数材料栅结构的及其制备工艺，以便有效地解决高介电常数材料与硅衬底之间的缓冲区问题，同时解决高介电常数材料与多晶硅间的隔离连接问题和阻挡硼穿透(B penetration)问题。

本发明首先利用快速退火炉RTO(或常规氧化炉)，在清洁的硅片表面氧化生长一非常薄的氮氧化硅(SiON)层，作为高介电常数材料与硅衬底之间的缓冲区，它与硅衬底有很好的界面特性，并能有效阻挡高介电常数材料中的杂质元素向硅衬底扩散；随后，用CVD(MOCVD、ALCVD等)的方法，把所需的高介电常数材料(如HfO₂、Al₂O₃等)淀积在氮氧化硅层上面；最后再用CVD的方法在高介电常数材料表面覆盖一薄层氮化硅(SiN)，或者用氮等离子体处理上述制备好的高介电常数材料层表面，使其表面形成一层很薄的氮化硅(SiN)，此氮化硅层将起到高介电常数材料与多晶硅的界面层的作用，同时阻挡来自P+多晶的硼穿透。

本发明制备的栅结构为三明治式，其中最上面层为超薄氮化硅(SiN)层，厚度为3到15；中间层为高介电常数(high-k)材料，厚度为5到60；最底层(即与衬底硅联接层)为氮氧化硅(SiON)，厚度为3到15。实现该结构的主要制备工艺过程是：

使用快速退火炉RTO(或常规氧化炉)，炉子温度为800-1000℃，在NO(或N₂O)气体中，在清洁的硅片表面，氧化生长厚度为3到15的氮氧化硅(SiON)薄膜；

用CVD(MOCVD、ALCVD等)方法在此SiON层上淀积厚度为5到60的高介电常数(high-k)材料；

用CVD(MOCVD、ALCVD等)方法在高介电常数材料层上再淀积一层超薄氮化硅(SiN)，厚度为3到15；或者用氮等离子体处理上述制备好的高介电常数材料层表面，使其表面形成一层很薄的氮化硅(SiN)，厚度为3到15。

上述的高介电常数(high-k)材料可采用HfO₂、HfSi_xO_y、HfAl_xO_y、Al₂O₃、ZrO₂、La₂O₃、Ta₂O₅等。

本发明采用在硅片表面氧化生长一非常薄的氮氧化硅(SiON)层作为高介电常数材料与硅衬底之间的界面缓冲区的方法，来有效隔离高介电常数材料中的杂质元素与硅衬底间的扩散，同时具有非常好的界面特性和可靠性；与此同时，本发明还采用在高介电常数材料表面进行氮化处理或者淀积一薄层氮化硅的方法把高介电常数材料覆盖住，让这一薄层氮化硅作为高介电常数材料与多晶硅的界面层的作用，同时阻挡来自P+多晶的硼穿透。由此方法制备的高介电常数材料栅可以被有效应用于65纳米以下的CMOS工艺技术。

附图说明

附图1是此三明治式的高介电常数材料栅结构示意图。

图中标号1是：硅衬底、2是：SiON薄层、3是：高介电常数材料层、4是：氮化硅(SiN)薄层。

具体实施方式

实施例1

1、使用快速退火炉RTO(或常规氧化炉)，炉子温度为900℃，在NO(或N₂O)气体中，在清洁的硅片表面，氧化生长10左右的氮氧化硅(SiON)薄膜；

2、用CVD(MOCVD、ALCVD等)方法在此SiON层上淀积30的高介电常数(high-k)材料，如HfO₂或HfSi_xO_y或HfAl_xO_y等。

3、用CVD(MOCVD、ALCVD等)方法在高介电常数材料层上再淀积一层超薄氮化硅(SiN)，厚度约为10。

实施例2

1、使用快速退火炉RTO，炉子温度为1000℃左右，在NO气体中，在清洁的硅片表面生长5的SiON薄膜；

2、用CVD(MOCVD或ALCVD)方法在此SiON层上淀积5的高介电常数材料，如Al₂O₃或ZrO₂或Ta₂O₅等。

3、用CVD(MOCVD或ALCVD)方法在高介电常数材料层上再淀积一层超薄SiN层，厚度为15。

实施例3

1、使用常规氧化炉，炉子温度为800℃左右，在N₂O气体中，在清洁的硅片表面，氧化生长15的SiON薄膜；

2、用CVD方法在此SiON层上淀积60的高介电常数材料，如HfO₂或Al₂O₃等。

3、用氮等离子体处理上述制备好的高介电常数材料层表面，使其表面形成一层很薄的氮化硅(SiN)，厚度为3。

上述这些例子制备得的三明治式栅结构，其SiON层均可有效隔离高介电常数材料中杂元素与硅衬底之间的扩散，同时具有非常好的界面特性和可靠性；SiN层均能起到高介电常数材料与多晶硅界面层的作用，并可阻挡来自P₊多晶的硼穿透。

Claims (3)

1、一种高介电常数材料栅结构，其特征在于栅结构为三明治式，其中最上面层为超薄氮化硅层，厚度为3到15；中间层为高介电常数材料，厚度为5到60；最底层为氮氧化硅，厚度为3到15。

2、一种高介电常数材料栅结构的制备工艺，其特征在于具体步骤如下：

A、使用快速退火炉RTO或常规氧化炉，炉子温度为800-1000℃，在NO或N₂O气体中，在清洁的硅片表面，氧化生长厚度为3到15的氮氧化硅薄膜；

B、用CVD方法在此氮氧化硅层上淀积厚度为5到60的高介电常数材料；

C、用CVD方法在上述高介电常数材料层上再淀积一层厚度为3到15的氮化硅，或者用氮等离子体处理上述制备好的高介电常数材料层表面，使其表面形成一层厚度为3到10的氮化硅。

3、根据权利要求2所述的高介电常数材料栅结构的制备工艺，其特征在于，上述的高介电常数材料采用HfO₂、HfSi_xO_y、HfAl_xO_y、Al₂O₃、ZrO₂、La₂O₃、Ta₂O₅之一种。

Images