CN102270579A - 一种遮挡晶片制备方法 - Google Patents

一种遮挡晶片制备方法 Download PDF

Info

Publication number
CN102270579A
CN102270579A CN2010101924598A CN201010192459A CN102270579A CN 102270579 A CN102270579 A CN 102270579A CN 2010101924598 A CN2010101924598 A CN 2010101924598A CN 201010192459 A CN201010192459 A CN 201010192459A CN 102270579 A CN102270579 A CN 102270579A
Authority
CN
China
Prior art keywords
wafer
silicon nitride
nitride layer
blocking
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101924598A
Other languages
English (en)
Inventor
王燕军
李�杰
蒙韬
朱佳娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101924598A priority Critical patent/CN102270579A/zh
Publication of CN102270579A publication Critical patent/CN102270579A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种遮挡晶片制备方法,包括以下步骤:提供一遮挡晶片基底;将所述遮挡晶片基底放置于晶舟上,通过化学气相沉积法在所述遮挡晶片基底上沉积第一氮化硅层;在所述第一氮化硅层上再分多次沉积多层氮化硅层,使得所述遮挡晶片基底上沉积的氮化硅层的层数≥2,且在每次沉积新一层的氮化硅层前时均使所述晶舟上的遮挡晶片旋转一定的角度,使得沉积前一氮化硅层时遮挡晶片上得到晶舟上支点支撑的位置处暴露出来。本发明方法可有效避免在遮挡晶片上累积沉积的多晶硅层因其下的氮化硅层的不平整而产生应力差,最终导致多晶硅层上有脱落颗粒掉至产品晶片上,影响产品晶片良率的问题。同时提高遮挡晶片的重复利用率。

Description

一种遮挡晶片制备方法
技术领域
本发明涉及集成电路制造领域,特别涉及一种遮挡晶片制备方法。 
背景技术
对于半导体器件而言,栅极的质量和可靠性极为重要。形成栅极时,通常通过化学气相沉积的方法在栅介质层上形成多晶硅栅极。进行化学气相沉积时,产品晶片被放置在晶舟上并被送入工艺腔内沉积多晶硅层。为确保工艺腔内的气流能够使产品晶片上沉积厚度均匀的多晶硅层,通常在晶舟的顶端和底端放置若干遮挡晶片,而将产品晶片放置于晶舟的中间部位。 
现有技术中,遮挡晶片的制备通常是在衬底上一次性沉积约1600埃厚度的氮化硅,随后将遮挡晶片放至晶舟的顶端和底端,随同产品晶片一起在遮挡晶片上沉积多晶硅层。当一批产品晶片完成多晶硅层的沉积后,遮挡晶片可以不需更换,随同下一批产品晶片在其上多次累积沉积多晶硅层。当在遮挡晶片上累积沉积多晶硅层超过10次以上时,即需要通过硝酸和氢氟酸的混合液湿法刻蚀约80秒以去除遮挡晶片上累积沉积的多晶硅层。完成去除累积沉积的多晶硅层后即将遮挡晶片放入晶舟再次重复使用,随同产品晶片一起在遮挡晶片上沉积多晶硅层。但在湿法刻蚀去除累积沉积的多晶硅层时不可避免的会损伤到遮挡晶片上沉积的氮化硅层,当经过了多次湿法刻蚀后,氮化硅层被损伤到只剩下一定厚度时,即通过氢氟酸湿法刻蚀将遮挡晶片上的氮化硅层彻底去除,重新在遮挡晶片的衬底上沉积新的氮化硅层,然后再将遮挡晶片重新放入晶舟中重复使用。 
但现有技术中,在遮挡晶片的衬底上沉积氮化硅层时,遮挡晶片同样被放 置在晶舟上送入工艺腔中完成氮化硅层的沉积过程。遮挡晶片被放置在晶舟上时,不可避免的需要通过晶舟上的三个支点将其支撑起来,因此,在该支点接触遮挡晶片的位置上无法沉积上氮化硅层。当如此制备的遮挡晶片被放置在晶舟上进入工艺腔内随产品晶片一起多次累积沉积多晶硅层时,由于遮挡晶片上沉积的氮化硅层存在没有沉积上的地方,导致氮化硅层并不十分平整,在此基础上累积沉积上的多晶硅层也必将不平整。当遮挡晶片上累积沉积的多晶硅达到一定厚度时,多晶硅层的不平整所导致的应力差将会使遮挡晶片上的多晶硅产生脱落,脱落下来的颗粒掉在产品晶片上造成了产品晶片良率的下降。 
发明内容
本发明要解决的技术问题是提供一种遮挡晶片制备方法,以解决通过现有技术制备的遮挡晶片不平整,使用后会产生颗粒脱落影响产品晶片良率的问题。 
为解决上述技术问题,本发明提供一种遮挡晶片制备方法,包括以下步骤: 
提供一遮挡晶片基底; 
将所述遮挡晶片基底放置于晶舟上,通过化学气相沉积法在所述遮挡晶片基底上沉积第一氮化硅层; 
在所述第一氮化硅层上再至少一次沉积多层氮化硅层,使得所述遮挡晶片基底上沉积的氮化硅层的层数≥2,且在每次沉积新一层的氮化硅层前均使所述晶舟上的遮挡晶片旋转一定的角度,使得沉积前一氮化硅层时遮挡晶片上得到晶舟上支点支撑的位置处暴露出来。 
可选的,单次在所述遮挡晶片基底上沉积的氮化硅层的厚度≥20埃。 
可选的,在所述遮挡晶片基底上沉积的多层氮化硅层的总厚度≥200埃。 
可选的,还包括:将沉积有多层氮化硅层的所述遮挡晶片放至晶舟的顶端和底端,随同产品晶片一起在所述遮挡晶片上沉积多晶硅层;当累积沉积的所述多晶硅层达到一定厚度时即通过纯硝酸和纯氢氟酸的混合液湿法刻蚀5-20秒以完全去除所述多晶硅层。 
可选的,所述纯硝酸和纯氢氟酸的体积比为6∶1。 
通过本发明的遮挡晶片制造方法,可有效避免在遮挡晶片上累积沉积的多晶硅层因其下的氮化硅层的不平整而产生应力差,最终导致多晶硅层上有脱落颗粒掉至产品晶片上,影响产品晶片良率的问题。同时通过本发明方法还可有效延长在遮挡晶片上完成沉积多层氮化硅层投入使用后至通过湿法刻蚀将遮挡晶片基底上沉积的氮化硅层彻底去除之间的时间周期,提高了遮挡晶片的重复利用率,进而提高了产品晶片的生产效率。 
具体实施方式
本发明所述的一种遮挡晶片制备方法可利用多种替换方式实现,下面是通过较佳的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。 
本发明提供的遮挡晶片制备方法包括以下步骤: 
首先,提供一遮挡晶片基底; 
其次,将所述遮挡晶片基底放置于晶舟上,通过化学气相沉积法在所述遮挡晶片基底上沉积第一氮化硅层; 
再次,将所述晶舟上的遮挡晶片旋转一定的角度,使得沉积第一氮化硅层时遮挡晶片基底上得到晶舟上支点支撑的位置处暴露出来,通过化学气相沉积法在所述第一氮化硅层上沉积第二氮化硅层; 
再次,将所述晶舟上的遮挡晶片旋转一定的角度,使得沉积第二氮化硅层时遮挡晶片基底上得到晶舟上支点支撑的位置处暴露出来,通过化学气相沉积法在所述第二氮化硅层上沉积第三氮化硅层; 
依次类推,重复上述步骤,在所述遮挡晶片基底上多次沉积多层氮化硅层,沉积的氮化硅层的层数≥2,且在每次沉积新一层的氮化硅层前时均使所述晶舟 上的遮挡晶片旋转一定的角度,使得沉积前一氮化硅层时遮挡晶片上得到晶舟上支点支撑的位置处暴露出来。这样,经过重复多次的氮化硅层沉积,遮挡晶片上的氮化硅层的厚度会相对均匀分布,不会产生突出的不平整现象。单次在所述遮挡晶片基底上沉积的氮化硅层的厚度为≥20埃,在所述遮挡晶片基底上多次沉积的多层氮化硅层的总厚度为≥200埃。 
最后,将完成在基底上沉积氮化硅层的遮挡晶片放至晶舟的顶端和底端,随同产品晶片一起在遮挡晶片上沉积多晶硅层。 
当一批产品晶片完成多晶硅层的沉积后,遮挡晶片可以不需更换,随同下一批产品晶片在其上多次累积沉积多晶硅层。当在遮挡晶片上累积沉积的多晶硅层达到一定厚度时,即通过体积比为6∶1的纯硝酸和纯氢氟酸的混合液湿法刻蚀5-20秒以去除遮挡晶片上累积沉积的多晶硅层。完成去除累积沉积的多晶硅层后即将遮挡晶片放入晶舟再次重复使用,随同产品晶片一起在遮挡晶片上沉积多晶硅层。 
现有技术中通过硝酸和氢氟酸的混合液湿法刻蚀去除遮挡晶片上累积沉积的多晶硅层时通常刻蚀80秒左右,这一刻蚀时间区间虽然可确保遮挡晶片上累积沉积的多晶硅层被完全去除,但同时也不可避免的会对遮挡晶片上的氮化硅层造成比较大的损伤,造成氮化硅层的不平整。当氮化硅层受损伤的遮挡晶片再次被投入使用,被放至晶舟的顶端和底端,随同产品晶片一起在遮挡晶片上沉积多晶硅层时,在受损不平整的氮化硅层累积沉积上的多晶硅层也必将不平整。当遮挡晶片上累积沉积的多晶硅达到一定厚度时,多晶硅层的不平整所导致的应力差也会使遮挡晶片上的多晶硅产生脱落,脱落下来的颗粒掉在产品晶片上同样会影响晶片良率。本发明方法中,将通过硝酸和氢氟酸的混合液湿法刻蚀去除遮挡晶片上累积沉积的多晶硅层的时间缩短为5-20秒,这一时间区间可确保完全去除遮挡晶片上累积沉积的多晶硅层而对遮挡晶片上的氮化硅层的损伤较小。这样,将去除了累积沉积的氮化硅层的遮挡晶片再次投入使用时,在其氮化硅层上累积沉积的多晶硅层将比较平整,不会再因应力差使遮挡晶片 上的多晶硅产生脱落,避免了脱落下来的颗粒掉在产品晶片上影响晶片的良率。 
当遮挡晶片反复被重复使用,经过了多次湿法刻蚀去除其上累积沉积的多晶硅层后,当遮挡晶片上的氮化硅层被损伤到只剩下一定厚度时,即通过氢氟酸湿法刻蚀将遮挡晶片上的氮化硅层彻底去除,重新采用本发明方法在遮挡晶片的基底上沉积新的氮化硅层,然后再将遮挡晶片重新放入晶舟中重复使用。 
通过本发明的遮挡晶片制造方法,可有效避免在遮挡晶片上累积沉积的多晶硅层因其下的氮化硅层的不平整而产生应力差,最终导致多晶硅层上有脱落颗粒掉至产品晶片上,影响产品晶片良率的问题。同时通过本发明方法还可有效延长在遮挡晶片上完成沉积多层氮化硅层投入使用后至通过湿法刻蚀将遮挡晶片基底上沉积的氮化硅层彻底去除之间的时间周期,提高了遮挡晶片的重复利用率,进而提高了产品晶片的生产效率。 
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。 

Claims (5)

1.一种遮挡晶片制备方法,包括以下步骤:
提供一遮挡晶片基底;
将所述遮挡晶片基底放置于晶舟上,通过化学气相沉积法在所述遮挡晶片基底上沉积第一氮化硅层;
在所述第一氮化硅层上再至少一次沉积多层氮化硅层,使得所述遮挡晶片基底上沉积的氮化硅层的层数≥2,且在每次沉积新一层的氮化硅层前均使所述晶舟上的遮挡晶片旋转一定的角度,使得沉积前一氮化硅层时遮挡晶片上得到晶舟上支点支撑的位置处暴露出来。
2.如权利要求1所述的遮挡晶片制备方法,其特征在于,单次在所述遮挡晶片基底上沉积的氮化硅层的厚度≥20埃。
3.如权利要求1所述的遮挡晶片制备方法,其特征在于,在所述遮挡晶片基底上沉积的多层氮化硅层的总厚度≥200埃。
4.如权利要求1所述的遮挡晶片制备方法,其特征在于,还包括:将沉积有多层氮化硅层的所述遮挡晶片放至晶舟的顶端和底端,随同产品晶片一起在所述遮挡晶片上沉积多晶硅层;当累积沉积的所述多晶硅层达到一定厚度时即通过纯硝酸和纯氢氟酸的混合液湿法刻蚀5-20秒以完全去除所述多晶硅层。
5.如权利要求4所述的遮挡晶片制备方法,其特征在于,所述纯硝酸和纯氢氟酸的体积比为6∶1。
CN2010101924598A 2010-06-04 2010-06-04 一种遮挡晶片制备方法 Pending CN102270579A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101924598A CN102270579A (zh) 2010-06-04 2010-06-04 一种遮挡晶片制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101924598A CN102270579A (zh) 2010-06-04 2010-06-04 一种遮挡晶片制备方法

Publications (1)

Publication Number Publication Date
CN102270579A true CN102270579A (zh) 2011-12-07

Family

ID=45052823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101924598A Pending CN102270579A (zh) 2010-06-04 2010-06-04 一种遮挡晶片制备方法

Country Status (1)

Country Link
CN (1) CN102270579A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540769A (zh) * 2003-10-30 2004-10-27 上海集成电路研发中心有限公司 一种高介电常数材料栅结构及其制备工艺
US20050221001A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Of Tbs Broadcast Center Method for extending time between chamber cleaning processes
CN1753152A (zh) * 2004-09-22 2006-03-29 旺宏电子股份有限公司 高密度电浆化学气相沉积制程及改善膜厚均匀性的方法
CN1808690A (zh) * 2004-12-09 2006-07-26 东京毅力科创株式会社 成膜方法和成膜装置以及存储介质
CN101126154A (zh) * 2006-08-15 2008-02-20 中芯国际集成电路制造(上海)有限公司 具有石英喷嘴防护部件的气体反应内管及反应系统
CN101220505A (zh) * 2006-10-12 2008-07-16 东京毅力科创株式会社 气体供给装置和方法、薄膜形成装置和方法及洗涤方法
CN101638776A (zh) * 2008-07-30 2010-02-03 中芯国际集成电路制造(上海)有限公司 化学气相沉积的预处理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540769A (zh) * 2003-10-30 2004-10-27 上海集成电路研发中心有限公司 一种高介电常数材料栅结构及其制备工艺
US20050221001A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Of Tbs Broadcast Center Method for extending time between chamber cleaning processes
CN1753152A (zh) * 2004-09-22 2006-03-29 旺宏电子股份有限公司 高密度电浆化学气相沉积制程及改善膜厚均匀性的方法
CN1808690A (zh) * 2004-12-09 2006-07-26 东京毅力科创株式会社 成膜方法和成膜装置以及存储介质
CN101126154A (zh) * 2006-08-15 2008-02-20 中芯国际集成电路制造(上海)有限公司 具有石英喷嘴防护部件的气体反应内管及反应系统
CN101220505A (zh) * 2006-10-12 2008-07-16 东京毅力科创株式会社 气体供给装置和方法、薄膜形成装置和方法及洗涤方法
CN101638776A (zh) * 2008-07-30 2010-02-03 中芯国际集成电路制造(上海)有限公司 化学气相沉积的预处理方法

Similar Documents

Publication Publication Date Title
US10720323B2 (en) Method for processing a semiconductor wafer using a thin edge carrier ring
US6743722B2 (en) Method of spin etching wafers with an alkali solution
JP2010153852A5 (zh)
JP2010205854A (ja) 半導体装置の製造方法
JP2007531304A5 (zh)
CN107130294A (zh) 金刚石基板的制造方法,金刚石基板以及金刚石自立基板
CN103875061A (zh) 剥离晶片的再生加工方法
CN102394222B (zh) 防止晶圆表面形成固体颗粒的方法
US20120285483A1 (en) Method of cleaning a wafer
CN104795358B (zh) 钴阻挡层的形成方法和金属互连工艺
KR20210120058A (ko) 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼
US6913520B1 (en) All-in-one polishing process for a semiconductor wafer
CN102270579A (zh) 一种遮挡晶片制备方法
CN108511384B (zh) 临时键合/解键合的材料及其制备方法和应用
CN103681309B (zh) 一种超厚金属层制作方法
CN102691050B (zh) 一种钨化学气相沉积系统的清洗方法
WO2013013362A1 (zh) 消除接触孔工艺中桥接的方法
CN102586758A (zh) 高密度等离子机台的预沉积方法
CN104505333A (zh) 沉积物去除方法及气体处理装置
CN102420173A (zh) 一种提高铜互连可靠性的表面处理方法
CN101451235A (zh) 一种改善低压化学气相沉积设备中粒子污染的方法
CN101290865B (zh) 一种防止刻蚀制程中产生表面缺陷的方法
CN103730350A (zh) 一种粗化材料表面粗化图形的去除方法
US7344998B2 (en) Wafer recovering method, wafer, and fabrication method
US7371664B2 (en) Process for wafer thinning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130620

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130620

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111207