KR20040002818A - 반도체소자의 유전체막 및 그 제조방법 - Google Patents

반도체소자의 유전체막 및 그 제조방법 Download PDF

Info

Publication number
KR20040002818A
KR20040002818A KR1020030085514A KR20030085514A KR20040002818A KR 20040002818 A KR20040002818 A KR 20040002818A KR 1020030085514 A KR1020030085514 A KR 1020030085514A KR 20030085514 A KR20030085514 A KR 20030085514A KR 20040002818 A KR20040002818 A KR 20040002818A
Authority
KR
South Korea
Prior art keywords
layer
oxide film
film
silicate
dielectric film
Prior art date
Application number
KR1020030085514A
Other languages
English (en)
Inventor
이종호
이내인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20040002818A publication Critical patent/KR20040002818A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체소자의 다층구조의 유전체막 및 그 형성방법을 제공한다. 이 다층구조의 유전체막은 실리콘 질화막보다 더 큰 유전상수를 갖는 실리케이트 계면층 및 실리케이트 계면층 상에 형성된 고유전체막을 포함한다. 고유전체막은 적어도 1회 교대로 적층된 제1 층 및 제2 층을 포함한다. 이에 따라, 계면특성을 개선시킴과 아울러 고유전체막의 유전상수를 최적화시킬 수 있다. 또한, 각 층이 임계두께의 상한값보다 얇은 두께를 갖는 다층구조로 유전체막을 형성함으로써 유전체막의 결정화온도를 증가시킴과 아울러 누설전류를 감소시킬 수 있다. 이에 따라, 소자의 성능이 개선된다.

Description

반도체소자의 유전체막 및 그 제조방법{Dielectric layer for semiconductor device and method of fabricating the same}
본 발명은 반도체소자의 전계에 관한 것으로, 특히 유전체막 및 그 제조방법에 관한 것이다.
모스 집적회로에 있어서, 소자의 크기는 고집적도 및 고성능을 제공하기 위하여 점점 작아지고 있다. 특히, 게이트 유전체막은 가능한 얇게 형성한다. 이는, 게이트 유전체막의 두께가 감소할수록 모스 트랜지스터의 구동전류가 증가하기 때문이다. 따라서, 소자의 성능을 향상시키기 위하여 극도로 얇을 뿐만 아니라 신뢰성이 있고 결함이 적은 게이트 유전체막을 형성하는 것이 점점 중요해지고 있다.
수십년 동안 열산화막 즉, 실리콘 산화막이 게이트 유전체막으로 사용되어 왔다. 이는, 열적 실리콘 산화막이 하부의 실리콘 기판에 대하여 안정적이고 상대적으로 제조공정이 간단하기 때문이다.
그러나, 실리콘 산화막은 3.9 정도의 낮은 유전상수를 가지므로 실리콘 산화막으로 이루어진 게이트 유전체막의 두께를 감소시키는 데에는 한계가 있을뿐만 아니라, 특히 얇은 실리콘 산화막으로 이루어진 게이트 유전체막을 통하여 흐르는 게이트 누설전류에 기인하여 실리콘 산화막의 두께를 감소시키는 것은 더욱 어렵다. 이에 따라, 실리콘 산화막보다 두꺼우나 소자의 성능을 개선시킬 수 있는 대체 유전체막이 요구되고 있다. 이러한 대체 유전체막의 성능은 등가산화막 두께(EOT; equivalent oxide thickness)로서 평가되거나 표현될 수 있다.
이는, 금속 산화막을 게이트 유전체막으로 사용하는 경우에, 금속 산화막의 물리적인 두께가 실리콘 산화막의 두께보다 두꺼울지라도 실리콘 산화막을 게이트 유전체막으로 사용하는 소자에 비하여 결코 성능이 떨어지지 않기 때문이다. 더우기, 게이트 유전체막을 두껍게 형성하면, 게이트 전극을 패터닝하는 동안 식각 여유도를 증가시킬 수 있다. 이러한 식각 여유도의 증가는 게이트 전극을 패터닝하는 동안 식각공정에 의해 실리콘기판이 노출되는 것을 방지한다.
이 때문에, 높은 유전상수를 갖는 금속산화물들이 게이트 유전체막 또는 커패시터 유전체막에 대한 대체 유전물질들로 제안되어 왔다. 금속산화물의 유전상수는 실리콘 산화막의 유전상수에 비하여 높게 만들 수 있으므로 실리콘 산화막과 동일한 등가산화막 두께를 가지면서 실리콘 산화막보다 물리적으로 더 두꺼운 금속산화막이 반도체소자의 게이트 유전체막 또는 커패시터 유전체막으로 사용될 수 있다.
그러나, 고유전막인 금속산화물은 실리콘기판과 같은 통상의 기판을 사용할 때 여러가지의 문제점들을 보인다. 예를 들면, 실리콘은 고유전 금속산화물과 쉽게 반응하거나 고유전 금속산화물을 증착 또는 후속 열공정을 실시하는 동안 쉽게 산화된다. 따라서, 실리콘기판 및 금속산화막 사이에 실리콘 산화막과 같은 경계막이 형성된다. 결과적으로, 등가산화막 두께가 증가되어 소자의 성능이 저하된다.
게다가, 실리콘기판 및 고유전 금속산화막 사이의 인터페이스 트랩 밀도(interface trap density)가 증가된다. 따라서, 운송자(carrier)들의 채널 이동도가 감소된다. 결과적으로, 모스 트랜지스터의 온/오프 전류 비율이 감소되어모스 트랜지스터의 스위칭 특성을 저하시킨다.
또한, 하프니움 산화막(HfO2) 또는 지르코니움 산화막(ZrO2)과 같은 고유전 금속산화막은 상대적으로 낮은 결정화 온도를 갖고 열적으로 불안한 상태를 보인다. 따라서, 금속산화막은 소오소/드레인 영역들에 주입된 불순물들을 활성화시키기 위한 후속의 열적 어닐링 공정을 실시하는 동안 쉽게 결정화될 수 있다. 따라서, 금속산화막 내에 전류가 흐를 수 있는 결정입계가 형성된다. 이에 더하여, 금속산화막의 표면거칠기가 심화되어 누설전류 특성을 더욱 저하시킨다. 더우기, 고유전 금속산화막의 결정화는 거친 표면을 갖는 정렬 키 상에서의 난 반사에 기인하여 후속의 정렬 공정에 원하지 않는 영향을 끼친다.
상기한 문제점들을 해결하기 위하여 여려가지의 시도들이 행해져 왔다. 예를 들면, 미국특허 제6,020,024호는 실리콘기판 및 고유전체막 사이에 실리콘 옥시나이트라이드막(silicon oxynitride layer; SiON)을 개재시키는 기술을 개시하고, 미국특허 제6,013,553호는 게이트 유전체막으로 하프니움 옥시나이트라이드막 또는 지르코니움 옥시나이트라이드막을 사용하는 기술을 개시한다. 이에 더하여, 피ㆍ시ㆍ티(PCT) 국제특허출원 공개번호 WO 00/01008호는 실리콘 산화막, 실리콘 질화막 및 실리콘 옥시나이트라이드 경계막을 개시한다. 또한, 미국특허 제6,020,243호는 고유전율을 갖는 지르코니움 실리콘 옥시나이트라이드막 또는 하프니움 실리콘 옥시나이트라이드막을 개시한다.
그러나, 이러한 방법들은 상기한 문제점들을 해결하는데 있어서 성공적이지못하다. 예를 들면, 고유전체막 및 실리콘기판 사이 또는 고유전체막 및 폴리실리콘 게이트 전극 사이에 개재되는 실리콘 질화막 또는 실리콘 옥시나이트라이드막은 높은 계면상태 밀도(interface state density)와 함께 전하의 트랩핑을 유발시킨다. 따라서, 이러한 방법들은 채널 이동도를 감소시키어 소자의 성능을 저하시킨다. 더우기, 실리콘 질화막 또는 실리콘 옥시나이트라이드막을 형성하기 위해서는 상대적으로 많은 열공정이 요구된다.
중요하게는, 실리콘 질화막의 유전상수가 실리콘 산화막의 유전상수의 약 1.5배에 지나지 않으므로 등가산화막 두께를 현저히 감소시키기가 어렵고, 그에 따라 소자의 성능을 개선시키는 데 큰 효과를 얻을 수 없다.
따라서, 높은 결정화 온도를 갖는 개선된 유전체막이 여전히 요구되고, 인터페이스 특성의 개선은 물론 유전체막의 등가산화막 두께를 감소시킴으로써 소자의 성능을 개선시키기 위한 유전체막을 형성하는 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 높은 결정화온도를 갖고 양호한 인터페이스 특성은 물론 물리적인 두께에 비하여 현저히 얇은 등가산화막 두께를 갖는 고유전체막 구조체를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 높은 결정화온도를 갖고 양호한 인터페이스 특성은 물론 물리적인 두께에 비하여 현저히 얇은 등가산화막 두께를 갖는 고유전체막 구조체의 형성방법을 제공하는 데 있다.
도 1a는 본 발명의 제1 실시예에 따른 반도체소자의 단면도이다.
도 1b는 본 발명의 제2 실시예에 따른 반도체소자의 단면도이다.
도 1c는 본 발명의 제3 실시예에 따른 반도체소자의 단면도이다.
도 2는 본 발명의 제4 실시예에 따른 반도체소자의 단면도이다.
도 3a 내지 도 3d는 알루미늄 산화막을 유전체막으로 사용하는 모스 커패시터와 실리콘 산화막을 유전체막으로 사용하는 모스 커패시터의 C-V 플롯들이다.
도 4a 내지 도 4d는 게이트 제조방법에 따른 표준화된 트랜스콘덕턴스를 설명하기 위한 그래프들이다.
도 5는 실리콘산화막 및 알루미늄 산화막 사이의 플랫밴드 전압들을 대조하는 그래프이다.
도 6은 실리콘 산화막 및 알루미늄 산화막을 채택하는 커패시터들에 대하여 게이트 바이어스에 따른 전하펌핑 전류를 보여주는 그래프이다.
도 7은 실리콘 산화막 및 ZrO2/Al2O3의 적층 유전체막과 아울러 알루미늄 산화막 및 실리콘 산화막에 대한 C-V 곡선들을 보여주는 그래프이다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 반도체소자의 다층 유전체막 구조체 및 그 형성방법을 제공한다. 이 다층 유전체막 구조체는 실리케이트 계면층(silicate interface layer) 및 상기 실리케이트 계면층 상의 고유전체막을 포함한다.
본 발명의 바람직한 실시예에 따르면, 상기 고유전체막은 상기 실리케이트 계면층보다 높은 유전상수를 갖는다.
바람직하게는, 상기 실리케이트 계면층은 금속 실리케이트 물질(M1-xSixO2)로 형성한다. 여기서, 상기 금속(M)은 하프니움(Hf), 지르코니움(Zr), 탄탈륨(Ta), 타이타늄(Ti), 이트리움(Y) 또는 알루미늄(Al)일 수 있다.
바람직하게는, 상기 고유전체막은 금속산화막을 포함한다. 상기 금속산화막은 하프니움 산화막(HfO2), 지르코니움 산화막(ZrO2), 탄탈륨 산화막(Ta2O3), 알루미늄 산화막(Al2O3), 타이타늄 산화막(TiO2), 이트리움 산화막(Y2O3), BST막, PZT막 또는 이들의 조합막을 포함한다.
또한, 상기 고유전체막은 차례로 적층된 한 쌍의 제1 층 및 제2 층을 포함한다. 구체적으로, 상기 고유전체막은 상기 한 쌍의 제1 층 및 제2 층이 적어도 2 쌍 반복적으로 적층되어 형성될 수 있다. 상기 제1 층은 하프니움 산화막, 탄탈륨 산화막, 이트리움 산화막 또는 지르코니움 산화막으로 형성하는 것이 바람직하고, 상기 제2 층은 알루미늄 산화막으로 형성하는 것이 바람직하다.
본 발명의 일 양태에 따르면, 상기 고유전체막의 유전상수는 순수고정전하(net fixed charge)가 최소값을 갖도록 최적화될 수 있다.
더 나아가서, 본 발명의 다른 양태에 따르면, 인터페이스 특성이 개선될 수 있고, 등가산화막 두께가 유지되거나 감소될 수 있다.
이에 더하여, 본 발명의 또 다른 양태에 따르면, 상기 유전체막을 다층 구조로 형성함으로써 구현되는 높은 결정화온도와 함께, 상기 다층구조의 유전체막의 각 층은 임계두께보다 두껍지 않고 누설전류가 감소될 수 있다. 이에 따라, 소자의 성능이 개선된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 본 발명은 신규한 고유전체막 구조체 및 그 제조방법을 제공한다. 다음에 기재되는 설명에 있어서, 많은 특정 내용들은 본 발명의 완전한 이해를 도모하기 위하여 설명되어지는 것이다. 그러나, 당업계에서 통상의 지식을 가진자라면 본 발명이 이들 특정 내용들에 한정되지 않고 다른 형태로 변형되어 실시될 수 있다는 것을 인지하여야 한다. 몇몇 예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되어지는 것을 피하기 위하여 구체적으로 설명되지 않는다.
비록 본 발명이 모스 트랜지스터의 게이트 유전체막과 관련하여 설명될지라도, 본 발명은 본 발명의 사상 및 범위 내에서 비휘발성 메모리소자의 게이트층간 유전체막 또는 스토리지 커패시터의 유전체막과 같은 반도체소자의 어떠한 유전체막에도 적용될 수 있다.
본 발명의 바람직한 실시예들은 도 1 내지 도 7을 참조함으로써 가장 잘 이해될 수 있을 것이다. 도면들에 있어서, 동일한 참조부호(번호)로 표시된 부분들은 동일한 구성요소를 나타낸다.
도 1a 내지 도 1c를 참조하면, 본 발명의 바람직한 실시예들에 따라, 반도체 기판(10), 즉 실리콘 기판 상에 실리케이트 물질로 이루어진 실리케이트 계면층(12)을 형성한다. 상기 실리케이트 계면층(12)의 두께는 약 5 내지 10Å의 범위인 것이 바람직하다. 또한, 상기 실리케이트 계면층(12)의 유전상수는 실리콘 질화막 또는 실리콘 옥시나이트라이드막보다 큰 것이 바람직하다.
다음에, 상기 실리케이트 계면층(12) 상에 고유전체막(14)을 형성한다. 상기 고유전체막(14)은 실리콘 산화막보다 더 큰 유전상수를 갖는다. 바람직하게는, 상기 고유전체막(14)은 상기 실리케이트 계면층(12)보다 더 큰 유전상수를 갖는다.
상기 실리케이트 계면층(12)은 금속 실리케이트(M1-xSixO2) 물질로 형성하는 것이 바람직하다. 여기서, 상기 금속 "M"은 하프니움(Hf), 지르코니움(Zr), 탄탈륨(Ta), 타이타늄(Ti), 이트리움(Y) 또는 알루미늄(Al)일 수 있다. 그러나, 본 발명은 이들 금속들에 한정되지 않고 본 발명의 사상 및 범위 내에서 본 발명에 적합한 어떠한 다른 물질도 사용될 수 있다.
상기 실리케이트 계면층(12)은 실질적으로 계면 특성을 향상시킨다. 예를 들면, 상기 실리케이트 계면층(12)은 실질적으로 상기 고유전체막(14) 및 상기 반도체기판(10) 사이의 반응을 억제시킨다. 상기 실리케이트 계면층(12)은 실리콘 상에 형성될 때 화학적으로 안정한 상태를 유지하므로 실리콘 산화막과 같이 등가산화막두께를 증가시키는 불필요한 계면층이 형성되지 않는다.
또한, 본 발명은 종래기술에 비하여 인터페이스 트랩 밀도를 감소시킨다. 이에 대해서는 도 5 및 도 6을 참조하여 아래에서 상세히 설명하기로 한다.
종래기술에서, 하프니움 산화막 또는 지르코니움 산화막이 유전체막으로 사용될 때, 원하지 않는 실리케이트막이 자연적으로 형성되며, 상기 실리케이트막의 실리콘 조성비를 제어하는 것이 불가능하다. 따라서, 등가산화막 두께를 최적화시키는 것이 불가능하다. 다시 말해서, 초기의 등가산화막에 비하여 얇도록 등가산화막 두께를 감소시키는 것이 불가능함은 물론, 초기의 등가산화막 두께를 그대로 유지하는 것 또한 어렵다. 더 나아가, 인터페이스 트랩 밀도가 증가되어 계면 특성이 저하된다.
이에 반하여, 본 발명에 있어서, 상기 실리케이트 계면층(12)을 원자층 증착방법으로 형성하면, 상기 실리케이트 계면층(12)의 두께 및 실리콘 조성비를 원하는 값으로 조절하는 것이 가능하다. 이에 따라, 유전체막 구조체(15)의 유전상수를 최적화시킬 수 있다. 더 나아가, 원하지 않는 자연 실리케이트층이 형성되지 않으므로 계면특성을 개선시킬 수 있다.
이에 더하여, 종래기술과 대비되는 바와 같이, 산화방지막인 실리콘 질화막은 약 7 정도의 유전상수를 갖는 데 반하여 본 발명에 따른 금속 실리케이트 계면층(12)은 약 10 내지 12 정도의 상대적으로 높은 유전상수를 갖는다. 따라서, 종래기술에 비하여 등가산화막 두께를 감소시킬 수 있다.
또한, 금속 실리케이트 계면층(12)은 900℃의 고온에서 후속 열처리 공정을실시할지라도 실질적으로 비정질 상태를 유지한다. 따라서, 금속 실리케이트 계면층(12) 내에 결정입계가 거의 생성되지 않으므로 누설전류를 감소시킬 수 있다.
바람직하게는, 상술한 바와 같이, 상기 금속 실리케이트 계면층(12)은 원자층 증착 기술을 사용하여 형성한다. 따라서, 본 발명은 높은 열 공정이 요구되는 종래기술과는 달리 낮은 열 공정으로 실시하는 것이 가능하다. 더 나아가서, 원자층 증착 기술을 사용함으로써, 다양한 전구체(precursor)들이 사용될 수 있고 막의 두께를 정밀하게 제어할 수 있다. 이러한 장점들은 통상의 화학기상증착 방법으로는 얻을 수 없다.
상기 금속 실리케이트 계면층(12)을 형성하기 위한 원자층 증착 기술은 금속 소스, 실리콘 소스 및 산소 소스에 대한 주입 공정 및 퍼지(purge) 공정을 번갈아가면서 반복적으로 실시함으로써 진행될 수 있다. 상기 금속 실리케이트 계면층(12)을 지르코니움 실리케이트층으로 형성하는 경우에는, 사염화 지르코니움(ZrCl4)이 금속 소스로서 사용될 수 있다. 이와 마찬가지로, 상기 금속 실리케이트 계면층(12)을 하프니움 실리케이트층으로 형성하는 경우에는, 사염화 하프니움(HfCl4)이 금속 소스로서 사용될 수 있다. 또한, 상기 실리콘 소스는 SiH4가스 또는 SiCl4H2가스를 포함하고, 상기 산소 소스는 수증기(H2O) 또는 오존(ozone)을 포함할 수 있다. 이 외에도, 본 발명의 사상 및 범위 내에서 본 발명에 적합한 다른 전구체들이 사용될 수도 있다.
다른 방법으로, 유기금속 화학기상증착(MOCVD) 기술 또는 반응성 스퍼터링기술이 두께 및 조성비 측면에서 상기 원자층 증착 기술과 유사한 수준으로 조절하는 것이 가능하다면, 상기 금속 실리케이트 계면층은 유기금속 화학기상증착(MOCVD) 기술 또는 반응성 스퍼터링 기술을 사용하여 형성할 수도 있다. 상기 유기금속 화학기상증착 기술은 Hf(O-Si-R3)4또는 Zr(O-Si-R3)4와 같은 전구체들을 사용하여 수행될 수 있다. 상기 화학식들에서, "R"은 C2H5를 나타낸다. 이 외에도, 하프니움 소스로서 Hf-t-butoxide가 사용될 수 있고, 지르코니움 소스로서 Zr-t-butoxide가 사용될 수 있다. 또한, 실리콘 소스로서는 테트라에톡시오쏘사일레인 (tetraethoxyorthosilane) 또는 테트라에틸로쏘실리케이트 (tetraethylothorsilicate)가 사용될 수 있다.
다시 상기 고유전체막(14)의 형성에 대하여 살펴보면, 상기 고유전체막(14)은 금속 산화막으로 형성하는 것이 바람직하다. 상기 금속산화막은 하프니움 산화막(HfO2), 지르코니움 산화막(ZrO2), 탄탈륨 산화막(Ta2O3), 알루미늄 산화막(Al2O3), 타이타늄 산화막(TiO2), 이트리움 산화막(Y2O3), BST막, PZT막 또는 이들의 조합막으로 형성하는 것이 바람직하다.
상기 금속산화막은 원자층증착 기술, 유기금속 화학기상증착 기술 또는 반응성 스퍼터링 기술을 사용하여 형성할 수 있다. 상기 반응성 스퍼터링 기술은 금속막을 증착하는 동안 공정챔버 내부로 산소가스를 주입시킴으로써 실시된다. 또한, 상기 금속산화막은 금속막을 증착시키고 상기 금속막을 산소 분위기에서 어닐링시킴으로써 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 실리케이트 계면층(12)의 금속은 상기 금속산화막(고유전체막; 14)의 금속과 동일한 것이 바람직하다. 예를 들면, 상기 유전체막 구조체(15)는 차례로 적층된 하프니움 실리케이트 계면층 및 하프니움 산화막을 포함한다.
다른 한편, 상기 실리케이트 계면층(12)을 지르코니움 실리케이트막으로 형성하는 경우에는, 상기 고유전체막(14)은 지르코니움 산화막으로 형성하는 것이 바람직하다. 이들 경우에 있어서, 상기 실리케이트 계면층(12)의 금속이 상기 금속산화막(고유전체막; 14) 내에 함유된 금속과 동일하므로, 상기 실리케이트 계면층(12) 및 상기 고유전체막(14) 사이의 계면 특성은 이들 사이의 전기적인 일관성 내지는 결합력에 기인하여 개선될 수 있다.
또한, 상기 하프니움 산화막을 알루미늄 원자들로 도우핑시키면, 상기 하프니움 산화막이 후속의 열 공정을 실시하는 동안 결정화되는 것을 방지할 수 있다.
상술한 바와 같이, 상기 금속 실리케이트 계면층(12)의 유전상수는 그 내부에 함유된 실리콘의 조성비를 변화시킴으로써 조절될 수 있다. 본 발명에서는 상기 금속 실리케이트 물질(M1-xSixO2)의 실리콘 조성비인 "x"가 약 0.3 내지 0.99일 때 최적의 유전상수를 보이도록 결정되었다.
본 발명의 다른 실시예에 따르면, 상기 고유전체막(14)은 도 1b, 도 1c 및 도 2에 보여진 바와 같이 다층의 구조를 포함하는 것이 바람직하다.
도 1b, 도 1c 및 도 2를 참조하면, 상기 고유전체막(14)는 두종류의 물질막즉, 하프니움 산화막(또는 지르코니움 산화막; 18) 및 알루미늄 산화막(20)을 서로 번갈아가면서 적어도 1회 반복적으로 적층시키어 형성한다. 여기서, 상기 알루미늄 산화막(20)은 고유전체막으로서 알루미늄 산화막만을 갖는 모스 구조에 대한 저주파 C-V 플롯들을 보여주는 도 3a 내지 도 3d로부터 알 수 있듯이 실리콘 산화막에 비하여 더욱 많은 음(-)의 고정전하들을 갖는다. 다시 말해서, 알루미늄 산화막의 플랫밴드 전압은 양(+)의 게이트 전압의 방향을 향하여 이동된다. 이것은 도 4a 내지 도 4d에 보여진 바와 같이 음(-)의 고정전하들이 존재함으로써 모스 구조에서의 트랜스콘덕턴스 (transconductance)가 낮아지는 결과를 초래하는 것으로 설명된다. 이와는 반대로, 하프니움 산화막 또는 지르코니움 산화막과 같은 금속 산화막은 실리콘 산화막에 비하여 더욱 많은 양(+)의 고정전하들을 내포한다. 따라서, 본 발명이 어떤 특정한 동작원리에 한정되지는 않을지라도, 본 출원인은 상기 알루미늄 산화막 내의 음(-)의 고정전하들이 하프니움 산화막 또는 지르코니움 산화막과 같은 금속 산화막 내의 양(+)의 고정전하들에 의해 보상될 수 있다고 믿는다. 이에 따라, 하프니움 산화막 또는 지르코니움 산화막과 같은 금속산화막 및 알루미늄 산화막을 교대로 적층시킴으로써 고유전체막(14)의 순수 고정전하량(net fixed charge)을 최소화시킬 수 있다.
본 발명의 또 다른 실시예에 따르면, 고유전체막(14)의 최상부층(도 2의 22)은 알루미늄 산화막으로 형성하는 것이 바람직하다. 이는 알루미늄 산화막의 형성열(heat of formation)이 지르코니움 산화막 또는 하프니움 산화막의 형성열보다 크기 때문이다. 여기서, 상기 형성열은 다른 물질과 반응하는 데 요구되는 에너지를 의미한다. 예를 들면, 상기 알루미늄 산화막의 형성열은 -1678kJ/mol 이고, 상기 지르코니움 산화막 및 하프니움 산화막의 형성열은 각각 -1100kJ/mol 및 -1122kJ/mol 이다. 따라서, 게이트 전극을 형성하기 위하여 상기 알루미늄 산화막 상에 폴리실리콘막(도 2의 24)을 직접 형성할지라도, 상기 알루미늄 산화막은 상기 폴리실리콘막(24)과 반응하지 않는다. 이에 따라, 본 발명에서는, 고유전체막 및 게이트 전극 사이의 계면특성을 개선시킬 수 있다.
이러한 이유들로 인하여, 본 발명에서는 금속 게이트 전극을 사용하지 않고 폴리실리콘 게이트 전극을 사용할 수 있다. 결과적으로, 게이트 전극 형성에 있어서 기존에 널리 사용되어온 제조공정을 사용할 수 있으므로 반도체소자의 제조원가를 절감시킬 수 있다.
다른 한편, 상기 실리케이트 계면층(12)을 지르코니움 실리케이트막으로 형성하는 경우에는, 그 위에 형성되는 고유전체막(14)은 지르코니움 산화막 및 알루미늄 산화막을 교대로 적층시키어 형성하는 것이 바람직하다. 이 경우에, 상기 실리케이트 계면층(12)의 금속이 상기 금속산화막(고유전체막; 14) 내에 함유된 금속과 동일하므로, 앞서 설명한 바와 같이 상기 실리케이트 계면층(12) 및 상기 고유전체막(14) 사이의 계면 특성은 이들 사이의 전기적인 일관성 내지는 결합력에 기인하여 개선될 수 있다. 이와 마찬가지로, 상기 실리케이트 계면층(12)을 하프니움 실리케이트막으로 형성하는 경우에는, 상기 고유전체막(14)은 하프니움 산화막 및 알루미윰 산화막을 교대로 적층시키어 형성하는 것이 바람직하다.
본 발명의 일 양태에 따르면, 상기 고유전체막(14)의 결정화 온도는 도 1b,도 1c 및 도 2에 보여진 바와 같이 하프니움 산화막, 탄탈륨 산화막, 이트리움 산화막 또는 지르코니움 산화막과 같은 금속 산화막으로 형성된 제1 층(18) 및 알루미늄 산화막으로 형성된 제2 층(20)이 차례로 적층된 한 쌍의 복합막을 적어도 1회 반복적으로 형성함으로써 증가시킬 수 있다.
상기 제1 및 제2 층들(18, 20)의 두께는 약 2Å 내지 60Å의 범위인 것이 바람직하다. 더욱 바람직하게는, 상기 제1 및 제2 층(18, 20)들의 두께는 각각 10Å 및 5Å이다. 상기 제1 및 제2 층들(18, 20)의 두께가 상기 범위 내의 값을 갖는 경우에, 이들의 결정화 온도는 두꺼운 벌크 유전체막에 비하여 증가될 수 있다.
통상적으로, 두꺼운 벌크 하프니움 산화막의 경우에, 그 것의 결정화 온도는 600℃ 내지 800℃이다. 활성화 공정을 로(furnace)를 사용하여 진행할 때, 그 공정 온도는 800℃ 내지 850℃ 보다 높고, 활성화 공정을 급속 열처리 공정을 사용하여 진행할 때, 그 공정 온도는 900℃ 정도이다. 따라서, 상기 벌크 하프니움 산화막은 상기 열처리 공정을 실시하는 동안 쉽게 결정화가 이루어질 수 있으므로 누설전류가 증가된다.
그러나, 상술한 본 발명에 따르면, 고유전체막(14)의 결정화 온도가 종래기술에 비하여 증가되어 누설전류를 감소시킬 수 있다. 여기서, 2Å은 단원자층의 기본 두께이고, 60Å은 후속 열처리 공정 동안 파핑(popping) 현상의 발생을 방지할 수 있는 최대 두께이다. 당 업계에서 잘 알려진 바와 같이, 고유전체막을 형성하는 동안 유전체막 내에 포획되는 하이드록실(hydroxyl) 중성자들은 후속 어닐링 시에 폭발 현상을 유발시킨다. 그 결과, 유전체막이 손상되어 그 내부에 홀(hole)을 남긴다. 일단 이러한 파핑 현상이 발생하면, 폴리실리콘 게이트 전극막 형성공정과 같은 후속 공정을 매우 어렵게 만든다.
상기 제2 층(20)의 두께는 상기 제1 층(18)의 두께의 약 1/2인 것이 바람직하다. 이는, 상기 알루미늄 산화막 내의 단위 두께당 고정전하량이 하프니움 산화막 또는 지르코니움 산화막 내의 단위 두께당 고정전하량의 2배인 것으로 알려져 있기 때문이다.
또한, 상기 제2 층(20)의 전체두께는 상기 고유전체막(14)의 전체두께의 1/3보다 크지 않은 것이 바람직하다. 이러한 제한은 상기 제2 층(20)이 하프니움 산화막인 경우에 철저히 요구된다. 상기 하프니움 산화막의 유전상수(k=30)는 상기 알루미늄 산화막의 유전상수(k=10)의 3배에 달한다. 따라서, 순수 고정전하량을 최소화시킴과 동시에 20보다 큰 등가 유전상수를 얻기 위하여, 상기 알루미늄 산화막의 전체두께는 상기 고유전체막(14)의 전체두께의 약 33%인 것이 바람직하다.
도 1a 내지 도 1c에 보여진 실리콘 기판(10)은 본 발명의 사상 및 범위 내에서 고려할 때 도우핑된 폴리실리콘과 같은 반도체 또는 도전체일 수 있다. 더 나아가서, 도 2에 보여진 폴리실리콘막(24)은 메모리소자의 게이트 전극 또는 상부 커패시터 전극일 수도 있다.
도 5는 고유전체막으로서 알루미늄 산화막을 포함하는 모스 구조에서 트랜스콘덕턴스 및 플랫밴드 전압 사이의 관계를 보여주는 그래프이다. 여기서, 기준이 되는 시료는 유전체막으로서 실리콘 산화막을 갖는 모스 구조체이다.
상기 모스 구조체의 트랜스콘덕턴스는 고유전체막 내의 고정전하들에 영향을받는다. 다시 말해서, 고정전하량이 클수록 트랜스콘덕턴스는 감소한다. 특히, 중간정도의 게이트 전계에서의 트랜스콘덕턴스는 고정전하들에 기인하는 쿨롱 스캐터링(coulomb scattering)에 의하여 직접적으로 영향을 받는다.
이 점에 있어서, 종래기술에서는 채널 이동도를 감소시키는 쿨롱 스캐터링을 유발시키는 고정전하의 문제점이 충분히 고려되거나 설명되지 않았다. 그러나, 본 발명에서는 출원인이 그러한 문제점을 간과하지 않고, 상술한 바와 같이 알루미늄 산화막 내의 음(-)의 고정전하량을 하프니움 산화막 또는 지르코니움 산화막과 같은 금속 산화막 내의 양(+)의 고정전하량으로 보상하는 신규한 유전체막 구조체(15)를 설계함으로써 상기 고정전하 문제점을 효과적으로 해결한다.
도 5를 다시 참조하면, 플랫밴드 전압의 이동량이 0 볼트일지라도, 알루미늄 산화막을 포함하는 모스 구조체의 트랜스콘덕턴스는 여전히 기준 모스 구조체의 트랜스콘덕턴스에 비하여 작다. 이러한 차이는 인터페이스 트랩 밀도에 기인한다. 이 인터페이스 트랩 밀도는 도 6에 보여진 전하펌핑 전류를 사용하여 계산될 수 있다. 상기 인터페이스 트랩 밀도는 실리콘 기판(10) 및 고전체막(14)의 사이에 금속 실리케이트 계면층(12)을 개재시킴으로써 감소시킬 수 있다.
도 7을 참조하면, 실리콘 기판 상에 30Å의 두께를 갖는 금속산화막 및 40Å의 두께를 갖는 알루미늄 산화막을 차례로 적층시킨 본 발명에 따른 모스 구조체의 C-V 곡선은 실리콘 산화막을 유전체막으로 사용하는 종래의 모스 구조체와 거의 동일한 특성을 보인다. 다시 말해서, 본 발명에 따른 모스 구조체의 플랫밴드 전압은 종래의 모스 구조체의 플랫밴드 전압과 거의 동일하다. 결과적으로, 본 발명의 일양태에 따르면, 고유전체막(14)의 고정전하량을 최소화시키는 것이 가능하다. 도 7에서 "CET"는 용량성 등가 두께(capacitance equivalent thickness)를 의미하는 것으로서 양자역학 효과(quantum mechanical effect)가 포함된 값이다. 여기서, 양자역학 효과는 40Å보다 얇은 박막에서 두드러지게 발생하는 전자의 파동성에 기인하는 효과이다. 따라서, 극박막의 두께를 보다 정확히 측정하기 위해서는 양자역학 효과를 배제시켜야 한다. 결과적으로, 도 7의 "CET"는 양자역학 효과가 배제되지 않는 등가산화막 두께를 의미하므로 일반적인 등가산화막 두께보다 두꺼운 값을 보인다.
상술한 바와 같이 본 발명의 실시예에 따르면, 다층의 고유전체막(14), 예를 들면 알루미늄막과 함께 25 내지 30의 유전상수를 갖는 하프니움 산화막 또는 20 내지 25의 유전상수를 갖는 지르코니움 산화막을 교대로 적층시킨 다층의 고유전체막을 형성함으로써, 고유전체막(14)의 순수 고정전하량을 최소화시킴과 아울러 등가 유전상수를 20보다 큰 값으로 최적화시킬 수 있다.
더 나아가서, 본 발명에 따르면, 계면특성을 개선시킬 수 있고, 실리콘 질화막이나 실리콘 옥시나이트라이드막과 같은 계면층 또는 계면층 없이 벌크 실리케이트막을 사용하는 종래의 유전체막 구조에 비하여 등가산화막 두께를 감소시킬 수 있다. 다시 말해서, 실리콘 질화막 또는 실리콘 옥시나이트라이드막보다 큰 유전상수를 갖는 실리케이트 계면층(12)과 고유전체막(14)을 조합시킴으로써 개선된 계면특성과 함께 낮은 등가산화막 두께를 얻을 수 있다.
이에 더하여, 다층 구조체, 즉 각 층이 임계두께의 상한값보다 두껍지 않은 얇은 층으로 이루어진 다층 구조체를 갖는 고유전체막을 형성함으로써, 고유전체막의 결정화온도를 증가시킬 수 있음은 물론 누설전류를 감소시킬 수 있다. 이에 따라, 소자의 성능을 개선시킬 수 있다.
따라서, 본 발명은 종래 기술의 단점들을 갖지 않으면서 실리콘 산화막의 장점들을 갖는 유전체막 구조체를 제공한다.

Claims (45)

  1. 기판;
    상기 기판 상에 배치된 실리케이트 계면층; 및
    상기 실리케이트 계면층 상에 위치하는 고유전체막을 포함하는 다층 유전막 구조.
  2. 제 1 항에 있어서,
    상기 실리케이트 계면층은 실리콘 질화막보다 더 큰 유전상수를 갖는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  3. 제 1 항에 있어서,
    상기 고유전체막은 상기 실리케이트 계면층보다 더 큰 유전상수를 갖는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  4. 제 1 항에 있어서,
    상기 실리케이트 계면층은 금속 실리케이트 산화막(M1-xSixO2)인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  5. 제 4 항에 있어서,
    상기 금속 실리케이트 산화막의 실리콘 조성비 "x"는 0.3 내지 0.99인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  6. 제 4 항에 있어서,
    상기 금속 실리케이트 산화막의 금속 "M"은 하프니움(Hf), 지르코니움(Zr), 탄탈륨(Ta), 타이타늄(Ti), 이트리움(Y) 및 알루미늄(Al)으로 이루어진 일 군중 선택된 어느 하나인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  7. 제 1 항에 있어서,
    상기 실리케이트 계면층은 원자층증착(ALD; atomic layer deposition) 기술, 유기금속 화학기상증착(MOCVD) 기술 또는 반응성 스퍼터링(reactive sputtering) 기술을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  8. 제 1 항에 있어서,
    상기 실리케이트 계면층은 5 내지 10Å의 두께를 갖는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  9. 제 1 항에 있어서,
    상기 고유전체막은 금속 산화막인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  10. 제 9 항에 있어서,
    상기 금속 산화막은 하프니움 산화막, 지르코니움 산화막, 탄탈륨 산화막, 알루미늄 산화막, 타이타늄 산화막, 이트리움 산화막, BST막, PZT막 또는 이들의 조합막인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  11. 제 9 항에 있어서,
    상기 금속 산화막은 원자층증착(ALD; atomic layer deposition) 기술, 유기금속 화학기상증착(MOCVD) 기술 또는 반응성 스퍼터링(reactive sputtering) 기술을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  12. 제 9 항에 있어서,
    상기 실리케이트 계면층은 금속 실리케이트 산화막이고, 상기 금속 실리케이트 산화막 내의 금속은 상기 금속 산화막의 금속과 동이한 것을 특징으로 하는 반도체 소자의 다층 유전막 구조.
  13. 제 1 항에 있어서,
    상기 고유전체막은 적어도 1회 번갈아가면서 반복적으로 적층된 제1 층 및 제2 층을 포함하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  14. 제 13 항에 있어서,
    상기 제1 층은 하프니움 산화막, 탄탈륨 산화막, 이트리움 산화막 또는 지르코니움 산화막이고, 상기 제2 층은 알루미늄 산화막인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  15. 제 13 항에 있어서,
    상기 제1 층은 제1 고정전하를 갖고, 상기 제2 층은 상기 제1 고정전하와 반대의 극성을 갖는 제2 고정전하를 갖는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  16. 제 13 항에 있어서,
    상기 제2 층의 두께는 상기 제1 층의 두께의 1/2인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  17. 제 16 항에 있어서,
    상기 제1 층의 두께는 10Å이고, 상기 제2 층의 두께는 5Å인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  18. 제 13 항에 있어서,
    상기 제2 층의 전체두께는 상기 고유전체막 전체두께의 1/3이거나 그보다 얇은 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  19. 제 13 항에 있어서,
    상기 고유전체막의 최상부층은 알루미늄 산화막인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  20. 기판;
    상기 기판 상에 배치되되, 실리콘 질화막보다 더 큰 유전상수를 갖는 실리케이트 계면층; 및
    상기 실리케이트 계면층 상에 위치하는 고유전체막을 포함하되, 상기 고유전체막은 적어도 1회 번갈아가면서 반복적으로 적층된 제1 층 및 제2 층을 포함하고, 상기 고유전체막은 상기 실리케이트 계면층보다 더 큰 유전상수를 갖는 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  21. 제 20 항에 있어서,
    상기 실리케이트 계면층은 금속 실리케이트 산화막(M1-xSixO2)이고, 상기 금속 실리케이트 산화막의 금속 "M"은 하프니움(Hf), 지르코니움(Zr), 탄탈륨(Ta), 타이타늄(Ti), 이트리움(Y) 및 알루미늄(Al)으로 이루어진 일 군중 선택된 어느 하나인것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  22. 제 20 항에 있어서,
    상기 제1 층은 하프니움 산화막, 탄탈륨 산화막, 이트리움 산화막 또는 지르코니움 산화막이고, 상기 제2 층은 알루미늄 산화막인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  23. 제 20 항에 있어서,
    상기 제2 층의 두께는 상기 제1 층의 두께의 1/2인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  24. 제 20 항에 있어서,
    상기 제2 층의 전체두께는 상기 고유전체막 전체두께의 1/3이거나 그보다 얇은 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  25. 제 20 항에 있어서,
    상기 고유전체막의 최상부층은 알루미늄 산화막인 것을 특징으로 하는 반도체소자의 다층 유전막 구조.
  26. 기판 상에 실리케이트 계면층을 형성하는 단계; 및
    상기 실리케이트 계면층 상에 고유전체막을 형성하는 단계를 포함하는 반도체소자의 다층 유전막 구조 형성 방법.
  27. 제 26 항에 있어서,
    상기 고유전체막을 형성하는 단계는
    제1 전하를 갖는 제1 층을 형성하는 단계; 및
    상기 제1 층 상에 제2 층을 형성하는 단계를 포함하되, 상기 제2 층은 상기 제1 전하와 반대되는 극성의 제2 전하를 갖는 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  28. 제 28 항에 있어서,
    상기 제1 전하는 음(-)의 고정전하이고, 상기 제2 전하는 양(+)의 고정전하인 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  29. 제 27 항에 있어서,
    상기 제1 및 제2 층을 적어도 1회 형성하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  30. 제 29 항에 있어서,
    상기 고유전체막의 최상부층은 알루미늄 산화막으로 형성하는 것을 특징으로하는 반도체소자의 다층 유전막 구조 형성방법.
  31. 제 26 항에 있어서,
    상기 고유전체막을 형성하는 단계는
    제1 두께를 갖는 제1 층을 형성하는 단계; 및
    상기 제1 층 상에 제2 층을 형성하는 단계를 포함하되, 상기 제2 층은 제2 두께를 갖고, 상기 제1 및 제2 두께는 2Å 내지 60Å인 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  32. 제 31 항에 있어서,
    상기 제2 층의 전체두께는 상기 고유전체막의 전체두께의 1/3이거나 그보다 얇은 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  33. 제 31 항에 있어서,
    상기 제2 층의 두께는 상기 제1 층의 두께의 1/2인 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  34. 제 31 항에 있어서,
    상기 제1 층은 하프니움 산화막, 탄탈륨 산화막, 이트리움 산화막 또는 지르코니움 산화막으로 형성하고, 상기 제2 층은 알루미늄 산화막으로 형성하는 것을특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  35. 제 26 항에 있어서,
    상기 실리케이트 계면층은 금속 실리케이트 산화막(M1-xSixO2)으로 형성하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  36. 제 35 항에 있어서,
    상기 금속 실리케이트 산화막의 실리콘 조성비 "x"는 0.3 내지 0.99이고, 상기 금속 실리케이트 산화막의 금속 "M"은 하프니움(Hf), 지르코니움(Zr), 탄탈륨(Ta), 타이타늄(Ti), 이트리움(Y) 및 알루미늄(Al)으로 이루어진 일 군중 선택된 어느 하나인 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  37. 제 26 항에 있어서,
    상기 실리케이트 계면층을 형성하는 단계는 원자층증착(ALD; atomic layer deposition) 기술, 유기금속 화학기상증착(MOCVD) 기술 또는 반응성 스퍼터링(reactive sputtering) 기술을 사용하여 실시하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  38. 제 26 항에 있어서,
    상기 실리케이트 계면층은 5 내지 10Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  39. 제 26 항에 있어서,
    상기 고유전체막은 하프니움 산화막, 지르코니움 산화막, 탄탈륨 산화막, 알루미늄 산화막, 타이타늄 산화막, 이트리움 산화막, BST막, PZT막 또는 이들의 조합막으로 형성하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  40. 제 39 항에 있어서,
    상기 금속 산화막은 원자층증착(ALD; atomic layer deposition) 기술, 유기금속 화학기상증착(MOCVD) 기술 또는 반응성 스퍼터링(reactive sputtering) 기술을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 다층 유전막 구조 형성방법.
  41. 제 39 항에 있어서,
    상기 실리케이트 계면층은 금속 실리케이트 산화막으로 형성하고, 상기 금속 실리케이트 산화막의 금속은 상기 금속 산화막의 금속과 동일한 것을 특징으로 하는 반도체 소자의 다층 유전막 구조 형성 방법.
  42. 기판;
    상기 기판 상에 형성된 실리케이트 계면층;
    상기 실리케이트 계면층 상에 형성된 고유전체막;
    상기 고유전체막 상에 형성된 게이트 전극; 및
    상기 게이트 전극의 양 옆의 상기 기판에 형성된 소오스/드레인 영역을 포함하는 트랜지스터.
  43. 제 42 항에 있어서,
    상기 고유전체막의 최상부층은 알루미늄 산화막이고, 상기 게이트 전극은 폴리실리콘막을 포함하는 것을 특징으로 하는 트랜지스터.
  44. 기판;
    상기 기판 상에 형성된 부유게이트;
    상기 부유게이트 상에 형성된 실리케이트 계면층;
    상기 실리케이트 계면층 상에 형성된 고유전체막; 및
    상기 고유전체막 상에 형성된 제어게이트 전극을 포함하는 비휘발성 메모리소자.
  45. 하부전극;
    상기 하부전극 상에 형성된 실리케이트 계면층;
    상기 실리케이트 계면층 상에 형성된 고유전체막; 및
    상기 고유전체막 상에 형성된 상부전극을 포함하는 반도체소자의 커패시터.
KR1020030085514A 2001-02-02 2003-11-28 반도체소자의 유전체막 및 그 제조방법 KR20040002818A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/776,059 2001-02-02
US09/776,059 US6844604B2 (en) 2001-02-02 2001-02-02 Dielectric layer for semiconductor device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010018615A Division KR20020064624A (ko) 2001-02-02 2001-04-09 반도체소자의 유전체막 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040002818A true KR20040002818A (ko) 2004-01-07

Family

ID=25106336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085514A KR20040002818A (ko) 2001-02-02 2003-11-28 반도체소자의 유전체막 및 그 제조방법

Country Status (4)

Country Link
US (2) US6844604B2 (ko)
JP (1) JP4132824B2 (ko)
KR (1) KR20040002818A (ko)
TW (1) TW499730B (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596805B1 (ko) * 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100599135B1 (ko) * 2004-12-09 2006-07-12 한국전자통신연구원 반도체 트랜지스터의 게이트 절연막 및 그 제조방법
KR100678626B1 (ko) * 2004-01-29 2007-02-05 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR100712521B1 (ko) * 2005-07-28 2007-04-30 삼성전자주식회사 금속-절연체-금속형 커패시터의 제조 방법
KR100717770B1 (ko) * 2006-04-24 2007-05-11 주식회사 하이닉스반도체 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US7456468B2 (en) 2005-01-18 2008-11-25 Samsung Electronics, Co, Ltd. Semiconductor device including high-k insulating layer and method of manufacturing the same
KR100889362B1 (ko) * 2004-10-19 2009-03-18 삼성전자주식회사 다층 유전체막으로 이루어진 트랜지스터 및 그 제조 방법
US7560349B2 (en) 2005-03-05 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device and gate structure having a composite dielectric layer and methods of manufacturing the same
KR100908771B1 (ko) * 2006-04-14 2009-07-22 가부시끼가이샤 도시바 반도체 장치
US7612404B2 (en) 2006-04-14 2009-11-03 Kabushiki Kaisha Toshiba Semiconductor device
US8049264B2 (en) 2005-01-28 2011-11-01 Qimonda Ag Method for producing a dielectric material on a semiconductor device and semiconductor device
US8440527B2 (en) 2009-03-06 2013-05-14 Samsung Electronics Co., Ltd. Memory device and method of fabricating the same
US8723250B2 (en) 2010-03-16 2014-05-13 Samsung Electronics Co., Ltd. Integrated circuit devices including complex dielectric layers and related fabrication methods
KR101505693B1 (ko) * 2006-08-03 2015-03-24 마이크론 테크놀로지, 인크. 지르코늄 치환된 티탄산바륨 게이트 유전체
WO2022050512A1 (ko) * 2020-09-07 2022-03-10 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법 및 표시 장치

Families Citing this family (217)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
JP2002094057A (ja) 2000-09-20 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7588989B2 (en) * 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US6908639B2 (en) * 2001-04-02 2005-06-21 Micron Technology, Inc. Mixed composition interface layer and method of forming
EP1300887B1 (en) * 2001-04-02 2007-05-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device
US6596643B2 (en) * 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
JP4639000B2 (ja) * 2001-05-21 2011-02-23 パナソニック株式会社 Ｍｉｓ型半導体装置及びその製造方法
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US6858906B2 (en) * 2001-06-28 2005-02-22 Samsung Electronics Co., Ltd. Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers
US7473959B2 (en) * 2001-06-28 2009-01-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices and methods of fabricating the same
US20030198754A1 (en) * 2001-07-16 2003-10-23 Ming Xi Aluminum oxide chamber and process
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US7075829B2 (en) 2001-08-30 2006-07-11 Micron Technology, Inc. Programmable memory address and decode circuits with low tunnel barrier interpoly insulators
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7087954B2 (en) 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US7042043B2 (en) * 2001-08-30 2006-05-09 Micron Technology, Inc. Programmable array logic or memory devices with asymmetrical tunnel barriers
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US6718126B2 (en) 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
KR100415538B1 (ko) * 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6773507B2 (en) * 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6939801B2 (en) * 2001-12-21 2005-09-06 Applied Materials, Inc. Selective deposition of a barrier layer on a dielectric material
US6790755B2 (en) * 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
EP1324393B1 (en) * 2001-12-28 2008-04-09 STMicroelectronics S.r.l. Manufacturing process of a semiconductor non-volatile memory cell and corresponding memory-cell
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US6645882B1 (en) 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
AU2003238853A1 (en) 2002-01-25 2003-09-02 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6693004B1 (en) 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7323422B2 (en) * 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
US6642573B1 (en) 2002-03-13 2003-11-04 Advanced Micro Devices, Inc. Use of high-K dielectric material in modified ONO structure for semiconductor devices
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7279432B2 (en) * 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7589029B2 (en) * 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7041335B2 (en) * 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6617639B1 (en) 2002-06-21 2003-09-09 Advanced Micro Devices, Inc. Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling
JP4643884B2 (ja) * 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7326988B2 (en) * 2002-07-02 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
JP2004047503A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 半導体装置及びその製造方法
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US20040012043A1 (en) * 2002-07-17 2004-01-22 Gealy F. Daniel Novel dielectric stack and method of making same
US7066194B2 (en) * 2002-07-19 2006-06-27 Applied Materials, Inc. Valve design and configuration for fast delivery system
US6772072B2 (en) 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP2004079687A (ja) * 2002-08-13 2004-03-11 Tokyo Electron Ltd キャパシタ構造、成膜方法及び成膜装置
WO2004017383A2 (en) * 2002-08-18 2004-02-26 Aviza Technology, Inc. Low termperature deposition of silicon oxides and oxynitrides
TW200408015A (en) * 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high K metal silicates
TW200408323A (en) * 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high k metal oxides
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
DE10240423B4 (de) * 2002-09-02 2007-02-22 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung
US6607973B1 (en) * 2002-09-16 2003-08-19 Advanced Micro Devices, Inc. Preparation of high-k nitride silicate layers by cyclic molecular layer deposition
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US20040121566A1 (en) * 2002-12-23 2004-06-24 Infineon Technologies North America Corp Method to produce low leakage high K materials in thin film form
US6762114B1 (en) * 2002-12-31 2004-07-13 Texas Instruments Incorporated Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US7015088B2 (en) * 2002-12-31 2006-03-21 Texas Instruments Incorporated High-K gate dielectric defect gettering using dopants
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
US6753248B1 (en) 2003-01-27 2004-06-22 Applied Materials, Inc. Post metal barrier/adhesion film
KR101159070B1 (ko) * 2003-03-11 2012-06-25 삼성전자주식회사 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법
AU2003221174A1 (en) * 2003-03-20 2004-10-11 Fujitsu Limited Semiconductor device having high dielectric film neutralizing fixed charge
JP4507232B2 (ja) * 2003-03-24 2010-07-21 ローム株式会社 半導体装置の製造方法
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
JP4691873B2 (ja) * 2003-03-31 2011-06-01 富士通株式会社 半導体装置およびその製造方法
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
KR100532434B1 (ko) * 2003-05-09 2005-11-30 삼성전자주식회사 반도체 메모리 소자의 커패시터 제조 방법
US7033894B1 (en) * 2003-08-05 2006-04-25 Advanced Micro Devices, Inc. Method for modulating flatband voltage of devices having high-k gate dielectrics by post-deposition annealing
JP4887604B2 (ja) * 2003-08-29 2012-02-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
US20050067103A1 (en) * 2003-09-26 2005-03-31 Applied Materials, Inc. Interferometer endpoint monitoring device
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
US7229880B2 (en) * 2003-11-19 2007-06-12 Promos Technologies Inc. Precision creation of inter-gates insulator
KR100550641B1 (ko) * 2003-11-22 2006-02-09 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
CN100350573C (zh) * 2003-11-27 2007-11-21 联华电子股份有限公司 形成介电层之间黏着力的方法与结构
US20050142715A1 (en) * 2003-12-26 2005-06-30 Fujitsu Limited Semiconductor device with high dielectric constant insulator and its manufacture
JP4722501B2 (ja) * 2004-01-29 2011-07-13 三星電子株式会社 半導体素子の多層誘電体構造物、半導体及びその製造方法
JP2005311300A (ja) * 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
KR100604845B1 (ko) 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
US7773365B2 (en) * 2004-04-30 2010-08-10 Hewlett-Packard Development Company, L.P. Dielectric material
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
JP2006005313A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 半導体装置及びその製造方法
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
KR100611072B1 (ko) 2004-08-11 2006-08-10 삼성전자주식회사 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US7081421B2 (en) * 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
KR100688499B1 (ko) * 2004-08-26 2007-03-02 삼성전자주식회사 결정화 방지막을 갖는 유전막을 포함하는 ｍｉｍ 캐패시터및 그 제조방법
US7588988B2 (en) * 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) * 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
TW200620472A (en) * 2004-09-09 2006-06-16 Tokyo Electron Ltd Thin film capacitor, method for forming same, and computer readable recording medium
US20060068190A1 (en) * 2004-09-30 2006-03-30 Intel Corporation Electronic devices with molecular sieve layers
KR100609066B1 (ko) * 2004-10-15 2006-08-09 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR100593645B1 (ko) * 2004-10-28 2006-06-28 삼성전자주식회사 반도체 장치의 제조 방법
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
US7235501B2 (en) * 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7560395B2 (en) * 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
KR100601995B1 (ko) 2005-03-02 2006-07-18 삼성전자주식회사 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) * 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
JP2006310662A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 不揮発性半導体メモリ装置
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
US7572695B2 (en) * 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100791197B1 (ko) * 2005-06-16 2008-01-02 후지쯔 가부시끼가이샤 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR100653721B1 (ko) * 2005-06-30 2006-12-05 삼성전자주식회사 질소주입활성영역을 갖는 반도체소자 및 그 제조방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US20070049023A1 (en) * 2005-08-29 2007-03-01 Micron Technology, Inc. Zirconium-doped gadolinium oxide films
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007088113A (ja) * 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法
JP2007088301A (ja) * 2005-09-22 2007-04-05 Toshiba Corp 半導体装置および半導体装置の製造方法
TWI329135B (en) 2005-11-04 2010-08-21 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US7592251B2 (en) 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
KR100751665B1 (ko) * 2005-12-29 2007-08-23 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
KR100683384B1 (ko) * 2005-12-30 2007-02-15 동부일렉트로닉스 주식회사 반도체 소자의 계면 전하포획 밀도 측정 방법
US7972974B2 (en) * 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
US7709402B2 (en) * 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7579646B2 (en) * 2006-05-25 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory with deep quantum well and high-K dielectric
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US20080057659A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Hafnium aluminium oxynitride high-K dielectric and metal gates
US7544604B2 (en) * 2006-08-31 2009-06-09 Micron Technology, Inc. Tantalum lanthanide oxynitride films
US7759747B2 (en) * 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7605030B2 (en) * 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7776765B2 (en) * 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
US8816422B2 (en) * 2006-09-15 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-trapping layer flash memory cell
US8294197B2 (en) * 2006-09-22 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Program/erase schemes for floating gate memory cells
KR101427142B1 (ko) * 2006-10-05 2014-08-07 에이에스엠 아메리카, 인코포레이티드 금속 규산염 막의 원자층 증착
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US20080099436A1 (en) * 2006-10-30 2008-05-01 Michael Grimbergen Endpoint detection for photomask etching
US20080176149A1 (en) * 2006-10-30 2008-07-24 Applied Materials, Inc. Endpoint detection for photomask etching
EP2078046A4 (en) * 2006-11-01 2015-04-22 Oregon State SOLUTION TREATED THIN FILMS AND LAMINATES, DEVICES COMPRISING SUCH FILMS AND THIN LAMINATES, AND PROCESS FOR THEIR USE AND MANUFACTURE THEREOF
US8318407B2 (en) 2006-11-01 2012-11-27 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for their use and manufacture
US7847341B2 (en) 2006-12-20 2010-12-07 Nanosys, Inc. Electron blocking layers for electronic devices
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
KR101443731B1 (ko) * 2006-12-20 2014-09-23 쌘디스크 코포레이션 전자 디바이스용 전자 차단 층
US20080150003A1 (en) * 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
KR100809724B1 (ko) * 2007-03-02 2008-03-06 삼성전자주식회사 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
KR100805821B1 (ko) 2007-04-02 2008-02-21 한양대학교 산학협력단 플래시 기억 소자 및 그 제조 방법
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7824743B2 (en) 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8735963B2 (en) * 2008-07-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory cells having leakage-inhibition layers
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US8350341B2 (en) 2010-04-09 2013-01-08 International Business Machines Corporation Method and structure for work function engineering in transistors including a high dielectric constant gate insulator and metal gate (HKMG)
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
US8778204B2 (en) 2010-10-29 2014-07-15 Applied Materials, Inc. Methods for reducing photoresist interference when monitoring a target layer in a plasma process
US9281207B2 (en) 2011-02-28 2016-03-08 Inpria Corporation Solution processible hardmasks for high resolution lithography
US8841664B2 (en) 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102810468B (zh) * 2011-06-03 2015-02-18 中国科学院微电子研究所 一种高k栅介质界面优化方法
US8961804B2 (en) 2011-10-25 2015-02-24 Applied Materials, Inc. Etch rate detection for photomask etching
US8808559B2 (en) 2011-11-22 2014-08-19 Applied Materials, Inc. Etch rate detection for reflective multi-material layers etching
DE112012004882B4 (de) 2011-11-23 2022-12-29 Acorn Technologies, Inc. Verbesserung von Metallkontakten zu Gruppe-IV-Halbleitern durch Einfügung grenzflächiger atomischer Monoschichten
US8900469B2 (en) 2011-12-19 2014-12-02 Applied Materials, Inc. Etch rate detection for anti-reflective coating layer and absorber layer etching
CN103377874A (zh) * 2012-04-23 2013-10-30 南亚科技股份有限公司 硅酸铪氮氧化合物制作方法
US9805939B2 (en) 2012-10-12 2017-10-31 Applied Materials, Inc. Dual endpoint detection for advanced phase shift and binary photomasks
US8778574B2 (en) 2012-11-30 2014-07-15 Applied Materials, Inc. Method for etching EUV material layers utilized to form a photomask
US8878302B2 (en) * 2012-12-05 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having SiGe substrate, interfacial layer and high K dielectric layer
US9310684B2 (en) 2013-08-22 2016-04-12 Inpria Corporation Organometallic solution based high resolution patterning compositions
DE102013109357A1 (de) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben
KR102319630B1 (ko) 2014-10-23 2021-10-29 인프리아 코포레이션 유기 금속 용액 기반의 고해상도 패터닝 조성물 및 상응하는 방법
JP2016181617A (ja) 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP2016181618A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
EP4089482A1 (en) 2015-10-13 2022-11-16 Inpria Corporation Organotin oxide hydroxide patterning compositions, precursors, and patterning
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
CN109075207B (zh) * 2016-07-19 2023-08-11 应用材料公司 在显示装置中利用的包含氧化锆的高k介电材料
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP6875188B2 (ja) * 2017-04-25 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10748774B2 (en) * 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10840133B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with staggered selective growth
US11961895B2 (en) 2021-09-08 2024-04-16 International Business Machines Corporation Gate stacks with multiple high-κ dielectric layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
US6088216A (en) * 1995-04-28 2000-07-11 International Business Machines Corporation Lead silicate based capacitor structures
US5923056A (en) 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
EP0851473A3 (en) 1996-12-23 1998-07-22 Lucent Technologies Inc. Method of making a layer with high dielectric K, gate and capacitor insulator layer and device
US6013553A (en) 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6841439B1 (en) * 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6020024A (en) 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6727148B1 (en) 1998-06-30 2004-04-27 Lam Research Corporation ULSI MOS with high dielectric constant gate insulator
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6060755A (en) 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678626B1 (ko) * 2004-01-29 2007-02-05 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법
US7615830B2 (en) 2004-10-19 2009-11-10 Samsung Electronics Co., Ltd. Transistors with multilayered dielectric films
US8252674B2 (en) 2004-10-19 2012-08-28 Samsung Electronics Co., Ltd. Transistors with multilayered dielectric films and methods of manufacturing such transistors
US8013402B2 (en) 2004-10-19 2011-09-06 Samsung Electronics Co., Ltd. Transistors with multilayered dielectric films
KR100889362B1 (ko) * 2004-10-19 2009-03-18 삼성전자주식회사 다층 유전체막으로 이루어진 트랜지스터 및 그 제조 방법
KR100599135B1 (ko) * 2004-12-09 2006-07-12 한국전자통신연구원 반도체 트랜지스터의 게이트 절연막 및 그 제조방법
US7456468B2 (en) 2005-01-18 2008-11-25 Samsung Electronics, Co, Ltd. Semiconductor device including high-k insulating layer and method of manufacturing the same
US8049264B2 (en) 2005-01-28 2011-11-01 Qimonda Ag Method for producing a dielectric material on a semiconductor device and semiconductor device
US7560349B2 (en) 2005-03-05 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device and gate structure having a composite dielectric layer and methods of manufacturing the same
US7888727B2 (en) 2005-03-05 2011-02-15 Samsung Electronics Co., Ltd. Semiconductor device and gate structure having a composite dielectric layer and methods of manufacturing the same
KR100596805B1 (ko) * 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100712521B1 (ko) * 2005-07-28 2007-04-30 삼성전자주식회사 금속-절연체-금속형 커패시터의 제조 방법
US7612404B2 (en) 2006-04-14 2009-11-03 Kabushiki Kaisha Toshiba Semiconductor device
US7635890B2 (en) 2006-04-14 2009-12-22 Kabushiki Kaisha Toshiba Semiconductor device
KR100908771B1 (ko) * 2006-04-14 2009-07-22 가부시끼가이샤 도시바 반도체 장치
KR100717770B1 (ko) * 2006-04-24 2007-05-11 주식회사 하이닉스반도체 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US7595240B2 (en) 2006-04-24 2009-09-29 Hynix Semiconductor Inc. Flash memory device with stacked dielectric structure including zirconium oxide and method for fabricating the same
KR101505693B1 (ko) * 2006-08-03 2015-03-24 마이크론 테크놀로지, 인크. 지르코늄 치환된 티탄산바륨 게이트 유전체
US8440527B2 (en) 2009-03-06 2013-05-14 Samsung Electronics Co., Ltd. Memory device and method of fabricating the same
US8723250B2 (en) 2010-03-16 2014-05-13 Samsung Electronics Co., Ltd. Integrated circuit devices including complex dielectric layers and related fabrication methods
WO2022050512A1 (ko) * 2020-09-07 2022-03-10 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법 및 표시 장치

Also Published As

Publication number Publication date
JP4132824B2 (ja) 2008-08-13
US6844604B2 (en) 2005-01-18
TW499730B (en) 2002-08-21
US7112539B2 (en) 2006-09-26
US20020106536A1 (en) 2002-08-08
US20050074982A1 (en) 2005-04-07
JP2002319583A (ja) 2002-10-31

Similar Documents

Publication Publication Date Title
KR20040002818A (ko) 반도체소자의 유전체막 및 그 제조방법
US6407435B1 (en) Multilayer dielectric stack and method
US7902019B2 (en) Dielectric layer for semiconductor device and method of manufacturing the same
TWI423334B (zh) 作為閘極介電質之經Ｚｒ取代ＢａＴｉＯ3膜之原子層沈積（ＡＬＤ）
US6020024A (en) Method for forming high dielectric constant metal oxides
US20050023628A1 (en) Multilayer high k dielectric films and method of making the same
US20040266217A1 (en) Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film
KR100717770B1 (ko) 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US20090126173A1 (en) Method of manufacturing a capacitor and memory device including the same
KR20040016155A (ko) 반도체 메모리 소자의 커패시터 및 그 제조 방법
JP2005217409A (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
KR100639673B1 (ko) 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법
KR100319571B1 (ko) 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
JP2009177192A (ja) 半導体デバイスとゲート誘電体組み合わせ層の形成方法
KR20020064624A (ko) 반도체소자의 유전체막 및 그 제조방법
US20060081905A1 (en) Dielectric multilayer of microelectronic device and method of fabricating the same
JP3696196B2 (ja) 半導体装置
KR100678626B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR20070000759A (ko) 플래시 메모리 소자의 제조방법
KR20030085822A (ko) 반도체 소자용 커패시터 제조방법
KR20050050003A (ko) 원자층증착 기술을 사용하여 탄소 불순물들을 함유하는유전막을 형성하는 방법
KR20050061077A (ko) 반도체 장치에서 유전막 형성 방법
KR20050059854A (ko) 다층구조의 게이트 유전막을 갖는 반도체소자 및 그제조방법
KR20030069242A (ko) 강유전체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid