JP4132824B2 - 半導体素子の誘電体膜及びその製造方法 - Google Patents
半導体素子の誘電体膜及びその製造方法 Download PDFInfo
- Publication number
- JP4132824B2 JP4132824B2 JP2002002631A JP2002002631A JP4132824B2 JP 4132824 B2 JP4132824 B2 JP 4132824B2 JP 2002002631 A JP2002002631 A JP 2002002631A JP 2002002631 A JP2002002631 A JP 2002002631A JP 4132824 B2 JP4132824 B2 JP 4132824B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- layer
- film
- semiconductor device
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000000034 method Methods 0.000 claims description 68
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 59
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 44
- 229910044991 metal oxide Inorganic materials 0.000 claims description 31
- 150000004706 metal oxides Chemical class 0.000 claims description 31
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 30
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 229910052914 metal silicate Inorganic materials 0.000 claims description 25
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 25
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 11
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 11
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005546 reactive sputtering Methods 0.000 claims description 8
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 296
- 239000010410 layer Substances 0.000 description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- 238000002425 crystallisation Methods 0.000 description 11
- 230000008025 crystallization Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000003949 trap density measurement Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000005527 interface trap Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010030 laminating Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910007926 ZrCl Inorganic materials 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の誘電体膜及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＭＯＳ集積回路において、素子の寸法は高集積度及び高性能を提供するために減少しつつある。特に、ゲート誘電体膜はできるだけ薄く形成する。これはゲート誘電体膜の厚さが減少するほど、ＭＯＳトランジスタの駆動電流が増加するためである。従って、素子の性能を向上させるためには、薄く、信頼性があり、欠陥が少ないゲート誘電体膜を形成することが重要になった。
【０００３】
数十年の間、熱酸化膜、すなわち、シリコン酸化膜がゲート誘電体膜として使用されてきた。これは熱的シリコン酸化膜が下部のシリコン基板に対して安定であり、相対的に製造工程が簡単であるためである。
【０００４】
しかし、シリコン酸化膜は３．９程度の低誘電率を有するので、シリコン酸化膜からなるゲート誘電体膜の厚さを減少させるのには限界があり、特に、薄いシリコン酸化膜からなるゲート誘電体膜を通じて流れるゲート漏洩電流を考慮すると、シリコン酸化膜の厚さを減少させることは難しい。このため、シリコン酸化膜より厚いが、素子の性能を改善できる代替誘電体膜が要求されている。このような代替誘電体膜の性能は、等価酸化膜厚さ（ＥＯＴ：ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ）として評価されたり、表現されたりする。
【０００５】
これは、金属酸化膜をゲート誘電体膜として使用する場合、金属酸化膜の物理的な厚さがシリコン酸化膜の厚さより厚くても、シリコン酸化膜をゲート誘電体膜として使用する素子に比べて、性能が落ちないためである。しかも、ゲート誘電体膜を厚く形成すると、ゲート電極をパターニングする間、エッチング余裕度を増加させることができる。このようなエッチング余裕度の増加は、ゲート電極をパターニングする間、エッチング工程によってシリコン基板が露出されることを防止する。
【０００６】
このために、高誘電率を有する金属酸化物が、ゲート誘電体膜又はキャパシタ誘電体膜の代替誘電物質として提案されてきた。金属酸化物の誘電率はシリコン酸化膜の誘電率に比べて高くできるので、シリコン酸化膜と同一の等価酸化膜の厚さを有しながらシリコン酸化膜より物理的に厚い金属酸化膜が、半導体素子のゲート誘電体膜又はキャパシタ誘電体膜として使用され得る。
【０００７】
しかし、高誘電体膜の金属酸化物はシリコン基板のような通常の基板を使用するときには、様々な問題点がある。例えば、シリコンは高誘電金属酸化物と容易に反応し、高誘電金属酸化物を蒸着又は後続熱工程を実施する間に容易に酸化する。従って、シリコン基板及び金属酸化膜の間にシリコン酸化膜のような境界膜が形成される。結果的に、等価酸化膜の厚さが増加して素子の性能が低下する。
【０００８】
しかも、シリコン基板及び高誘電金属酸化膜の間のインターフェーストラップ密度（ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｄｅｎｓｉｔｙ）が増加する。従って、キャリアのチャンネル移動度が減少する。結果的に、ＭＯＳトランジスタのオン／オフ電流比率が減少して、ＭＯＳトランジスタのスイッチング特性が低下する。
【０００９】
又、ハフニウム酸化膜（ＨｆＯ2）又はジルコニウム酸化膜（ＺｒＯ2）のような高誘電金属酸化膜は相対的に低い結晶化温度を有し、熱的に不安な状態を示す。従って、金属酸化膜はソース／ドレイン領域に注入された不純物を活性化するための後続の熱的アニーリング工程を実施する間、容易に結晶化され得る。従って、金属酸化膜の内部に電流が流れ得る結晶粒界が形成される。これに加えて、金属酸化膜の表面の起伏が激しくなって、漏洩電流特性をさらに低下させる。しかも、高誘電金属酸化膜の結晶化は起伏のある表面を有する整列キー上での乱反射によって、後続の整列工程に要求されない影響を与える。
【００１０】
前述の問題点を解決するために、様々な試みがされてきた。例えば、米国特許第６，０２０，０２４号にはシリコン基板及び高誘電体膜の間にシリコンオキシナイトライド膜（ＳｉＯＮ）を介在する技術が開示され、米国特許第６，０１３，５５３号にはゲート誘電体膜としてハフニウムオキイナイトライド膜又はジルコニウムオキシナイトライド膜を使用する技術が開示されている。これに加えて、ＰＣＴ国際特許出願公開番号ＷＯ００／０１００８号にはシリコン酸化膜、シリコン窒化膜及びシリコンオキシナイトライド境界膜が開示されている。又、米国特許第６，０２０，２４３号には高誘電率を有するジルコニウムシリコンオキシナイトライド膜又はハフニウムシリコンオキシナイトライド膜が開示されている。
【００１１】
しかし、このような方法は前述した問題点を解決するのに有効ではない。例えば、高誘電体膜及びシリコン基板の間、又は高誘電体膜及びポリシリコンゲート電極の間に介在されるシリコン窒化膜又はシリコンオキシナイトライド膜は、高い界面状態密度と共に電荷のトラッピングを誘発する。従って、このような方法はチャンネル移動度を減少させて、素子の性能を低下させる。さらに、シリコン窒化膜又はシリコンオキシナイトライド膜を形成するためには、相対的に多い熱工程が要求される。
【００１２】
重要なことは、シリコン窒化膜の誘電率がシリコン酸化膜の誘電率の約１．５倍にすぎないので、等価酸化膜の厚さを顕著に減少しにくく、それに従って、素子の性能を改善するのに有効な効果を得ることができないということである。
【００１３】
従って、高結晶化温度を有する改善された誘電体膜が要求され、インターフェース特性の改善だけでなく、誘電体膜の等価酸化膜の厚さを減少させることによって、素子の性能を改善するための誘電体膜を形成する方法が要求される。
【００１４】
【発明が解決しようとする課題】
本発明は、高結晶化温度を有する良好なインターフェース特性だけでなく、物理的な厚さに比べて顕著に薄い等価酸化膜の厚さを有する高誘電体膜構造体を提供することを目的とする。
【００１５】
本発明は、高結晶化温度を有する良好なインターフェース特性だけでなく、物理的な厚さに比べて顕著に薄い等価酸化膜厚さを有する高誘電体膜構造体の形成方法を提供することを他の目的とする。
【００１６】
【課題を解決するための手段】
前述の目的を達成するために、本発明は半導体素子の多層誘電体膜構造体及びその形成方法を提供する。多層誘電体膜構造体はシリケート界面層及びシリケート界面層の上の高誘電体膜を含む。
【００１７】
本発明の望ましい実施形態によると、高誘電体膜はシリケート界面層より高誘電率を有する。
【００１８】
望ましくは、シリケート界面層は金属シリケート物質（Ｍ1-XＳｉXＯ2）で形成される。ここで、金属Ｍは、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）又はアルミ（Ａｌ）であることができる。
【００１９】
望ましくは、高誘電体膜は金属酸化膜を含む。金属酸化膜はハフニウム酸化膜（ＨｆＯ2）、ジルコニウム酸化膜（ＺｒＯ2）、タンタル酸化膜（Ｔａ2Ｏ3）、アルミ酸化膜（Ａｌ2Ｏ3）チタン酸化膜（ＴｉＯ2）、イットリウム酸化膜（Ｙ2Ｏ3）、ＢＳＴ膜、ＰＺＴ膜又はこれらのいずれかの膜を組み合わせた膜を含む。
【００２０】
又、高誘電体膜は順次に積層された１対の第１層及び第２層を含む。詳細には、高電電体膜は１対の第１層及び第２層が少なくとも２対反復的に積層されて形成され得る。第１層はハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜で形成することが望ましく、第２層はアルミ酸化膜で形成することが望ましい。
【００２１】
本発明の一アスペクトによると、高誘電体膜の誘電率は純粋固定電荷が最小値を有するように最適化され得る。
【００２２】
本発明の他のアスペクトによると、インターフェース特性が改善されて、等価酸化膜の厚さが維持され、減少される。
【００２３】
これに加えて、本発明の他のアスペクトによると、誘電体膜を多層構造に形成することによって実現される高い結晶化温度と共に、多層構造の誘電体膜の各層は臨界厚さよりも厚くはなく、漏洩電流が減少される。これによって、素子の性能が改善される。
【００２４】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。本発明は新たな高誘電体膜構造体及びその製造方法を提供する。後述される説明において、数多くの特定の内容は本発明の完全な理解のために説明される。本発明は特定の内容に限られなく、様々に変形されて実施され得ることは当業者には周知である。
【００２５】
たとえ本発明がＭＯＳトランジスタのゲート誘電体膜に関して説明しても、本発明は本発明の思想及び範囲内で、不揮発性メモリ素子のゲート層間誘電体膜又はストレージキャパシタの誘電体膜のような半導体素子のどのような誘電体膜にも適用され得る。
【００２６】
図１乃至図３を参照すると、本発明の望ましい実施形態によって、半導体基板１０、すなわち、シリコン基板の上にシリケート物質からなるシリケート界面層１２を形成する。シリケート界面層１２の厚さは約５乃至１０Åの範囲であることが望ましい。又、シリケート界面層１２の誘電率はシリコン窒化膜又はシリコンオキシナイトライド膜より大きいことが望ましい。
【００２７】
続いて、シリケート界面層１２の上に高誘電体膜１４を形成する。高誘電体膜１４はシリコン酸化膜より高誘電率を有する。望ましくは、高誘電体膜１４はシリケート界面層１２より高誘電率を有する。
【００２８】
シリケート界面層１２は金属シリケート物質で形成することが望ましい。ここで、金属“Ｍ”はハフニウム、ジルコニウム、タンタル、チタン、又はアルミであることができる。しかし、本発明はこの金属に限られることはなく、本発明の思想及び範囲内で、本発明に適合した他の物質にも使用できる。
【００２９】
シリケート界面層１２は実質的に界面特性を向上させる。例えば、シリケート界面層１２は実質的に高誘電体膜１４及び半導体基板１０の間の反応を抑制する。シリケート界面層１２はシリコンの上に形成される時、化学的に安定した状態を維持するので、シリコン酸化膜のように等価酸化膜の厚さを増加させる不要な界面層が形成されない。
【００３０】
又、本発明は従来技術に比べてインターフェーストラップ密度を減少させる。これについては、図１３及び図１４を参照して詳細に説明する。
【００３１】
従来技術で、ハフニウム酸化膜又はジルコニウム酸化膜が誘電体膜として使用される時、要求されないシリケート膜が自然に形成され、シリケート膜のシリコン造成比を制御できない。従って、等価酸化膜の厚さを最適化できない。言い換えれば、初期の等価酸化膜に比べて薄くなるように、等価酸化膜の厚さを減少させることができず、初期の等価酸化膜の厚さをそのままに維持することも難しい。しかも、インターフェーストラップ密度が増加して、界面特性が低下する。
【００３２】
これに対して、本発明において、シリケート界面層１２を原子層蒸着（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）方法によって形成すると、シリケート界面層１２の厚さ及びシリコン造成比を要求される値に調節できる。これによって、誘電体膜構造体１５の誘電率を最適化できる。しかも、要求されない自然シリケート層が形成されないので、界面特性を改善できる。
【００３３】
これに加えて、酸化防止膜のシリコン窒化膜は約７程度の誘電率を有するのに対して、本発明による金属シリケート界面層１２は約１２乃至１４程度の相対的に高い誘電率を有する。従って、従来技術に比べて等価酸化膜の厚さを減少させることができる。
【００３４】
又、金属シリケート界面層１２は９００℃の高温で後続熱処理工程を実施しても、実質的に非晶質状態を維持する。従って、金属シリケート界面層１２の内部に結晶粒界がほとんど生成されないので、漏洩電流を減少させることができる。
【００３５】
望ましくは、前述のように、金属シリケート界面層１２は原子層蒸着技術を使用して形成する。従って、本発明は高い熱工程が要求される従来技術と違って、低い熱工程によって実施できる。又、原子層蒸着技術を使用することによって、様々な前駆体（ｐｒｅｃｕｒｓｏｒ）を使用することができ、膜の厚さを精密に制御できる。このような長所は、通常の化学気相蒸着方法によっては得ることができない。
【００３６】
金属シリケート界面層１２を形成するための原子層蒸着技術は、金属ソース、シリコンソース及び酸素ソースに対する注入工程及びパージ工程を交互に反復的に実施することによって実行できる。金属シリケート界面層１２をジルコニウムシリケート層で形成する場合には、ＺｒＣｌ4が金属ソースとして使用され得る。これと同様に、金属シリケート界面層１２をハフニウムシリケート層で形成する場合には、ＨｆＣｌ4が金属ソースとして使用され得る。又、シリコンソースはＳｉＨ4ガス又はＳｉＣｌ4Ｈ2ガスを含み、酸素ガスは水蒸気又はオゾンを含むこともできる。その外に、本発明の思想及び範囲内で、本発明に適合した他の前駆体を使用することもできる。
【００３７】
他の方法として、有機金属化学気相蒸着（ＭＯＣＶＤ）技術又は反応性スパッタリング（ｒｅａｃｔｉｖｅ ｓｐｕｔｔｅｒｉｎｇ）技術が、厚さ及び造成比において、原子層蒸着技術と類似した水準に調節できると、金属シリケート界面層は有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して形成することもできる。有機金属化学気相蒸着技術はＨｆ（Ｏ−Ｓｉ−Ｒ3）4又はＺｒ（Ｏ−Ｓｉ−Ｒ3）4のような前駆体を使用できる。前記の化学式で、“Ｒ”はＣ2Ｈ5示す。その外にも、ハフニウムソースとして、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅが使用でき、ジルコニウムソースとしてＺｒ−ｔ−ｂｕｔｏｘｉｄｅが使用できる。又、シリコンソースとしては、ｔｅｔｒａｅｔｈｏｘｙｏｒｔｈｏｓｉｌａｎｅ又はｔｅｔｒａｅｔｈｙｌｏｔｈｏｒｓｉｌｉｃａｔｅが使用できる。
【００３８】
高誘電体膜１４の形成を説明すると、高誘電体膜１４は金属酸化膜で形成することが望ましい。金属酸化膜はハフニウム酸化膜、ジルコニウム酸化膜、タンタル酸化膜、アルミ酸化膜、チタン酸化膜、イットリウム酸化膜、ＢＳＴ膜、ＰＺＴ膜又はこれらのいずれかの膜を組み合わせた膜で形成することが望ましい。
【００３９】
金属酸化膜は原子層蒸着技術、有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して形成できる。反応性スパッタリング技術は、金属膜を蒸着する間、工程チャンバの内部に酸素ガスを注入することによって実行される。又、金属酸化膜は金属膜を蒸着し、金属膜を酸素雰囲気でアニーリングすることによって形成できる。
【００４０】
本発明の一実施形態によると、シリケート界面層１２の金属は金属酸化膜（高誘電体膜１４）の金属と同一であることが望ましい。例えば、誘電体膜構造体１５は順次に積層されたハフニウムシリケート界面層及びハフニウム酸化膜を含む。
【００４１】
一方、シリケート界面層１２をジルコニウムシリケート膜で形成する場合、高誘電体膜１４はジルコニウム酸化膜で形成することが望ましい。この場合において、シリケート界面層１２の金属が金属酸化膜（高誘電体膜１４）の内部に含有された金属と同一であるので、シリケート界面層１２及び高誘電体膜１４の間の界面特性は、これらの間の電気的な一貫性又は結合力によって改善され得る。
【００４２】
又、ハフニウム酸化膜をアルミ原子でドーピングすると、ハフニウム酸化膜が後続の熱工程を実施する間、結晶化されることを防止できる。
【００４３】
前述のように、金属シリケート界面層１２の誘電率は、その内部に含有されたシリコンの造成比を変化させることによって調節できる。本発明では金属シリケート物質のシリコン造成比の“ｘ” が約０．３乃至０．９９である時、最適の誘電率を示すように決定された。
【００４４】
本発明の外の実施形態によると、高誘電体膜１４は図２、図３及び図４に示すように多層の構造を含むことが望ましい。
【００４５】
図２、図３及び図４を参照すると、高誘電体膜１４は２種類の物質膜、すなわち、ハフニウム酸化膜（又は、ジルコニウム酸化膜：１８）及びアルミ酸化膜２０を交互に少なくとも１回反復的に積層して形成する。ここで、アルミ酸化膜２０は、高誘電体膜としてアルミ酸化膜だけを有するＭＯＳ構造に対する低周波Ｃ−Ｖプロットを示す図５乃至図８から分かるように、シリコン酸化膜に比べて、多いマイナスの固定電荷を有する。言い換えれば、アルミ酸化膜のフラットバンド電圧はプラスのゲート電圧の方向に向かって移動される。これは、図９乃至図１２に示すように、マイナスの固定電荷が存在することによって、ＭＯＳ構造でのトランスコンダクタンスが減少する結果を招来するためである。これに対して、ハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜は、シリコン酸化膜に比べて多いプラスの固定電荷を内補する。従って、本発明はいかなる特定の動作原理にも限られることなく、本出願人はアルミ酸化膜の内部のマイナスの固定電荷がハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜の内部のプラスの固定電荷によって補償され得ると考えた。これによって、ハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜及びアルミ酸化膜を交互に積層することによって高誘電体膜１４の純粋固定電荷量を最小化できる。
【００４６】
本発明の他の実施形態によると、高誘電体膜１４の最上部層（図４の２２）はアルミ酸化膜で形成することが望ましい。これはアルミ酸化膜の形成熱がジルコニウム酸化膜又はハフニウム酸化膜の形成熱より大きいためである。ここで、形成熱は他の物質と反応するのに要求されるエネルギを意味する。例えば、アルミ酸化膜の形成熱は−１６７８ｋＪ／ｍｏｌであり、ジルコニウム酸化膜及びハフニウム酸化膜の形成熱は各々−１１００ｋＪ／ｍｏｌ及び−１１２２ｋＪ／ｍｏｌである。従って、ゲート電極を形成するためにアルミ酸化膜の上にポリシリコン膜（図４の２４）を直接形成しても、アルミ酸化膜はポリシリコン膜２４と反応しない。これによって、本発明では、高誘電体膜及びゲート電極の間の界面特性を改善できる。
【００４７】
前述した理由から、本発明では金属ゲート電極を使用せずに、ポリシリコンゲート電極を使用している。結果的に、ゲート電極の形成において、既に幅広く使用されてきた製造工程を使用できるので、半導体素子の製造原価を節減できる。
【００４８】
一方、シリケート界面層１２をジルコニウムシリケート膜で形成する場合、その上に形成される高誘電体膜１４はジルコニウム酸化膜及びアルミ酸化膜を交互に積層して形成することが望ましい。この場合、シリケート界面層１２の金属が金属酸化膜（高誘電体膜１４）の内部に含有された金属と同一であるので、前述のように、シリケート界面層１２及び高誘電体膜１４の間の界面特性は、これらの間の電気的な一貫性又は結合力によって改善され得る。これと同様に、シリケート界面層１２をハフニウムシリケート膜で形成する場合、高誘電体膜１４はハフニウム酸化膜及びアルミ酸化膜を交互に積層して形成することが望ましい。
【００４９】
本発明の一アスペクトによると、高誘電体膜１４の結晶化温度は、図２、図３及び図４に示すように、ハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜のような金属酸化膜で形成された第１層１８及びアルミ酸化膜で形成された第２層が順次に積層された１対の複合膜を少なくとも１回反復的に形成することによって増加させることができる。
【００５０】
第１及び第２層１８，２０の厚さは、約２Å乃至６０Åの範囲であることが望ましい。より望ましくは、第１及び第２層１８，２０の厚さは各々１０Å及び５Åである。第１及び第２層１８，２０の厚さが前記範囲内の値を有する場合、結晶化温度は厚いバルク誘電体膜に比べて増加され得る。
【００５１】
通常、厚いバルクハフニウム酸化膜の場合、それの結晶化温度は６００℃乃至８００℃である。活性化工程を、炉を使用して実行する時、工程温度は８００℃乃至８５０℃より高く、活性化工程を、急速熱処理工程を使用して実行する時、工程温度は９００℃程度である。従って、バルクハフニウム酸化膜は、熱処理工程を実施する間、容易に結晶化され得るので、漏洩電流が増加される。
【００５２】
しかし、前述した本発明によると、高誘電体膜１４の結晶化温度が従来技術に比べて増加し、漏洩電流を減少させることができる。ここで、２Åは単原子層の基本厚さであり、６０Åは後続熱処理工程の間、ポピング現象の発生を防止できる最大厚さである。当業者に周知のように、高誘電体膜を形成する間、誘電体膜の内部に捕獲されるヒドロキシル中性子は、後続アニーリングの時に爆発現象を誘発する。その結果、誘電体膜が損傷して、その内部にホールを残す。いったんこのようなポピング現象が発生すると、ポリシリコンゲート電極膜形成工程のような後続工程が難しくなる。
【００５３】
第２層２０の厚さは第１層１８の厚さの約１／２であることが望ましい。これは、アルミ酸化膜の内部の単位厚さ当たり固定電荷量がハフニウム酸化膜又はジルコニウム酸化膜の内部の単位厚さ当たり固定電荷量の２倍であるためである。
【００５４】
又、第２層２０の全体の厚さは、高誘電体膜１４の全体の厚さの１／３より厚くないことが望ましい。このような制限は、第２層２０がハフニウム酸化膜である場合、厳格に要求される。ハフニウム酸化膜の誘電率（ｋ＝３０）はアルミ酸化膜の誘電率（ｋ＝１０）の３倍に達する。従って、純粋固定電荷量を最小化すると同時に、２０より大きい等価誘電率を得るために、アルミ酸化膜の全体の厚さは高誘電体膜１４の全体の厚さの約３３％であることが望ましい。
【００５５】
図１乃至図３示すシリコン基板１０は、本発明の思想及び範囲内で、ドーピングされたポリシリコンのような半導体又は導電体であっても良い。図４に示すポリシリコン膜２４は、メモリ素子のゲート電極又は上部キャパシタ電極であっても良い。
【００５６】
図１３は高誘電体膜としてアルミ酸化膜を含むＭＯＳ構造でトランスコンダクタンス及びフラットバンド電圧の間の関係を示すグラフである。ここで、基準になるものは、誘電体膜としてシリコン酸化膜を有するＭＯＳ構造体である。
【００５７】
ＭＯＳ構造体のトランスコンダクタンスは、高誘電体膜の内部の固定電荷から影響を受ける。言い換えれば、固定電荷量が大きいほど、トランスコンダクタンスは減少する。特に、中間程度のゲート電界でのトランスコンダクタンスは、固定電荷によるクーロンスカタリング（ｃｏｕｌｏｍｂ ｓｃａｔｔｅｒｉｎｇ）によって直接に影響を受ける。
【００５８】
この点において、従来技術ではチャンネル移動度を減少させるクーロンスカタリングを誘発する固定電荷の問題を十分考慮したり、説明したりされなかった。しかし、本発明では、前述したように、アルミ酸化膜の内部のマイナスの固定電荷量をハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜の内部のプラスの固定電荷量で補償する新たな誘電体膜構造体１５を設計することによって、固定電荷の問題点を効果的に解決する。
【００５９】
図１３を参照すると、フラットバンド電圧の移動量が０Ｖであっても、アルミ酸化膜を含むＭＯＳ構造体のトランスコンダクタンスは基準ＭＯＳ構造体のトランスコンダクタンスに比べて小さい、このような差は、インターフェーストラップ密度に起因する。インターフェーストラップ密度は、図１４に示す電荷ポンピング電流を使用して計算され得る。インターフェーストラップ密度はシリコン基板１０及び高誘電体膜１４の間に金属シリケート界面層１２を介在させることによって減少させることができる。
【００６０】
図１５を参照すると、シリコン基板の上に３０Åの厚さを有する金属酸化膜及び４０Åの厚さを有するアルミ酸化膜を順次に積層した本発明によるＭＯＳ構造体のＣ−Ｖ曲線は、シリコン酸化膜を誘電体膜として使用する従来のＭＯＳ構造体とほぼ同一の特性を示す。言い換えれば、本発明によるＭＯＳ構造体のフラットバンド電圧は従来のＭＯＳ構造体のフラットバンド電圧とほぼ同一である。結果的に、本発明の一アスペクトによると、光誘電体膜１４の固定電荷量を最少化できる。図１５で、“ＣＥＴ”は容量性等価厚さ（ｃａｐａｃｉｔａｎｃｅ ｅｑｕｉｖａｌｅｎｔ ｔｈｉｃｋｎｅｓｓ）を意味するものであって、量子力学効果（ｑｕａｎｔｕｍ ｍｅｃｈａｎｉｃａｌ ｅｆｆｅｃｔ）を含む値である。ここで、量子力学効果は４０Åより薄い薄膜で顕著に発生する電子の波動性による効果である。従って、極薄膜の厚さをより正確に測定するためには量子力学効果を排除しなければならない。結果的に、図１５の“ＣＥＴ”は量子力学効果が排除されない等価酸化膜の厚さを意味するので、一般の等価酸化膜の厚さよりは厚い。
【００６１】
【発明の効果】
前述のように本発明の実施形態によると、多層の高誘電体膜１４、例えば、アルミ膜と共に２５乃至３０の誘電率を有するハフニウム酸化膜又は２０乃至２５の誘電率を有するジルコニウム酸化膜を交互に積層した多層の高誘電体膜を形成することによって、高誘電体膜１４の純粋固定電荷量を最小化すると同時に、等価誘電率を２０より大きく最適化できる。
【００６２】
本発明によると、界面特性を改善でき、シリコン窒化膜又はシリコンオキシナイトライド膜のような界面層又は界面層なしにバルクシリケート膜を使用する従来の誘電体膜構造に比べて等価酸化膜の厚さを減少させることができる。言い換えれば、シリコン窒化膜又はオキシナイトライド膜より高誘電率を有するシリケート界面層１２と高誘電体膜１４を組み合わせることによって、界面特性を改善でき、等価酸化膜の厚さを減少させることができる。
【００６３】
これに加えて、多層構造体、すなわち、各層が臨界厚さの上限値より厚くない薄い層からなる多層構造体を有する高誘電体膜を形成することによって、高誘電体膜の結晶化温度を増加させることができ、漏洩電流を減少させることができる。これによって、素子の性能を改善できる。
【００６４】
従って、本発明は従来技術の短所を有しないで、シリコン酸化膜の長所を有する誘電体膜構造体を提供する。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体素子の断面図である。
【図２】本発明の第２実施形態による半導体素子の断面図である。
【図３】本発明の第３実施形態による半導体素子の断面図である。
【図４】本発明の第４実施形態による半導体素子の断面図である。
【図５】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図６】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図７】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図８】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図９】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１０】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１１】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１２】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１３】シリコン酸化膜及びアルミ酸化膜の間のフラットバンド電圧を対照するグラフである。
【図１４】シリコン酸化膜及びアルミ酸化膜を採択するキャパシタに対してゲートバイアスによる電荷ポンピング電流を示すグラフである。
【図１５】シリコン酸化膜及びＺｒＯ2／Ａｌ2Ｏ3の積層誘電体膜と共にアルミ酸化膜及びシリコン酸化膜に対するＣ−Ｖ曲線を示すグラフである。
【符号の説明】
１０…半導体基板
１２…シリケート界面層
１４…高誘電体膜
１５…誘電体膜構造体
１８…ジルコニウム酸化膜
２０…アルミ酸化膜
２２…最上部層
２４…ポリシリコン膜
【発明の属する技術分野】
本発明は半導体素子の誘電体膜及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＭＯＳ集積回路において、素子の寸法は高集積度及び高性能を提供するために減少しつつある。特に、ゲート誘電体膜はできるだけ薄く形成する。これはゲート誘電体膜の厚さが減少するほど、ＭＯＳトランジスタの駆動電流が増加するためである。従って、素子の性能を向上させるためには、薄く、信頼性があり、欠陥が少ないゲート誘電体膜を形成することが重要になった。
【０００３】
数十年の間、熱酸化膜、すなわち、シリコン酸化膜がゲート誘電体膜として使用されてきた。これは熱的シリコン酸化膜が下部のシリコン基板に対して安定であり、相対的に製造工程が簡単であるためである。
【０００４】
しかし、シリコン酸化膜は３．９程度の低誘電率を有するので、シリコン酸化膜からなるゲート誘電体膜の厚さを減少させるのには限界があり、特に、薄いシリコン酸化膜からなるゲート誘電体膜を通じて流れるゲート漏洩電流を考慮すると、シリコン酸化膜の厚さを減少させることは難しい。このため、シリコン酸化膜より厚いが、素子の性能を改善できる代替誘電体膜が要求されている。このような代替誘電体膜の性能は、等価酸化膜厚さ（ＥＯＴ：ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ）として評価されたり、表現されたりする。
【０００５】
これは、金属酸化膜をゲート誘電体膜として使用する場合、金属酸化膜の物理的な厚さがシリコン酸化膜の厚さより厚くても、シリコン酸化膜をゲート誘電体膜として使用する素子に比べて、性能が落ちないためである。しかも、ゲート誘電体膜を厚く形成すると、ゲート電極をパターニングする間、エッチング余裕度を増加させることができる。このようなエッチング余裕度の増加は、ゲート電極をパターニングする間、エッチング工程によってシリコン基板が露出されることを防止する。
【０００６】
このために、高誘電率を有する金属酸化物が、ゲート誘電体膜又はキャパシタ誘電体膜の代替誘電物質として提案されてきた。金属酸化物の誘電率はシリコン酸化膜の誘電率に比べて高くできるので、シリコン酸化膜と同一の等価酸化膜の厚さを有しながらシリコン酸化膜より物理的に厚い金属酸化膜が、半導体素子のゲート誘電体膜又はキャパシタ誘電体膜として使用され得る。
【０００７】
しかし、高誘電体膜の金属酸化物はシリコン基板のような通常の基板を使用するときには、様々な問題点がある。例えば、シリコンは高誘電金属酸化物と容易に反応し、高誘電金属酸化物を蒸着又は後続熱工程を実施する間に容易に酸化する。従って、シリコン基板及び金属酸化膜の間にシリコン酸化膜のような境界膜が形成される。結果的に、等価酸化膜の厚さが増加して素子の性能が低下する。
【０００８】
しかも、シリコン基板及び高誘電金属酸化膜の間のインターフェーストラップ密度（ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｄｅｎｓｉｔｙ）が増加する。従って、キャリアのチャンネル移動度が減少する。結果的に、ＭＯＳトランジスタのオン／オフ電流比率が減少して、ＭＯＳトランジスタのスイッチング特性が低下する。
【０００９】
又、ハフニウム酸化膜（ＨｆＯ2）又はジルコニウム酸化膜（ＺｒＯ2）のような高誘電金属酸化膜は相対的に低い結晶化温度を有し、熱的に不安な状態を示す。従って、金属酸化膜はソース／ドレイン領域に注入された不純物を活性化するための後続の熱的アニーリング工程を実施する間、容易に結晶化され得る。従って、金属酸化膜の内部に電流が流れ得る結晶粒界が形成される。これに加えて、金属酸化膜の表面の起伏が激しくなって、漏洩電流特性をさらに低下させる。しかも、高誘電金属酸化膜の結晶化は起伏のある表面を有する整列キー上での乱反射によって、後続の整列工程に要求されない影響を与える。
【００１０】
前述の問題点を解決するために、様々な試みがされてきた。例えば、米国特許第６，０２０，０２４号にはシリコン基板及び高誘電体膜の間にシリコンオキシナイトライド膜（ＳｉＯＮ）を介在する技術が開示され、米国特許第６，０１３，５５３号にはゲート誘電体膜としてハフニウムオキイナイトライド膜又はジルコニウムオキシナイトライド膜を使用する技術が開示されている。これに加えて、ＰＣＴ国際特許出願公開番号ＷＯ００／０１００８号にはシリコン酸化膜、シリコン窒化膜及びシリコンオキシナイトライド境界膜が開示されている。又、米国特許第６，０２０，２４３号には高誘電率を有するジルコニウムシリコンオキシナイトライド膜又はハフニウムシリコンオキシナイトライド膜が開示されている。
【００１１】
しかし、このような方法は前述した問題点を解決するのに有効ではない。例えば、高誘電体膜及びシリコン基板の間、又は高誘電体膜及びポリシリコンゲート電極の間に介在されるシリコン窒化膜又はシリコンオキシナイトライド膜は、高い界面状態密度と共に電荷のトラッピングを誘発する。従って、このような方法はチャンネル移動度を減少させて、素子の性能を低下させる。さらに、シリコン窒化膜又はシリコンオキシナイトライド膜を形成するためには、相対的に多い熱工程が要求される。
【００１２】
重要なことは、シリコン窒化膜の誘電率がシリコン酸化膜の誘電率の約１．５倍にすぎないので、等価酸化膜の厚さを顕著に減少しにくく、それに従って、素子の性能を改善するのに有効な効果を得ることができないということである。
【００１３】
従って、高結晶化温度を有する改善された誘電体膜が要求され、インターフェース特性の改善だけでなく、誘電体膜の等価酸化膜の厚さを減少させることによって、素子の性能を改善するための誘電体膜を形成する方法が要求される。
【００１４】
【発明が解決しようとする課題】
本発明は、高結晶化温度を有する良好なインターフェース特性だけでなく、物理的な厚さに比べて顕著に薄い等価酸化膜の厚さを有する高誘電体膜構造体を提供することを目的とする。
【００１５】
本発明は、高結晶化温度を有する良好なインターフェース特性だけでなく、物理的な厚さに比べて顕著に薄い等価酸化膜厚さを有する高誘電体膜構造体の形成方法を提供することを他の目的とする。
【００１６】
【課題を解決するための手段】
前述の目的を達成するために、本発明は半導体素子の多層誘電体膜構造体及びその形成方法を提供する。多層誘電体膜構造体はシリケート界面層及びシリケート界面層の上の高誘電体膜を含む。
【００１７】
本発明の望ましい実施形態によると、高誘電体膜はシリケート界面層より高誘電率を有する。
【００１８】
望ましくは、シリケート界面層は金属シリケート物質（Ｍ1-XＳｉXＯ2）で形成される。ここで、金属Ｍは、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）又はアルミ（Ａｌ）であることができる。
【００１９】
望ましくは、高誘電体膜は金属酸化膜を含む。金属酸化膜はハフニウム酸化膜（ＨｆＯ2）、ジルコニウム酸化膜（ＺｒＯ2）、タンタル酸化膜（Ｔａ2Ｏ3）、アルミ酸化膜（Ａｌ2Ｏ3）チタン酸化膜（ＴｉＯ2）、イットリウム酸化膜（Ｙ2Ｏ3）、ＢＳＴ膜、ＰＺＴ膜又はこれらのいずれかの膜を組み合わせた膜を含む。
【００２０】
又、高誘電体膜は順次に積層された１対の第１層及び第２層を含む。詳細には、高電電体膜は１対の第１層及び第２層が少なくとも２対反復的に積層されて形成され得る。第１層はハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜で形成することが望ましく、第２層はアルミ酸化膜で形成することが望ましい。
【００２１】
本発明の一アスペクトによると、高誘電体膜の誘電率は純粋固定電荷が最小値を有するように最適化され得る。
【００２２】
本発明の他のアスペクトによると、インターフェース特性が改善されて、等価酸化膜の厚さが維持され、減少される。
【００２３】
これに加えて、本発明の他のアスペクトによると、誘電体膜を多層構造に形成することによって実現される高い結晶化温度と共に、多層構造の誘電体膜の各層は臨界厚さよりも厚くはなく、漏洩電流が減少される。これによって、素子の性能が改善される。
【００２４】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。本発明は新たな高誘電体膜構造体及びその製造方法を提供する。後述される説明において、数多くの特定の内容は本発明の完全な理解のために説明される。本発明は特定の内容に限られなく、様々に変形されて実施され得ることは当業者には周知である。
【００２５】
たとえ本発明がＭＯＳトランジスタのゲート誘電体膜に関して説明しても、本発明は本発明の思想及び範囲内で、不揮発性メモリ素子のゲート層間誘電体膜又はストレージキャパシタの誘電体膜のような半導体素子のどのような誘電体膜にも適用され得る。
【００２６】
図１乃至図３を参照すると、本発明の望ましい実施形態によって、半導体基板１０、すなわち、シリコン基板の上にシリケート物質からなるシリケート界面層１２を形成する。シリケート界面層１２の厚さは約５乃至１０Åの範囲であることが望ましい。又、シリケート界面層１２の誘電率はシリコン窒化膜又はシリコンオキシナイトライド膜より大きいことが望ましい。
【００２７】
続いて、シリケート界面層１２の上に高誘電体膜１４を形成する。高誘電体膜１４はシリコン酸化膜より高誘電率を有する。望ましくは、高誘電体膜１４はシリケート界面層１２より高誘電率を有する。
【００２８】
シリケート界面層１２は金属シリケート物質で形成することが望ましい。ここで、金属“Ｍ”はハフニウム、ジルコニウム、タンタル、チタン、又はアルミであることができる。しかし、本発明はこの金属に限られることはなく、本発明の思想及び範囲内で、本発明に適合した他の物質にも使用できる。
【００２９】
シリケート界面層１２は実質的に界面特性を向上させる。例えば、シリケート界面層１２は実質的に高誘電体膜１４及び半導体基板１０の間の反応を抑制する。シリケート界面層１２はシリコンの上に形成される時、化学的に安定した状態を維持するので、シリコン酸化膜のように等価酸化膜の厚さを増加させる不要な界面層が形成されない。
【００３０】
又、本発明は従来技術に比べてインターフェーストラップ密度を減少させる。これについては、図１３及び図１４を参照して詳細に説明する。
【００３１】
従来技術で、ハフニウム酸化膜又はジルコニウム酸化膜が誘電体膜として使用される時、要求されないシリケート膜が自然に形成され、シリケート膜のシリコン造成比を制御できない。従って、等価酸化膜の厚さを最適化できない。言い換えれば、初期の等価酸化膜に比べて薄くなるように、等価酸化膜の厚さを減少させることができず、初期の等価酸化膜の厚さをそのままに維持することも難しい。しかも、インターフェーストラップ密度が増加して、界面特性が低下する。
【００３２】
これに対して、本発明において、シリケート界面層１２を原子層蒸着（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）方法によって形成すると、シリケート界面層１２の厚さ及びシリコン造成比を要求される値に調節できる。これによって、誘電体膜構造体１５の誘電率を最適化できる。しかも、要求されない自然シリケート層が形成されないので、界面特性を改善できる。
【００３３】
これに加えて、酸化防止膜のシリコン窒化膜は約７程度の誘電率を有するのに対して、本発明による金属シリケート界面層１２は約１２乃至１４程度の相対的に高い誘電率を有する。従って、従来技術に比べて等価酸化膜の厚さを減少させることができる。
【００３４】
又、金属シリケート界面層１２は９００℃の高温で後続熱処理工程を実施しても、実質的に非晶質状態を維持する。従って、金属シリケート界面層１２の内部に結晶粒界がほとんど生成されないので、漏洩電流を減少させることができる。
【００３５】
望ましくは、前述のように、金属シリケート界面層１２は原子層蒸着技術を使用して形成する。従って、本発明は高い熱工程が要求される従来技術と違って、低い熱工程によって実施できる。又、原子層蒸着技術を使用することによって、様々な前駆体（ｐｒｅｃｕｒｓｏｒ）を使用することができ、膜の厚さを精密に制御できる。このような長所は、通常の化学気相蒸着方法によっては得ることができない。
【００３６】
金属シリケート界面層１２を形成するための原子層蒸着技術は、金属ソース、シリコンソース及び酸素ソースに対する注入工程及びパージ工程を交互に反復的に実施することによって実行できる。金属シリケート界面層１２をジルコニウムシリケート層で形成する場合には、ＺｒＣｌ4が金属ソースとして使用され得る。これと同様に、金属シリケート界面層１２をハフニウムシリケート層で形成する場合には、ＨｆＣｌ4が金属ソースとして使用され得る。又、シリコンソースはＳｉＨ4ガス又はＳｉＣｌ4Ｈ2ガスを含み、酸素ガスは水蒸気又はオゾンを含むこともできる。その外に、本発明の思想及び範囲内で、本発明に適合した他の前駆体を使用することもできる。
【００３７】
他の方法として、有機金属化学気相蒸着（ＭＯＣＶＤ）技術又は反応性スパッタリング（ｒｅａｃｔｉｖｅ ｓｐｕｔｔｅｒｉｎｇ）技術が、厚さ及び造成比において、原子層蒸着技術と類似した水準に調節できると、金属シリケート界面層は有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して形成することもできる。有機金属化学気相蒸着技術はＨｆ（Ｏ−Ｓｉ−Ｒ3）4又はＺｒ（Ｏ−Ｓｉ−Ｒ3）4のような前駆体を使用できる。前記の化学式で、“Ｒ”はＣ2Ｈ5示す。その外にも、ハフニウムソースとして、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅが使用でき、ジルコニウムソースとしてＺｒ−ｔ−ｂｕｔｏｘｉｄｅが使用できる。又、シリコンソースとしては、ｔｅｔｒａｅｔｈｏｘｙｏｒｔｈｏｓｉｌａｎｅ又はｔｅｔｒａｅｔｈｙｌｏｔｈｏｒｓｉｌｉｃａｔｅが使用できる。
【００３８】
高誘電体膜１４の形成を説明すると、高誘電体膜１４は金属酸化膜で形成することが望ましい。金属酸化膜はハフニウム酸化膜、ジルコニウム酸化膜、タンタル酸化膜、アルミ酸化膜、チタン酸化膜、イットリウム酸化膜、ＢＳＴ膜、ＰＺＴ膜又はこれらのいずれかの膜を組み合わせた膜で形成することが望ましい。
【００３９】
金属酸化膜は原子層蒸着技術、有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して形成できる。反応性スパッタリング技術は、金属膜を蒸着する間、工程チャンバの内部に酸素ガスを注入することによって実行される。又、金属酸化膜は金属膜を蒸着し、金属膜を酸素雰囲気でアニーリングすることによって形成できる。
【００４０】
本発明の一実施形態によると、シリケート界面層１２の金属は金属酸化膜（高誘電体膜１４）の金属と同一であることが望ましい。例えば、誘電体膜構造体１５は順次に積層されたハフニウムシリケート界面層及びハフニウム酸化膜を含む。
【００４１】
一方、シリケート界面層１２をジルコニウムシリケート膜で形成する場合、高誘電体膜１４はジルコニウム酸化膜で形成することが望ましい。この場合において、シリケート界面層１２の金属が金属酸化膜（高誘電体膜１４）の内部に含有された金属と同一であるので、シリケート界面層１２及び高誘電体膜１４の間の界面特性は、これらの間の電気的な一貫性又は結合力によって改善され得る。
【００４２】
又、ハフニウム酸化膜をアルミ原子でドーピングすると、ハフニウム酸化膜が後続の熱工程を実施する間、結晶化されることを防止できる。
【００４３】
前述のように、金属シリケート界面層１２の誘電率は、その内部に含有されたシリコンの造成比を変化させることによって調節できる。本発明では金属シリケート物質のシリコン造成比の“ｘ” が約０．３乃至０．９９である時、最適の誘電率を示すように決定された。
【００４４】
本発明の外の実施形態によると、高誘電体膜１４は図２、図３及び図４に示すように多層の構造を含むことが望ましい。
【００４５】
図２、図３及び図４を参照すると、高誘電体膜１４は２種類の物質膜、すなわち、ハフニウム酸化膜（又は、ジルコニウム酸化膜：１８）及びアルミ酸化膜２０を交互に少なくとも１回反復的に積層して形成する。ここで、アルミ酸化膜２０は、高誘電体膜としてアルミ酸化膜だけを有するＭＯＳ構造に対する低周波Ｃ−Ｖプロットを示す図５乃至図８から分かるように、シリコン酸化膜に比べて、多いマイナスの固定電荷を有する。言い換えれば、アルミ酸化膜のフラットバンド電圧はプラスのゲート電圧の方向に向かって移動される。これは、図９乃至図１２に示すように、マイナスの固定電荷が存在することによって、ＭＯＳ構造でのトランスコンダクタンスが減少する結果を招来するためである。これに対して、ハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜は、シリコン酸化膜に比べて多いプラスの固定電荷を内補する。従って、本発明はいかなる特定の動作原理にも限られることなく、本出願人はアルミ酸化膜の内部のマイナスの固定電荷がハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜の内部のプラスの固定電荷によって補償され得ると考えた。これによって、ハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜及びアルミ酸化膜を交互に積層することによって高誘電体膜１４の純粋固定電荷量を最小化できる。
【００４６】
本発明の他の実施形態によると、高誘電体膜１４の最上部層（図４の２２）はアルミ酸化膜で形成することが望ましい。これはアルミ酸化膜の形成熱がジルコニウム酸化膜又はハフニウム酸化膜の形成熱より大きいためである。ここで、形成熱は他の物質と反応するのに要求されるエネルギを意味する。例えば、アルミ酸化膜の形成熱は−１６７８ｋＪ／ｍｏｌであり、ジルコニウム酸化膜及びハフニウム酸化膜の形成熱は各々−１１００ｋＪ／ｍｏｌ及び−１１２２ｋＪ／ｍｏｌである。従って、ゲート電極を形成するためにアルミ酸化膜の上にポリシリコン膜（図４の２４）を直接形成しても、アルミ酸化膜はポリシリコン膜２４と反応しない。これによって、本発明では、高誘電体膜及びゲート電極の間の界面特性を改善できる。
【００４７】
前述した理由から、本発明では金属ゲート電極を使用せずに、ポリシリコンゲート電極を使用している。結果的に、ゲート電極の形成において、既に幅広く使用されてきた製造工程を使用できるので、半導体素子の製造原価を節減できる。
【００４８】
一方、シリケート界面層１２をジルコニウムシリケート膜で形成する場合、その上に形成される高誘電体膜１４はジルコニウム酸化膜及びアルミ酸化膜を交互に積層して形成することが望ましい。この場合、シリケート界面層１２の金属が金属酸化膜（高誘電体膜１４）の内部に含有された金属と同一であるので、前述のように、シリケート界面層１２及び高誘電体膜１４の間の界面特性は、これらの間の電気的な一貫性又は結合力によって改善され得る。これと同様に、シリケート界面層１２をハフニウムシリケート膜で形成する場合、高誘電体膜１４はハフニウム酸化膜及びアルミ酸化膜を交互に積層して形成することが望ましい。
【００４９】
本発明の一アスペクトによると、高誘電体膜１４の結晶化温度は、図２、図３及び図４に示すように、ハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜のような金属酸化膜で形成された第１層１８及びアルミ酸化膜で形成された第２層が順次に積層された１対の複合膜を少なくとも１回反復的に形成することによって増加させることができる。
【００５０】
第１及び第２層１８，２０の厚さは、約２Å乃至６０Åの範囲であることが望ましい。より望ましくは、第１及び第２層１８，２０の厚さは各々１０Å及び５Åである。第１及び第２層１８，２０の厚さが前記範囲内の値を有する場合、結晶化温度は厚いバルク誘電体膜に比べて増加され得る。
【００５１】
通常、厚いバルクハフニウム酸化膜の場合、それの結晶化温度は６００℃乃至８００℃である。活性化工程を、炉を使用して実行する時、工程温度は８００℃乃至８５０℃より高く、活性化工程を、急速熱処理工程を使用して実行する時、工程温度は９００℃程度である。従って、バルクハフニウム酸化膜は、熱処理工程を実施する間、容易に結晶化され得るので、漏洩電流が増加される。
【００５２】
しかし、前述した本発明によると、高誘電体膜１４の結晶化温度が従来技術に比べて増加し、漏洩電流を減少させることができる。ここで、２Åは単原子層の基本厚さであり、６０Åは後続熱処理工程の間、ポピング現象の発生を防止できる最大厚さである。当業者に周知のように、高誘電体膜を形成する間、誘電体膜の内部に捕獲されるヒドロキシル中性子は、後続アニーリングの時に爆発現象を誘発する。その結果、誘電体膜が損傷して、その内部にホールを残す。いったんこのようなポピング現象が発生すると、ポリシリコンゲート電極膜形成工程のような後続工程が難しくなる。
【００５３】
第２層２０の厚さは第１層１８の厚さの約１／２であることが望ましい。これは、アルミ酸化膜の内部の単位厚さ当たり固定電荷量がハフニウム酸化膜又はジルコニウム酸化膜の内部の単位厚さ当たり固定電荷量の２倍であるためである。
【００５４】
又、第２層２０の全体の厚さは、高誘電体膜１４の全体の厚さの１／３より厚くないことが望ましい。このような制限は、第２層２０がハフニウム酸化膜である場合、厳格に要求される。ハフニウム酸化膜の誘電率（ｋ＝３０）はアルミ酸化膜の誘電率（ｋ＝１０）の３倍に達する。従って、純粋固定電荷量を最小化すると同時に、２０より大きい等価誘電率を得るために、アルミ酸化膜の全体の厚さは高誘電体膜１４の全体の厚さの約３３％であることが望ましい。
【００５５】
図１乃至図３示すシリコン基板１０は、本発明の思想及び範囲内で、ドーピングされたポリシリコンのような半導体又は導電体であっても良い。図４に示すポリシリコン膜２４は、メモリ素子のゲート電極又は上部キャパシタ電極であっても良い。
【００５６】
図１３は高誘電体膜としてアルミ酸化膜を含むＭＯＳ構造でトランスコンダクタンス及びフラットバンド電圧の間の関係を示すグラフである。ここで、基準になるものは、誘電体膜としてシリコン酸化膜を有するＭＯＳ構造体である。
【００５７】
ＭＯＳ構造体のトランスコンダクタンスは、高誘電体膜の内部の固定電荷から影響を受ける。言い換えれば、固定電荷量が大きいほど、トランスコンダクタンスは減少する。特に、中間程度のゲート電界でのトランスコンダクタンスは、固定電荷によるクーロンスカタリング（ｃｏｕｌｏｍｂ ｓｃａｔｔｅｒｉｎｇ）によって直接に影響を受ける。
【００５８】
この点において、従来技術ではチャンネル移動度を減少させるクーロンスカタリングを誘発する固定電荷の問題を十分考慮したり、説明したりされなかった。しかし、本発明では、前述したように、アルミ酸化膜の内部のマイナスの固定電荷量をハフニウム酸化膜又はジルコニウム酸化膜のような金属酸化膜の内部のプラスの固定電荷量で補償する新たな誘電体膜構造体１５を設計することによって、固定電荷の問題点を効果的に解決する。
【００５９】
図１３を参照すると、フラットバンド電圧の移動量が０Ｖであっても、アルミ酸化膜を含むＭＯＳ構造体のトランスコンダクタンスは基準ＭＯＳ構造体のトランスコンダクタンスに比べて小さい、このような差は、インターフェーストラップ密度に起因する。インターフェーストラップ密度は、図１４に示す電荷ポンピング電流を使用して計算され得る。インターフェーストラップ密度はシリコン基板１０及び高誘電体膜１４の間に金属シリケート界面層１２を介在させることによって減少させることができる。
【００６０】
図１５を参照すると、シリコン基板の上に３０Åの厚さを有する金属酸化膜及び４０Åの厚さを有するアルミ酸化膜を順次に積層した本発明によるＭＯＳ構造体のＣ−Ｖ曲線は、シリコン酸化膜を誘電体膜として使用する従来のＭＯＳ構造体とほぼ同一の特性を示す。言い換えれば、本発明によるＭＯＳ構造体のフラットバンド電圧は従来のＭＯＳ構造体のフラットバンド電圧とほぼ同一である。結果的に、本発明の一アスペクトによると、光誘電体膜１４の固定電荷量を最少化できる。図１５で、“ＣＥＴ”は容量性等価厚さ（ｃａｐａｃｉｔａｎｃｅ ｅｑｕｉｖａｌｅｎｔ ｔｈｉｃｋｎｅｓｓ）を意味するものであって、量子力学効果（ｑｕａｎｔｕｍ ｍｅｃｈａｎｉｃａｌ ｅｆｆｅｃｔ）を含む値である。ここで、量子力学効果は４０Åより薄い薄膜で顕著に発生する電子の波動性による効果である。従って、極薄膜の厚さをより正確に測定するためには量子力学効果を排除しなければならない。結果的に、図１５の“ＣＥＴ”は量子力学効果が排除されない等価酸化膜の厚さを意味するので、一般の等価酸化膜の厚さよりは厚い。
【００６１】
【発明の効果】
前述のように本発明の実施形態によると、多層の高誘電体膜１４、例えば、アルミ膜と共に２５乃至３０の誘電率を有するハフニウム酸化膜又は２０乃至２５の誘電率を有するジルコニウム酸化膜を交互に積層した多層の高誘電体膜を形成することによって、高誘電体膜１４の純粋固定電荷量を最小化すると同時に、等価誘電率を２０より大きく最適化できる。
【００６２】
本発明によると、界面特性を改善でき、シリコン窒化膜又はシリコンオキシナイトライド膜のような界面層又は界面層なしにバルクシリケート膜を使用する従来の誘電体膜構造に比べて等価酸化膜の厚さを減少させることができる。言い換えれば、シリコン窒化膜又はオキシナイトライド膜より高誘電率を有するシリケート界面層１２と高誘電体膜１４を組み合わせることによって、界面特性を改善でき、等価酸化膜の厚さを減少させることができる。
【００６３】
これに加えて、多層構造体、すなわち、各層が臨界厚さの上限値より厚くない薄い層からなる多層構造体を有する高誘電体膜を形成することによって、高誘電体膜の結晶化温度を増加させることができ、漏洩電流を減少させることができる。これによって、素子の性能を改善できる。
【００６４】
従って、本発明は従来技術の短所を有しないで、シリコン酸化膜の長所を有する誘電体膜構造体を提供する。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体素子の断面図である。
【図２】本発明の第２実施形態による半導体素子の断面図である。
【図３】本発明の第３実施形態による半導体素子の断面図である。
【図４】本発明の第４実施形態による半導体素子の断面図である。
【図５】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図６】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図７】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図８】アルミ酸化膜を誘電体膜として使用するＭＯＳキャパシタとシリコン酸化膜を誘電体膜として使用するＭＯＳキャパシタのＣ−Ｖプロットである。
【図９】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１０】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１１】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１２】ゲート製造方法による標準化されたトランスコンダクタンスを説明するためのグラフである。
【図１３】シリコン酸化膜及びアルミ酸化膜の間のフラットバンド電圧を対照するグラフである。
【図１４】シリコン酸化膜及びアルミ酸化膜を採択するキャパシタに対してゲートバイアスによる電荷ポンピング電流を示すグラフである。
【図１５】シリコン酸化膜及びＺｒＯ2／Ａｌ2Ｏ3の積層誘電体膜と共にアルミ酸化膜及びシリコン酸化膜に対するＣ−Ｖ曲線を示すグラフである。
【符号の説明】
１０…半導体基板
１２…シリケート界面層
１４…高誘電体膜
１５…誘電体膜構造体
１８…ジルコニウム酸化膜
２０…アルミ酸化膜
２２…最上部層
２４…ポリシリコン膜
Claims (40)
- シリケート界面層と、
前記シリケート界面層の上に位置する高誘電体膜とを含み、
前記高誘電体膜は、ハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜を含む第1層及びアルミ酸化膜を含む第２層が少なくとも1回交互に反復的に積層されることを特徴とする半導体素子の多層構造体。 - 前記シリケート界面層は、シリコン窒化膜より大きい誘電率を有することを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記高誘電体膜は、前記シリケート界面層より大きい誘電率を有することを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記シリケート界面層は、金属シリケート酸化膜であることを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記金属シリケート酸化膜のシリコン造成比“ｘ”は、０．３乃至０．９９であることを特徴とする請求項４に記載の半導体素子の多層構造体。
- 前記金属シリケート酸化膜の金属“Ｍ”は、ハフニウム、ジルコニウム、タンタル、チタン及びアルミからなる一群のうち、いずれか１つであることを特徴とする請求項４に記載の半導体素子の多層構造体。
- 前記シリケート界面層は、原子層蒸着技術、有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して形成することを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記シリケート界面層は、５乃至１０Åの厚さを有することを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記高誘電体膜は、原子層蒸着技術、有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して形成することを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記シリケート界面層は金属シリケート酸化膜であり、前記金属シリケート酸化膜の内部の金属は前記高誘電体膜の第１層の金属と同一であることを特徴とする請求項９に記載の半導体素子の多層構造体。
- 前記第１層は第１固定電荷を有し、前記第２層は前記第１固定電荷の反対の極性を有する第２固定電荷を有することを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記第２層の厚さは、前記第１層の厚さの１／２であることを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記第１層の厚さは１０Åであり、前記第２層の厚さは５Åであることを特徴とする請求項１２に記載の半導体素子の多層構造体。
- 前記第２層の全体の厚さは、前記高誘電体膜の全体の厚さの１／３以下であることを特徴とする請求項１に記載の半導体素子の多層構造体。
- 前記高誘電体膜の最上部層はアルミ酸化膜であることを特徴とする請求項１に記載の半導体素子の多層構造体。
- シリコン窒化膜より大きい誘電率を有するシリケート界面層と、
前記シリケート界面層の上に位置する高誘電体膜とを含み、
前記高誘電体膜は少なくとも１回交互に反復的に積層された第１層及び第２層を含み、
前記高誘電体膜は前記シリケート界面層より大きい誘電率を有し、
前記第１層はハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜であり、前記第２層はアルミ酸化膜であることを特徴とする半導体素子の多層構造体。 - 前記シリケート界面層は金属シリケート酸化膜であり、前記金属シリケート酸化膜の金属“Ｍ”はハフニウム、ジルコニウム、タンタル、チタン及びアルミからなる一群のうち、いずれか１つであることを特徴とする請求項１６に記載の半導体素子の多層構造体。
- 前記第２層の厚さは、前記第１層の厚さの１／２であることを特徴とする請求項１６に記載の半導体素子の多層構造体。
- 前記第２層の全体の厚さは、前記高誘電体の全体の厚さの１／３以下であることを特徴とする請求項１６に記載の半導体素子の多層構造体。
- 前記高誘電体膜の最上部層はアルミ酸化膜であることを特徴とする請求項１６に記載の半導体素子の多層構造体。
- シリケート界面層を形成する段階と、
前記シリケート界面層の上に高誘電体膜を形成する段階とを含み、
前記高誘電体膜を形成する段階は、
第１層を形成する段階と、
前記第１層の上に第２層を形成する段階とを含み、
前記第１層はハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜で形成し、前記第２層はアルミ酸化膜で形成することを特徴とする半導体素子の多層構造体の形成方法。 - 前記第１層は第１電荷を有するように形成され、前記第２層は前記第１電荷に反対される極性の第２電荷を有するように形成されることを特徴とする請求項２１に記載の半導体素子の多層構造体の形成方法。
- 前記第１電荷はマイナスの固定電荷であり、前記第２電荷はプラスの固定電荷であることを特徴とする請求項２２に記載の半導体素子の多層構造体の形成方法。
- 前記第１及び第２層を少なくとも１回形成することを特徴とする請求項２２に記載の半導体素子の多層構造体の形成方法。
- 前記高誘電体膜の最上部層はアルミ酸化膜で形成されることを特徴とする請求項２４に記載の半導体素子の多層構造体の形成方法。
- 前記第１層及び第２層は２Å乃至６０Åの厚さに形成されることを特徴とする請求項２１に記載の半導体素子の多層構造体の形成方法。
- 前記第２層の全体の厚さは、前記高誘電体膜の全体の厚さの１／３以下に形成されることを特徴とする請求項２６に記載の半導体素子の多層構造体の形成方法。
- 前記第２層の厚さは、前記第１層の厚さの１／２に形成されることを特徴とする請求項２６に記載の半導体素子の多層構造体の形成方法。
- 前記シリケート界面層は、金属シリケート酸化膜で形成することを特徴とする請求項２１に記載の半導体素子の多層構造体の形成方法。
- 前記金属シリケート酸化膜のシリコン造成比“ｘ”は、０．３乃至０．９９であり、前記金属シリケート酸化膜の金属“Ｍ”は、ハフニウム、ジルコニウム、タンタル、チタン及びアルミからなる一群のうち、いずれか１つであることを特徴とする請求項２９に記載の半導体素子の多層構造体の形成方法。
- 前記シリケート界面層を形成する段階は、原子層蒸着技術、有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して実施することを特徴とする請求項２１に記載の半導体素子の多層構造体の形成方法。
- 前記シリケート界面層は、５乃至１０Åの厚さで形成することを特徴とする請求項２１に記載の半導体素子の多層構造体の形成方法。
- 前記高誘電体膜は、金属酸化膜であることを特徴とする請求項２１に記載の半導体素子の多層構造体の形成方法。
- 前記高誘電体膜は、原子層蒸着技術、有機金属化学気相蒸着技術又は反応性スパッタリング技術を使用して形成することを特徴とする請求項３３に記載の半導体素子の多層構造体の形成方法。
- 前記シリケート界面層は金属シリケート酸化膜で形成し、前記金属シリケート酸化膜の金属は前記高誘電体膜の第１層の金属と同一であることを特徴とする請求項３３に記載の半導体素子の多層構造体の形成方法。
- 基板と、
前記基板の上に形成されたシリケート界面層と、
前記シリケート界面層の上に形成された高誘電体膜と、
前記高誘電体膜の上に形成されたゲート電極と、
前記ゲート電極の両側の前記基板に形成されたソース／ドレイン領域とを含み、
前記高誘電体膜はハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜を含む第１層及びアルミ酸化膜を含む第２層が少なくとも１回交互に反復的に積層されることを特徴とするトランジスタ。 - 前記高誘電体膜の最上部層はアルミ酸化膜であり、前記ゲート電極はポリシリコン膜を含むことを特徴とする請求項３６に記載のトランジスタ。
- 基板と、
前記基板の上に形成された浮遊ゲートと、
前記浮遊ゲートの上に形成されたシリケート界面層と、
前記シリケート界面層の上に形成されたゲート高誘電体膜と、
前記高誘電体膜の上に形成された制御ゲート電極とを含み、
前記高誘電体膜はハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜を含む第１層及びアルミ酸化膜を含む第２層が少なくとも１回交互に反復的に積層されることを特徴とする不揮発性メモリ素子。 - 下部電極と、
前記下部電極の上に形成されたシリケート界面層と、
前記シリケート界面層の上に形成された高誘電体膜と、
前記高誘電体膜の上に形成された上部電極を含み、
前記高誘電体膜はハフニウム酸化膜、タンタル酸化膜、イットリウム酸化膜又はジルコニウム酸化膜を含む第１層及びアルミ酸化膜を含む第２層が少なくとも１回交互に反復的に積層されることを特徴とする半導体装置のキャパシタ。 - シリケート層と、
前記シリケート層の上に位置する高誘電体膜とを含み、
前記高誘電体膜は、ハフニウム酸化膜、ジルコニウム酸化膜、タンタル酸化膜、アルミ酸化膜、タチン酸化膜、イットリウム酸化膜、ＢＳＴ膜、ＰＺＴ膜又はこれらの組み合わせ膜であり、
前記高誘電体膜の最上部層はアルミ酸化膜であることを特徴とする半導体素子の多層構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/776,059 US6844604B2 (en) | 2001-02-02 | 2001-02-02 | Dielectric layer for semiconductor device and method of manufacturing the same |
| US09/776059 | 2001-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002319583A JP2002319583A (ja) | 2002-10-31 |
| JP4132824B2 true JP4132824B2 (ja) | 2008-08-13 |
Family
ID=25106336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002002631A Expired - Fee Related JP4132824B2 (ja) | 2001-02-02 | 2002-01-09 | 半導体素子の誘電体膜及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6844604B2 (ja) |
| JP (1) | JP4132824B2 (ja) |
| KR (1) | KR20040002818A (ja) |
| TW (1) | TW499730B (ja) |
Families Citing this family (232)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6974766B1 (en) | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| US6319766B1 (en) * | 2000-02-22 | 2001-11-20 | Applied Materials, Inc. | Method of tantalum nitride deposition by tantalum oxide densification |
| US6620723B1 (en) | 2000-06-27 | 2003-09-16 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| US7101795B1 (en) | 2000-06-28 | 2006-09-05 | Applied Materials, Inc. | Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer |
| US6551929B1 (en) | 2000-06-28 | 2003-04-22 | Applied Materials, Inc. | Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques |
| US7964505B2 (en) | 2005-01-19 | 2011-06-21 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
| US7732327B2 (en) | 2000-06-28 | 2010-06-08 | Applied Materials, Inc. | Vapor deposition of tungsten materials |
| US7405158B2 (en) | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
| JP2002094057A (ja) * | 2000-09-20 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100678626B1 (ko) * | 2004-01-29 | 2007-02-05 | 삼성전자주식회사 | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 |
| US7371633B2 (en) * | 2001-02-02 | 2008-05-13 | Samsung Electronics Co., Ltd. | Dielectric layer for semiconductor device and method of manufacturing the same |
| US7588989B2 (en) * | 2001-02-02 | 2009-09-15 | Samsung Electronic Co., Ltd. | Dielectric multilayer structures of microelectronic devices and methods for fabricating the same |
| US9139906B2 (en) * | 2001-03-06 | 2015-09-22 | Asm America, Inc. | Doping with ALD technology |
| US6908639B2 (en) | 2001-04-02 | 2005-06-21 | Micron Technology, Inc. | Mixed composition interface layer and method of forming |
| KR100500013B1 (ko) * | 2001-04-02 | 2005-07-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US6596643B2 (en) * | 2001-05-07 | 2003-07-22 | Applied Materials, Inc. | CVD TiSiN barrier for copper integration |
| JP4639000B2 (ja) * | 2001-05-21 | 2011-02-23 | パナソニック株式会社 | Ｍｉｓ型半導体装置及びその製造方法 |
| US7037862B2 (en) * | 2001-06-13 | 2006-05-02 | Micron Technology, Inc. | Dielectric layer forming method and devices formed therewith |
| US6849545B2 (en) * | 2001-06-20 | 2005-02-01 | Applied Materials, Inc. | System and method to form a composite film stack utilizing sequential deposition techniques |
| US20060180851A1 (en) | 2001-06-28 | 2006-08-17 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
| US7253467B2 (en) * | 2001-06-28 | 2007-08-07 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| JP4901048B2 (ja) * | 2001-06-28 | 2012-03-21 | 三星電子株式会社 | 浮遊トラップ型不揮発性メモリ素子 |
| US8253183B2 (en) | 2001-06-28 | 2012-08-28 | Samsung Electronics Co., Ltd. | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer |
| US7473959B2 (en) * | 2001-06-28 | 2009-01-06 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices and methods of fabricating the same |
| US20030198754A1 (en) * | 2001-07-16 | 2003-10-23 | Ming Xi | Aluminum oxide chamber and process |
| US20090004850A1 (en) | 2001-07-25 | 2009-01-01 | Seshadri Ganguli | Process for forming cobalt and cobalt silicide materials in tungsten contact applications |
| US8110489B2 (en) | 2001-07-25 | 2012-02-07 | Applied Materials, Inc. | Process for forming cobalt-containing materials |
| US9051641B2 (en) | 2001-07-25 | 2015-06-09 | Applied Materials, Inc. | Cobalt deposition on barrier surfaces |
| US7135734B2 (en) * | 2001-08-30 | 2006-11-14 | Micron Technology, Inc. | Graded composition metal oxide tunnel barrier interpoly insulators |
| US6963103B2 (en) | 2001-08-30 | 2005-11-08 | Micron Technology, Inc. | SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
| US7476925B2 (en) * | 2001-08-30 | 2009-01-13 | Micron Technology, Inc. | Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators |
| US7042043B2 (en) * | 2001-08-30 | 2006-05-09 | Micron Technology, Inc. | Programmable array logic or memory devices with asymmetrical tunnel barriers |
| US6778441B2 (en) * | 2001-08-30 | 2004-08-17 | Micron Technology, Inc. | Integrated circuit memory device and method |
| US7075829B2 (en) * | 2001-08-30 | 2006-07-11 | Micron Technology, Inc. | Programmable memory address and decode circuits with low tunnel barrier interpoly insulators |
| US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
| US7132711B2 (en) * | 2001-08-30 | 2006-11-07 | Micron Technology, Inc. | Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers |
| US7087954B2 (en) | 2001-08-30 | 2006-08-08 | Micron Technology, Inc. | In service programmable logic arrays with low tunnel barrier interpoly insulators |
| US6754108B2 (en) * | 2001-08-30 | 2004-06-22 | Micron Technology, Inc. | DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
| US6718126B2 (en) | 2001-09-14 | 2004-04-06 | Applied Materials, Inc. | Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition |
| KR100415538B1 (ko) * | 2001-09-14 | 2004-01-24 | 주식회사 하이닉스반도체 | 이중 유전막을 구비한 캐패시터 및 그 제조 방법 |
| US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
| US7780785B2 (en) | 2001-10-26 | 2010-08-24 | Applied Materials, Inc. | Gas delivery apparatus for atomic layer deposition |
| US6773507B2 (en) * | 2001-12-06 | 2004-08-10 | Applied Materials, Inc. | Apparatus and method for fast-cycle atomic layer deposition |
| US7081271B2 (en) | 2001-12-07 | 2006-07-25 | Applied Materials, Inc. | Cyclical deposition of refractory metal silicon nitride |
| US6939801B2 (en) * | 2001-12-21 | 2005-09-06 | Applied Materials, Inc. | Selective deposition of a barrier layer on a dielectric material |
| US6790755B2 (en) * | 2001-12-27 | 2004-09-14 | Advanced Micro Devices, Inc. | Preparation of stack high-K gate dielectrics with nitrided layer |
| EP1324393B1 (en) * | 2001-12-28 | 2008-04-09 | STMicroelectronics S.r.l. | Manufacturing process of a semiconductor non-volatile memory cell and corresponding memory-cell |
| US6674138B1 (en) | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
| JP4102072B2 (ja) * | 2002-01-08 | 2008-06-18 | 株式会社東芝 | 半導体装置 |
| US6645882B1 (en) | 2002-01-17 | 2003-11-11 | Advanced Micro Devices, Inc. | Preparation of composite high-K/standard-K dielectrics for semiconductor devices |
| US7175713B2 (en) | 2002-01-25 | 2007-02-13 | Applied Materials, Inc. | Apparatus for cyclical deposition of thin films |
| US6998014B2 (en) | 2002-01-26 | 2006-02-14 | Applied Materials, Inc. | Apparatus and method for plasma assisted deposition |
| US6911391B2 (en) | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US6893984B2 (en) * | 2002-02-20 | 2005-05-17 | Micron Technology Inc. | Evaporated LaA1O3 films for gate dielectrics |
| US6833161B2 (en) | 2002-02-26 | 2004-12-21 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
| US6693004B1 (en) | 2002-02-27 | 2004-02-17 | Advanced Micro Devices, Inc. | Interfacial barrier layer in semiconductor devices with high-K gate dielectric material |
| US6972267B2 (en) | 2002-03-04 | 2005-12-06 | Applied Materials, Inc. | Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor |
| US7323422B2 (en) * | 2002-03-05 | 2008-01-29 | Asm International N.V. | Dielectric layers and methods of forming the same |
| US6642573B1 (en) | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
| JP2003282873A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置およびその製造方法 |
| US6846516B2 (en) * | 2002-04-08 | 2005-01-25 | Applied Materials, Inc. | Multiple precursor cyclical deposition system |
| US6720027B2 (en) * | 2002-04-08 | 2004-04-13 | Applied Materials, Inc. | Cyclical deposition of a variable content titanium silicon nitride layer |
| US7279432B2 (en) | 2002-04-16 | 2007-10-09 | Applied Materials, Inc. | System and method for forming an integrated barrier layer |
| US7589029B2 (en) * | 2002-05-02 | 2009-09-15 | Micron Technology, Inc. | Atomic layer deposition and conversion |
| US7041335B2 (en) * | 2002-06-04 | 2006-05-09 | Applied Materials, Inc. | Titanium tantalum nitride silicide layer |
| US7067439B2 (en) | 2002-06-14 | 2006-06-27 | Applied Materials, Inc. | ALD metal oxide deposition process using direct oxidation |
| US6858547B2 (en) | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
| US20030232501A1 (en) * | 2002-06-14 | 2003-12-18 | Kher Shreyas S. | Surface pre-treatment for enhancement of nucleation of high dielectric constant materials |
| US6617639B1 (en) | 2002-06-21 | 2003-09-09 | Advanced Micro Devices, Inc. | Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling |
| JP4643884B2 (ja) * | 2002-06-27 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7326988B2 (en) * | 2002-07-02 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
| JP2004047503A (ja) * | 2002-07-08 | 2004-02-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7186385B2 (en) | 2002-07-17 | 2007-03-06 | Applied Materials, Inc. | Apparatus for providing gas to a processing chamber |
| US20040012043A1 (en) * | 2002-07-17 | 2004-01-22 | Gealy F. Daniel | Novel dielectric stack and method of making same |
| US7066194B2 (en) * | 2002-07-19 | 2006-06-27 | Applied Materials, Inc. | Valve design and configuration for fast delivery system |
| US6772072B2 (en) | 2002-07-22 | 2004-08-03 | Applied Materials, Inc. | Method and apparatus for monitoring solid precursor delivery |
| US6921702B2 (en) * | 2002-07-30 | 2005-07-26 | Micron Technology Inc. | Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| JP2004079687A (ja) * | 2002-08-13 | 2004-03-11 | Tokyo Electron Ltd | キャパシタ構造、成膜方法及び成膜装置 |
| WO2004017383A2 (en) * | 2002-08-18 | 2004-02-26 | Aviza Technology, Inc. | Low termperature deposition of silicon oxides and oxynitrides |
| TW200408015A (en) * | 2002-08-18 | 2004-05-16 | Asml Us Inc | Atomic layer deposition of high K metal silicates |
| TW200408323A (en) * | 2002-08-18 | 2004-05-16 | Asml Us Inc | Atomic layer deposition of high k metal oxides |
| US7112485B2 (en) * | 2002-08-28 | 2006-09-26 | Micron Technology, Inc. | Systems and methods for forming zirconium and/or hafnium-containing layers |
| DE10240423B4 (de) * | 2002-09-02 | 2007-02-22 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung |
| US6607973B1 (en) * | 2002-09-16 | 2003-08-19 | Advanced Micro Devices, Inc. | Preparation of high-k nitride silicate layers by cyclic molecular layer deposition |
| US6821563B2 (en) | 2002-10-02 | 2004-11-23 | Applied Materials, Inc. | Gas distribution system for cyclical layer deposition |
| US6905737B2 (en) * | 2002-10-11 | 2005-06-14 | Applied Materials, Inc. | Method of delivering activated species for rapid cyclical deposition |
| US6858524B2 (en) * | 2002-12-03 | 2005-02-22 | Asm International, Nv | Method of depositing barrier layer for metal gates |
| US7101813B2 (en) * | 2002-12-04 | 2006-09-05 | Micron Technology Inc. | Atomic layer deposited Zr-Sn-Ti-O films |
| US20040121566A1 (en) * | 2002-12-23 | 2004-06-24 | Infineon Technologies North America Corp | Method to produce low leakage high K materials in thin film form |
| US7015088B2 (en) * | 2002-12-31 | 2006-03-21 | Texas Instruments Incorporated | High-K gate dielectric defect gettering using dopants |
| US6762114B1 (en) * | 2002-12-31 | 2004-07-13 | Texas Instruments Incorporated | Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness |
| US7262133B2 (en) * | 2003-01-07 | 2007-08-28 | Applied Materials, Inc. | Enhancement of copper line reliability using thin ALD tan film to cap the copper line |
| JP4681886B2 (ja) * | 2003-01-17 | 2011-05-11 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US6753248B1 (en) | 2003-01-27 | 2004-06-22 | Applied Materials, Inc. | Post metal barrier/adhesion film |
| KR101159070B1 (ko) * | 2003-03-11 | 2012-06-25 | 삼성전자주식회사 | 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법 |
| AU2003221174A1 (en) * | 2003-03-20 | 2004-10-11 | Fujitsu Limited | Semiconductor device having high dielectric film neutralizing fixed charge |
| JP4507232B2 (ja) * | 2003-03-24 | 2010-07-21 | ローム株式会社 | 半導体装置の製造方法 |
| JP4691873B2 (ja) * | 2003-03-31 | 2011-06-01 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US7135369B2 (en) * | 2003-03-31 | 2006-11-14 | Micron Technology, Inc. | Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9 |
| US20040198069A1 (en) * | 2003-04-04 | 2004-10-07 | Applied Materials, Inc. | Method for hafnium nitride deposition |
| US7183186B2 (en) | 2003-04-22 | 2007-02-27 | Micro Technology, Inc. | Atomic layer deposited ZrTiO4 films |
| KR100532434B1 (ko) * | 2003-05-09 | 2005-11-30 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 제조 방법 |
| US7033894B1 (en) * | 2003-08-05 | 2006-04-25 | Advanced Micro Devices, Inc. | Method for modulating flatband voltage of devices having high-k gate dielectrics by post-deposition annealing |
| JP4887604B2 (ja) * | 2003-08-29 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100541551B1 (ko) * | 2003-09-19 | 2006-01-10 | 삼성전자주식회사 | 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법 |
| US20050067103A1 (en) * | 2003-09-26 | 2005-03-31 | Applied Materials, Inc. | Interferometer endpoint monitoring device |
| US20050153571A1 (en) * | 2003-11-17 | 2005-07-14 | Yoshihide Senzaki | Nitridation of high-k dielectric films |
| US7229880B2 (en) * | 2003-11-19 | 2007-06-12 | Promos Technologies Inc. | Precision creation of inter-gates insulator |
| KR100550641B1 (ko) * | 2003-11-22 | 2006-02-09 | 주식회사 하이닉스반도체 | 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법 |
| KR100584996B1 (ko) * | 2003-11-22 | 2006-05-29 | 주식회사 하이닉스반도체 | 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법 |
| CN100350573C (zh) * | 2003-11-27 | 2007-11-21 | 联华电子股份有限公司 | 形成介电层之间黏着力的方法与结构 |
| US20050142715A1 (en) * | 2003-12-26 | 2005-06-30 | Fujitsu Limited | Semiconductor device with high dielectric constant insulator and its manufacture |
| JP4722501B2 (ja) * | 2004-01-29 | 2011-07-13 | 三星電子株式会社 | 半導体素子の多層誘電体構造物、半導体及びその製造方法 |
| JP2005311300A (ja) * | 2004-03-26 | 2005-11-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100604845B1 (ko) | 2004-04-12 | 2006-07-26 | 삼성전자주식회사 | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 |
| US7773365B2 (en) * | 2004-04-30 | 2010-08-10 | Hewlett-Packard Development Company, L.P. | Dielectric material |
| US20050252449A1 (en) | 2004-05-12 | 2005-11-17 | Nguyen Son T | Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system |
| US8119210B2 (en) | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
| US8323754B2 (en) | 2004-05-21 | 2012-12-04 | Applied Materials, Inc. | Stabilization of high-k dielectric materials |
| JP2006005313A (ja) * | 2004-06-21 | 2006-01-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7241686B2 (en) * | 2004-07-20 | 2007-07-10 | Applied Materials, Inc. | Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA |
| US7601649B2 (en) * | 2004-08-02 | 2009-10-13 | Micron Technology, Inc. | Zirconium-doped tantalum oxide films |
| KR100611072B1 (ko) | 2004-08-11 | 2006-08-10 | 삼성전자주식회사 | 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 |
| KR100688499B1 (ko) * | 2004-08-26 | 2007-03-02 | 삼성전자주식회사 | 결정화 방지막을 갖는 유전막을 포함하는 ｍｉｍ 캐패시터및 그 제조방법 |
| US7081421B2 (en) | 2004-08-26 | 2006-07-25 | Micron Technology, Inc. | Lanthanide oxide dielectric layer |
| US7588988B2 (en) * | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7494939B2 (en) * | 2004-08-31 | 2009-02-24 | Micron Technology, Inc. | Methods for forming a lanthanum-metal oxide dielectric layer |
| US20070228442A1 (en) * | 2004-09-09 | 2007-10-04 | Tokyo Electron Limited | Thin Film Capacitor, Method for Forming Same, and Computer Readable Recording Medium |
| US20060068190A1 (en) * | 2004-09-30 | 2006-03-30 | Intel Corporation | Electronic devices with molecular sieve layers |
| KR100609066B1 (ko) * | 2004-10-15 | 2006-08-09 | 삼성전자주식회사 | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 |
| KR100889362B1 (ko) * | 2004-10-19 | 2009-03-18 | 삼성전자주식회사 | 다층 유전체막으로 이루어진 트랜지스터 및 그 제조 방법 |
| KR100593645B1 (ko) * | 2004-10-28 | 2006-06-28 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR100728962B1 (ko) * | 2004-11-08 | 2007-06-15 | 주식회사 하이닉스반도체 | 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 |
| KR100599135B1 (ko) * | 2004-12-09 | 2006-07-12 | 한국전자통신연구원 | 반도체 트랜지스터의 게이트 절연막 및 그 제조방법 |
| US7235501B2 (en) * | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
| US7560395B2 (en) * | 2005-01-05 | 2009-07-14 | Micron Technology, Inc. | Atomic layer deposited hafnium tantalum oxide dielectrics |
| KR100688521B1 (ko) | 2005-01-18 | 2007-03-02 | 삼성전자주식회사 | 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법 |
| US8049264B2 (en) * | 2005-01-28 | 2011-11-01 | Qimonda Ag | Method for producing a dielectric material on a semiconductor device and semiconductor device |
| KR100601995B1 (ko) | 2005-03-02 | 2006-07-18 | 삼성전자주식회사 | 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법 |
| KR100634262B1 (ko) | 2005-03-05 | 2006-10-13 | 삼성전자주식회사 | 복합 유전막을 갖는 반도체 장치의 제조 방법 |
| US7687409B2 (en) * | 2005-03-29 | 2010-03-30 | Micron Technology, Inc. | Atomic layer deposited titanium silicon oxide films |
| US7662729B2 (en) * | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
| JP2006310662A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JP2006324363A (ja) * | 2005-05-17 | 2006-11-30 | Elpida Memory Inc | キャパシタおよびその製造方法 |
| US7572695B2 (en) * | 2005-05-27 | 2009-08-11 | Micron Technology, Inc. | Hafnium titanium oxide films |
| JP2006344837A (ja) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100791197B1 (ko) * | 2005-06-16 | 2008-01-02 | 후지쯔 가부시끼가이샤 | 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 |
| KR100653721B1 (ko) * | 2005-06-30 | 2006-12-05 | 삼성전자주식회사 | 질소주입활성영역을 갖는 반도체소자 및 그 제조방법 |
| KR100596805B1 (ko) * | 2005-06-30 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| KR100712521B1 (ko) * | 2005-07-28 | 2007-04-30 | 삼성전자주식회사 | 금속-절연체-금속형 커패시터의 제조 방법 |
| US7402534B2 (en) | 2005-08-26 | 2008-07-22 | Applied Materials, Inc. | Pretreatment processes within a batch ALD reactor |
| US20070049023A1 (en) * | 2005-08-29 | 2007-03-01 | Micron Technology, Inc. | Zirconium-doped gadolinium oxide films |
| JP2007081265A (ja) * | 2005-09-16 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007088113A (ja) * | 2005-09-21 | 2007-04-05 | Sony Corp | 半導体装置の製造方法 |
| JP2007088301A (ja) * | 2005-09-22 | 2007-04-05 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| CN101448977B (zh) | 2005-11-04 | 2010-12-15 | 应用材料股份有限公司 | 用于等离子体增强的原子层沉积的设备和工艺 |
| US7592251B2 (en) | 2005-12-08 | 2009-09-22 | Micron Technology, Inc. | Hafnium tantalum titanium oxide films |
| KR100751665B1 (ko) * | 2005-12-29 | 2007-08-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
| KR100683384B1 (ko) * | 2005-12-30 | 2007-02-15 | 동부일렉트로닉스 주식회사 | 반도체 소자의 계면 전하포획 밀도 측정 방법 |
| US7972974B2 (en) | 2006-01-10 | 2011-07-05 | Micron Technology, Inc. | Gallium lanthanide oxide films |
| US7709402B2 (en) * | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| JP4762036B2 (ja) | 2006-04-14 | 2011-08-31 | 株式会社東芝 | 半導体装置 |
| JP4746468B2 (ja) * | 2006-04-14 | 2011-08-10 | 株式会社東芝 | 半導体装置 |
| KR100717770B1 (ko) * | 2006-04-24 | 2007-05-11 | 주식회사 하이닉스반도체 | 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법 |
| US7798096B2 (en) | 2006-05-05 | 2010-09-21 | Applied Materials, Inc. | Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool |
| US7579646B2 (en) * | 2006-05-25 | 2009-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory with deep quantum well and high-K dielectric |
| US7727908B2 (en) * | 2006-08-03 | 2010-06-01 | Micron Technology, Inc. | Deposition of ZrA1ON films |
| US7985995B2 (en) * | 2006-08-03 | 2011-07-26 | Micron Technology, Inc. | Zr-substituted BaTiO3 films |
| US7582549B2 (en) * | 2006-08-25 | 2009-09-01 | Micron Technology, Inc. | Atomic layer deposited barium strontium titanium oxide films |
| US7759747B2 (en) * | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
| US20080057659A1 (en) * | 2006-08-31 | 2008-03-06 | Micron Technology, Inc. | Hafnium aluminium oxynitride high-K dielectric and metal gates |
| US7544604B2 (en) * | 2006-08-31 | 2009-06-09 | Micron Technology, Inc. | Tantalum lanthanide oxynitride films |
| US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
| US7776765B2 (en) * | 2006-08-31 | 2010-08-17 | Micron Technology, Inc. | Tantalum silicon oxynitride high-k dielectrics and metal gates |
| US8816422B2 (en) * | 2006-09-15 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-trapping layer flash memory cell |
| US8294197B2 (en) * | 2006-09-22 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Program/erase schemes for floating gate memory cells |
| JP2010506408A (ja) | 2006-10-05 | 2010-02-25 | エーエスエム アメリカ インコーポレイテッド | 金属シリケート膜のａｌｄ |
| US7521379B2 (en) | 2006-10-09 | 2009-04-21 | Applied Materials, Inc. | Deposition and densification process for titanium nitride barrier layers |
| US20080099436A1 (en) * | 2006-10-30 | 2008-05-01 | Michael Grimbergen | Endpoint detection for photomask etching |
| US8158526B2 (en) | 2006-10-30 | 2012-04-17 | Applied Materials, Inc. | Endpoint detection for photomask etching |
| US8318407B2 (en) | 2006-11-01 | 2012-11-27 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for their use and manufacture |
| WO2008082448A1 (en) * | 2006-11-01 | 2008-07-10 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for their use and manufacture |
| US8686490B2 (en) * | 2006-12-20 | 2014-04-01 | Sandisk Corporation | Electron blocking layers for electronic devices |
| US20080150003A1 (en) * | 2006-12-20 | 2008-06-26 | Jian Chen | Electron blocking layers for electronic devices |
| US20080150004A1 (en) * | 2006-12-20 | 2008-06-26 | Nanosys, Inc. | Electron Blocking Layers for Electronic Devices |
| US7847341B2 (en) | 2006-12-20 | 2010-12-07 | Nanosys, Inc. | Electron blocking layers for electronic devices |
| KR101443731B1 (ko) * | 2006-12-20 | 2014-09-23 | 쌘디스크 코포레이션 | 전자 디바이스용 전자 차단 층 |
| US20080150009A1 (en) * | 2006-12-20 | 2008-06-26 | Nanosys, Inc. | Electron Blocking Layers for Electronic Devices |
| KR100809724B1 (ko) * | 2007-03-02 | 2008-03-06 | 삼성전자주식회사 | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 |
| KR100805821B1 (ko) | 2007-04-02 | 2008-02-21 | 한양대학교 산학협력단 | 플래시 기억 소자 및 그 제조 방법 |
| KR101338158B1 (ko) * | 2007-07-16 | 2013-12-06 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
| US7678298B2 (en) | 2007-09-25 | 2010-03-16 | Applied Materials, Inc. | Tantalum carbide nitride materials by vapor deposition processes |
| US7824743B2 (en) | 2007-09-28 | 2010-11-02 | Applied Materials, Inc. | Deposition processes for titanium nitride barrier and aluminum |
| US7659158B2 (en) | 2008-03-31 | 2010-02-09 | Applied Materials, Inc. | Atomic layer deposition processes for non-volatile memory devices |
| US8735963B2 (en) * | 2008-07-07 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory cells having leakage-inhibition layers |
| US8491967B2 (en) | 2008-09-08 | 2013-07-23 | Applied Materials, Inc. | In-situ chamber treatment and deposition process |
| US20100062149A1 (en) | 2008-09-08 | 2010-03-11 | Applied Materials, Inc. | Method for tuning a deposition rate during an atomic layer deposition process |
| US8146896B2 (en) | 2008-10-31 | 2012-04-03 | Applied Materials, Inc. | Chemical precursor ampoule for vapor deposition processes |
| KR20100100550A (ko) * | 2009-03-06 | 2010-09-15 | 삼성전자주식회사 | 메모리 장치의 제조 방법 |
| KR101647384B1 (ko) | 2010-03-16 | 2016-08-24 | 삼성전자주식회사 | 반도체 소자 |
| US8350341B2 (en) | 2010-04-09 | 2013-01-08 | International Business Machines Corporation | Method and structure for work function engineering in transistors including a high dielectric constant gate insulator and metal gate (HKMG) |
| US9176377B2 (en) | 2010-06-01 | 2015-11-03 | Inpria Corporation | Patterned inorganic layers, radiation based patterning compositions and corresponding methods |
| US8778204B2 (en) | 2010-10-29 | 2014-07-15 | Applied Materials, Inc. | Methods for reducing photoresist interference when monitoring a target layer in a plasma process |
| WO2012118847A2 (en) | 2011-02-28 | 2012-09-07 | Inpria Corportion | Solution processible hardmarks for high resolusion lithography |
| US8841664B2 (en) | 2011-03-04 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102810468B (zh) * | 2011-06-03 | 2015-02-18 | 中国科学院微电子研究所 | 一种高k栅介质界面优化方法 |
| US8961804B2 (en) | 2011-10-25 | 2015-02-24 | Applied Materials, Inc. | Etch rate detection for photomask etching |
| US8808559B2 (en) | 2011-11-22 | 2014-08-19 | Applied Materials, Inc. | Etch rate detection for reflective multi-material layers etching |
| CN107578994B (zh) | 2011-11-23 | 2020-10-30 | 阿科恩科技公司 | 通过插入界面原子单层改进与iv族半导体的金属接触 |
| US8900469B2 (en) | 2011-12-19 | 2014-12-02 | Applied Materials, Inc. | Etch rate detection for anti-reflective coating layer and absorber layer etching |
| CN103377874A (zh) * | 2012-04-23 | 2013-10-30 | 南亚科技股份有限公司 | 硅酸铪氮氧化合物制作方法 |
| US9805939B2 (en) | 2012-10-12 | 2017-10-31 | Applied Materials, Inc. | Dual endpoint detection for advanced phase shift and binary photomasks |
| US8778574B2 (en) | 2012-11-30 | 2014-07-15 | Applied Materials, Inc. | Method for etching EUV material layers utilized to form a photomask |
| US8878302B2 (en) * | 2012-12-05 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having SiGe substrate, interfacial layer and high K dielectric layer |
| US9310684B2 (en) | 2013-08-22 | 2016-04-12 | Inpria Corporation | Organometallic solution based high resolution patterning compositions |
| DE102013109357A1 (de) * | 2013-08-29 | 2015-03-05 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben |
| EP4050014A3 (en) | 2014-10-23 | 2022-12-14 | Inpria Corporation | Organometallic solution based high resolution patterning compositions |
| JP2016181618A (ja) | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
| JP2016181617A (ja) * | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
| EP4273625A3 (en) | 2015-10-13 | 2024-02-28 | Inpria Corporation | Organotin oxide hydroxide patterning compositions, precursors, and patterning |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| KR102208520B1 (ko) | 2016-07-19 | 2021-01-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들 |
| US10170627B2 (en) | 2016-11-18 | 2019-01-01 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
| JP6875188B2 (ja) * | 2017-04-25 | 2021-05-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10748774B2 (en) * | 2017-11-30 | 2020-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10840133B2 (en) * | 2018-09-27 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with staggered selective growth |
| KR20220033538A (ko) * | 2020-09-07 | 2022-03-17 | 삼성디스플레이 주식회사 | 발광 소자, 발광 소자의 제조 방법 및 표시 장치 |
| US11961895B2 (en) | 2021-09-08 | 2024-04-16 | International Business Machines Corporation | Gate stacks with multiple high-κ dielectric layers |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030152813A1 (en) * | 1992-10-23 | 2003-08-14 | Symetrix Corporation | Lanthanide series layered superlattice materials for integrated circuit appalications |
| US6088216A (en) * | 1995-04-28 | 2000-07-11 | International Business Machines Corporation | Lead silicate based capacitor structures |
| US5923056A (en) * | 1996-10-10 | 1999-07-13 | Lucent Technologies Inc. | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials |
| EP0851473A3 (en) | 1996-12-23 | 1998-07-22 | Lucent Technologies Inc. | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device |
| US6841439B1 (en) * | 1997-07-24 | 2005-01-11 | Texas Instruments Incorporated | High permittivity silicate gate dielectric |
| US6013553A (en) * | 1997-07-24 | 2000-01-11 | Texas Instruments Incorporated | Zirconium and/or hafnium oxynitride gate dielectric |
| US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
| US6727148B1 (en) | 1998-06-30 | 2004-04-27 | Lam Research Corporation | ULSI MOS with high dielectric constant gate insulator |
| US6737716B1 (en) * | 1999-01-29 | 2004-05-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
| US6407435B1 (en) * | 2000-02-11 | 2002-06-18 | Sharp Laboratories Of America, Inc. | Multilayer dielectric stack and method |
| US6664186B1 (en) * | 2000-09-29 | 2003-12-16 | International Business Machines Corporation | Method of film deposition, and fabrication of structures |
| US6563183B1 (en) * | 2001-12-31 | 2003-05-13 | Advanced Micro Devices, Inc. | Gate array with multiple dielectric properties and method for forming same |
-
2001
- 2001-02-02 US US09/776,059 patent/US6844604B2/en not_active Expired - Lifetime
- 2001-05-10 TW TW090111183A patent/TW499730B/zh not_active IP Right Cessation
-
2002
- 2002-01-09 JP JP2002002631A patent/JP4132824B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-28 KR KR1020030085514A patent/KR20040002818A/ko not_active Application Discontinuation
-
2004
- 2004-11-29 US US10/999,608 patent/US7112539B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050074982A1 (en) | 2005-04-07 |
| US20020106536A1 (en) | 2002-08-08 |
| US6844604B2 (en) | 2005-01-18 |
| KR20040002818A (ko) | 2004-01-07 |
| JP2002319583A (ja) | 2002-10-31 |
| US7112539B2 (en) | 2006-09-26 |
| TW499730B (en) | 2002-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4132824B2 (ja) | 半導体素子の誘電体膜及びその製造方法 | |
| US7371633B2 (en) | Dielectric layer for semiconductor device and method of manufacturing the same | |
| JP3912990B2 (ja) | 集積回路構造およびその製造方法 | |
| JP4722501B2 (ja) | 半導体素子の多層誘電体構造物、半導体及びその製造方法 | |
| US6020024A (en) | Method for forming high dielectric constant metal oxides | |
| KR100568448B1 (ko) | 감소된 불순물을 갖는 고유전막의 제조방법 | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| US20050023628A1 (en) | Multilayer high k dielectric films and method of making the same | |
| US20040266217A1 (en) | Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film | |
| JP2007073926A (ja) | 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法 | |
| US20090126173A1 (en) | Method of manufacturing a capacitor and memory device including the same | |
| JP2009177192A (ja) | 半導体デバイスとゲート誘電体組み合わせ層の形成方法 | |
| KR20020064624A (ko) | 반도체소자의 유전체막 및 그 제조방법 | |
| JP2007287915A (ja) | 強誘電体メモリ装置の製造方法 | |
| KR100609066B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
| JP3696196B2 (ja) | 半導体装置 | |
| KR20070000759A (ko) | 플래시 메모리 소자의 제조방법 | |
| JP4784065B2 (ja) | キャパシタおよびキャパシタの製造方法および半導体装置 | |
| KR20050050003A (ko) | 원자층증착 기술을 사용하여 탄소 불순물들을 함유하는유전막을 형성하는 방법 | |
| KR20050061077A (ko) | 반도체 장치에서 유전막 형성 방법 | |
| KR20100018748A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4132824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |