CN106129106A - 金属氧化物半导体场效应晶体管及其制作方法 - Google Patents

金属氧化物半导体场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN106129106A
CN106129106A CN201610512432.XA CN201610512432A CN106129106A CN 106129106 A CN106129106 A CN 106129106A CN 201610512432 A CN201610512432 A CN 201610512432A CN 106129106 A CN106129106 A CN 106129106A
Authority
CN
China
Prior art keywords
channel layer
solution
thickness
substrate
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610512432.XA
Other languages
English (en)
Inventor
吕红亮
崔晓然
张玉明
刘琛
芦宾
张义门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610512432.XA priority Critical patent/CN106129106A/zh
Publication of CN106129106A publication Critical patent/CN106129106A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

本发明公开了一种金属氧化物半导体场效应晶体管,自下而上包括衬底(9)、沟道层(7),沟道层(7)的两端分别为源区(5)和漏区(6),源区和漏区的正上方分别为源极(1)和漏极(3),源极与漏极之间为栅氧化层(4),栅氧化层的正上方为栅极(2),其中衬底与沟道层之间增设有缓冲层(8),该缓冲层(8)采用GaAs材料;沟道层(7)采用In0.53Ga0.47As材料,掺杂材料为硼或磷,掺杂浓度为1015~1017cm‑3;栅氧化层(4)采用介电常数大于3.9的高K材料。本发明减少了沟道层与高K栅氧化层的界面陷阱电荷,改善了金属氧化物半导体场效应晶体管的电学特性退化现象,可用于制作大规模集成电路。

Description

金属氧化物半导体场效应晶体管及其制作方法
技术领域
本发明涉及半导体器件领域,具体是一种金属氧化物半导体场效应晶体管,可用于制作大规模集成电路。
背景技术
根据等比例尺寸缩小规则,Si/SiO2系统中栅介质SiO2的厚度不断缩小,由直接隧穿以及FN隧穿两种机制导致的栅漏电流不断增加,严重影响了器件的可靠性,若采用介电常数高于3.9的高K介质作为栅极氧化层材料,则可以在保持电容不变的前提下,增大物理层厚度从而降低栅漏电流。
在电源电压以及物理尺寸同时缩小的情况下,为了获得更好的器件特性,需要产生更大的晶体管驱动电流,高载流子迁移率的沟道层材料是理想的选择。III-V族材料具有高电子迁移率,高临界场强等优越特性,成为应对传统Si材料器件物理尺寸临近极限的一种解决方案,也为未来MOS系统的发展开辟了新的可能。
但是由于高K介质同大多数III-V族材料界面处存在较高的界面陷阱密度,会对器件是想能带来影响。以目前研究较为普遍的III-V族材料GaAs为例,其界面陷阱密度达到了1×1012cm-2eV-1以上,如此高的界面陷阱密度将会使MOS电容发生漂移甚至畸形,也会导致器件的电学特性如阈值电压增加、迁移率降低和跨导减小的情况发生。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种阈值电压、电子迁移率和跨导受界面陷阱影响小的金属氧化物半导体场效应晶体管及其制作方法,以明显改善由界面陷阱所导致的金属氧化物半导体场效应晶体管的电学特性退化问题。
为达到上述目的,本发明提出的金属氧化物半导体场效应晶体管,自下而上包括衬底、沟道层,沟道层的两端分别为源区和漏区,源区和漏区的正上方分别为源极和漏极,源极与漏极之间为栅氧化层,栅氧化层的正上方为栅极,其特征在于:
衬底与沟道层之间增设有缓冲层,该缓冲层采用GaAs材料,其厚度为10μm~100μm;
所述沟道层,采用In0.53Ga0.47As材料,掺杂材料为硼或磷,掺杂浓度为1×1015~1×1017cm-3,其厚度为5μm~100μm;
所述栅氧化层,采用介电常数大于3.9的高K材料,其厚度为15nm~30nm,通过原子层淀积工艺提升其界面质量。
上述方案中,所述衬底为厚度10μm~200μm的Si材料。
上述方案中,所述介电常数高于3.9的高K材料,包括Al2O3、HfO2和ZrO2
上述方案中,所述源区和漏区厚度为0.5μm~0.7μm。
上述方案中,所述源极和漏极为厚度10nm~25nm的Ni或Al材料。
上述方案中,所述栅极为厚度15nm~40nm的Al材料。
为实现上述目的,本发明提出的金属氧化物半导体场效应晶体管的制备方法,包括如下步骤:
1)选用厚度为10μm~200μm的Si材料作为衬底,并对其进行RCA标准清洗;
2)在清洗后的衬底上采用化学气相沉积工艺形成厚度为10μm~100μm的GaAs缓冲层;
3)在缓冲层上采用化学气相沉积工艺形成厚度为5μm~100μm的In0.53Ga0.47As沟道层,且对沟道层进行原位掺杂,掺杂材料为硼或磷,掺杂浓度为1×1015cm-3~1×1017cm-3
4)采用高温离子注入工艺,在沟道层两端进行掺杂,掺杂材料为硼或磷,掺杂浓度分别为1×1019cm-3~3×1019cm-3和1×1017cm-3~3×1017cm-3,掺杂材料注入深度为0.5μm~0.7μm,再对沟道层两端进行高温退火,实现掺杂材料的激活,形成源区和漏区;
5)先将HF溶液和H2O2溶液按1:50的比例配成氢氟酸稀释液,清洗沟道层,再采用浓度为10%的NH4OH溶液浸泡沟道层并用去离子水冲洗,烘干;
6)在清洗后的沟道层上采用原子层淀积工艺,在200℃~400℃的温度下形成厚度为15nm~30nm、介电常数大于3.9的高K栅氧化层,淀积时间为40mins~5h;
7)采用磁控溅射工艺在高K栅氧化层表面溅射厚度为15nm~40nm的金属Al作为栅极,且通过在N2环境中采用推进退火工艺提升其导电性;
8)在栅氧化层的两端采用Ni或Ni/Al金属淀积工艺形成厚度为10nm~25nm的源极和漏极,并在Ar气环境下进行快速退火,以形成良好的欧姆接触,完成器件制作。
上述方案中,所述步骤5对沟道层材料的清洗是用氢氟酸稀释液在20℃~25℃下超声清洗5mins~10mins,然后将清洗后的沟道层浸泡在浓度为10%的NH4OH溶液中10mins,再用去离子水冲洗,并在N2气氛中烘干使沟道层表面羟基化。
上述方案中,所述步骤7中推进退火的温度上升速度为50℃/min~80℃/min,退火时间为3mins~5mins。
上述方案中,所述步骤8中在Ar气环境下快速退火的退火温度为800℃~1000℃,退火时间为3mins~5mins。
本发明提出的金属氧化物半导体场效应晶体管,通过添加GaAs缓冲层并引入In0.53Ga0.47As材料作为沟道层,一方面提高了电子在沟道中的迁移率,同目前研究较为普遍的GaAs金属氧化物半导体场效应晶体管相比,电子迁移率从8500cm2/V·s提高到了12000cm2/V·s;另一方面,高K介质同In0.53Ga0.47As材料的界面陷阱电荷要远小于GaAs材料。以上两方面的因素可以使得高K/In0.53Ga0.47As金属氧化物半导体场效应晶体管具有良好的电学特性,改善了因界面陷阱使MOS电容发生漂移甚至畸形与漏极电流减小、阈值电压增加、迁移率降低和跨导减小的情况。
附图说明
图1是本发明的结构图。
图2是本发明的制备流程图。
图3是现有的GaAs材料界面陷阱按能级分布图。
图4是本发明使用的In0.53Ga0.47As材料界面陷阱按能级分布图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合附图和具体实施例做进一步详细说明。
本发明提出的金属氧化物半导体场效应晶体管是在传统金属氧化物半导体场效应器件的衬底和沟道层中添加GaAs缓冲层,并使用In0.53Ga0.47As材料作为沟道层,在提高沟道的电子迁移率的同时减少了界面陷阱电荷。本发明制备的金属氧化物半导体场效应晶体管,可应用于开关电源电路,DC/DC、DC/AC、AC/DC变换器等。
参照图1,本发明提出的高K/In0.53Ga0.47As金属氧化物半导体场效应晶体管,包括衬底9、缓冲层8、沟道层7、漏区6、源区5、栅氧化层4、漏极3、栅极2和源极1。其中:
衬底9采用Si材料,其厚度为10μm~200μm;衬底9的正上方为缓冲层8,该缓冲层8采用GaAs材料,其厚度为10μm~100μm;缓冲层8的正上方为沟道层7,该沟道层7采用In0.53Ga0.47As材料,其厚度为5μm~100μm,掺杂材料为硼或磷,掺杂浓度为1×1015cm-3~1×1017cm-3;沟道层7的两端分别为源区5和漏区6,源区5的厚度为0.5μm~0.7μm,掺杂材料为硼或磷,掺杂浓度为1×1019cm-3~3×1019cm-3;漏区6的厚度为0.5μm~0.7μm,掺杂材料为硼或磷,掺杂浓度为1×1017cm-3~3×1017cm-3。源区5和漏区6的正上方分别为源极1和漏极3,源极1和漏极3由金属Ni或Al淀积形成,厚度为10nm~25nm;源极1和漏极3之间为栅氧化层4,该栅氧化层4由介电常数大于3.9的高K材料淀积形成,所述高K材料包括Al2O3、HfO2和ZrO2。栅氧化层4的正上方为栅极2,栅极2由金属Al淀积形成,厚度15nm~40nm。
参照图2,本发明的制备方法给出如下三种实施例:
实施例1,制作缓冲层材料为GaAs,厚度为10μm;沟道层材料为In0.53Ga0.47As,厚度为5μm,沟道层掺杂材料为硼,掺杂浓度为1×1015cm-3的金属氧化物半导体场效应晶体管。
步骤1,选用厚度为10μm的Si材料作为衬底,并对衬底材料进行RCA标准清洗。
1a)将H2SO4溶液和H2O2溶液按1:4的比例配成硫酸过氧化氢混合液,将Si衬底置于该硫酸过氧化氢混合液中,在120℃下进行一次超声清洗;
1b)将HF溶液和H2O2溶液按1:50的比例配成氢氟酸稀释液,将一次超声清洗后的Si衬底置于该氢氟酸稀释液中,在20℃下进行二次超声清洗;
1c)将NH4OH溶液、H2O2溶液和H2O溶液按1:2:7的比例配成氨水过氧化氢混合液,将二次超声清洗后的Si衬底置于该氨水过氧化氢混合液中,在75℃下进行三次超声清洗;
1d)将HCl溶液、H2O2溶液和H2O溶液按1:1:6的比例配成盐酸过氧化氢混合液,将三次超声清洗后的Si衬底置于该盐酸过氧化氢混合液中,在75℃下进行最后超声清洗。
步骤2,淀积GaAs缓冲层。
将超声清洗后的衬底置于反应室,采用金属有机化合物化学气相沉淀工艺,使用H2作为运载气体,将三甲基镓和三丁基砷通入反应室,在反应室内发生气相化学反应,形成厚度为10μm的GaAs缓冲层。
步骤3,淀积In0.53Ga0.47As沟道层。
将沉积有GaAs缓冲层的衬底置于反应室,采用金属有机物化学气相沉积工艺,向反应室通入三甲基铟、三甲基镓和砷烷,在反应室内发生气相化学反应,形成厚度为5μm的In0.53Ga0.47As沟道层,且对沟道层进行原位掺杂,掺杂材料为硼,掺杂浓度为1×1015cm-3
步骤4,制作源区和漏区。
采用高温离子注入工艺,在沟道层两端进行掺杂,掺杂材料为磷,掺杂浓度分别为1×1019cm-3和1×1017cm-3,掺杂材料注入深度为0.5μm;再对沟道层两端进行高温退火,实现掺杂材料的激活,形成源区和漏区。
步骤5,对沟道层进行清洗。
首先,将HF溶液和H2O2溶液按1:50的比例配成氢氟酸稀释液,在20℃的温度下超声清洗沟道层10mins;
接着,将清洗后的沟道层浸泡在浓度为10%的NH4OH溶液中10mins,在N2气氛中烘干使沟道层表面羟基化。
步骤6,淀积Al2O3栅氧化层。
在表面羟基化的沟道层上采用原子层淀积工艺,淀积Al2O3栅氧化层,步骤如下:
6a)将生长有缓冲层和沟道层的衬底置于反应室内;
6b)引入三甲基铝至反应腔内充分反应,三甲基铝中的一个甲基-CH3与沟道层表面羟基中的-H发生置换反应,使-Al(CH3)2与-O结合,在沟道层表面形成O-Al(CH3)2,同时生成副产物甲烷气体;
6c)向反应腔中通入N2,将多余的三甲基铝以及副产物甲烷气体排出反应腔,这一过程需要停留一段时间以使反应腔被完全清除干净;
6d)通入水蒸气至反应室内,水蒸气的-H与O-Al(CH3)2中的-CH3发生置换反应,在沟道层表面形成O-Al(OH)2,同时生成副产物甲烷气体;
6e)向反应腔内通入N2气,将未反应完的水蒸汽和生成的副产物甲烷气体排出,完成栅氧化层的一层淀积;
重复上述步骤6b)-6e),直至Al2O3淀积厚度达到15nm。
步骤7,制备栅极。
采用磁控溅射工艺,在Al2O3栅氧化层表面溅射厚度为15nm的金属Al作为栅极,且通过在N2环境中采用推进退火工艺提升其导电性,退火温度为800℃,温度上升速度为50℃/min,退火时间为3mins。
步骤8,制备源极和漏极。
在栅氧化层的两端采用Ni或Ni/Al金属淀积工艺,形成厚度为10nm的源极和漏极,并在Ar气环境下进行快速退火,退火温度为1000℃,退火时间为3mins,以形成良好的欧姆接触,完成器件制作。
实施例2,制作缓冲层材料为GaAs,厚度为50μm;沟道层材料为In0.53Ga0.47As,厚度为10μm,沟道层掺杂材料为磷,掺杂浓度为1×1016cm-3的金属氧化物半导体场效应晶体管。
步骤一,选用厚度为100μm的Si材料作为衬底,并对衬底材料进行RCA标准清洗。
本步骤的具体实现与实施例1的步骤1相同。
步骤二,将超声清洗后的衬底置于反应室,采用金属有机化合物化学气相沉淀工艺,使用H2作为运载气体,将三甲基镓和三丁基砷通入反应室,在反应室内发生气相化学反应,形成厚度为50μm的GaAs缓冲层。
步骤三,将沉积有GaAs缓冲层的衬底置于反应室,采用金属有机物化学气相沉积工艺,向反应室通入三甲基铟、三甲基镓和砷烷,在反应室内发生气相化学反应,形成厚度为10μm的In0.53Ga0.47As沟道层,且对沟道层进行原位掺杂,掺杂材料为磷,掺杂浓度为1×1016cm-3
步骤四,采用高温离子注入工艺,在沟道层两端进行掺杂,掺杂材料为硼,掺杂浓度分别为2×1019cm-3和2×1017cm-3,掺杂材料注入深度为0.6μm;再对沟道层两端进行高温退火,实现掺杂材料的激活,形成源区和漏区。
步骤五,对沟道层进行清洗,即先将HF溶液和H2O2溶液按1:50的比例配成氢氟酸稀释液,在23℃的温度下超声清洗沟道层8mins;再采用浓度为10%的NH4OH溶液浸泡清洗后的沟道层10mins并用去离子水冲洗,在N2气氛中烘干使沟道层表面羟基化。
步骤六,在表面羟基化的沟道层上采用原子层淀积工艺,淀积HfO2栅氧化层,步骤如下:
6.1)将生长有缓冲层和沟道层的衬底置于反应室内;
6.2)引入四二甲氨基铪至反应腔内充分反应,四二甲氨基铪中的两个二甲氨基-N(CH3)2与沟道层表面羟基中的-H发生置换反应,使-Hf(N(CH3)2)2与-O结合,在沟道层表面形成O2-Hf(N(CH3)2)2,同时生成副产物HN(CH3)2
6.3)向反应腔中通入N2,将多余的四二甲基铪以及副产物HN(CH3)2排出反应腔,这一过程需要停留一段时间以使反应腔被完全清除干净;
6.4)通入水蒸气至反应室内,使水蒸气的-H与O2-Hf(N(CH3)2)2中的-N(CH3)2发生置换反应,在沟道层表面形成O2-Hf(OH)2,同时生成副产物HN(CH3)2
6.5)向反应腔内通入N2气,将未反应完的水蒸汽和生成的副产物HN(CH3)2排出,完成栅氧化层的一层淀积;
重复上述6.2)-6.5)步骤,直至HfO2淀积厚度达到25nm。
步骤七,采用磁控溅射工艺,在Al2O3栅氧化层表面溅射厚度为30nm的金属Al作为栅极,且通过在N2环境中采用推进退火工艺提升其导电性,退火温度为800℃,温度上升速度为60℃/min,退火时间为4mins。
步骤八,在栅氧化层的两端采用Ni或Ni/Al金属淀积工艺,形成厚度为15nm的源极和漏极,并在Ar气环境下进行快速退火,退火温度为900℃,退火时间为4mins,以形成良好的欧姆接触,完成器件制作。
实施例3,制作缓冲层材料为GaAs,厚度为100μm;沟道层材料为In0.53Ga0.47As,厚度为100μm,沟道层掺杂材料为硼,掺杂浓度为1×1017cm-3的金属氧化物半导体场效应晶体管。
步骤A,选用厚度为200μm的Si材料作为衬底,并对衬底材料进行RCA标准清洗。
本步骤的具体实现与实施例1的步骤1相同。
步骤B,淀积GaAs缓冲层。
将超声清洗后的衬底置于反应室,采用金属有机化合物化学气相沉淀工艺,使用H2作为运载气体;
将三甲基镓和三丁基砷通入反应室,在反应室内发生气相化学反应,形成厚度为100μm的GaAs缓冲层。
步骤C,淀积In0.53Ga0.47As沟道层。
将沉积有GaAs缓冲层的衬底置于反应室,采用金属有机物化学气相沉积工艺,向反应室通入三甲基铟、三甲基镓和砷烷,在反应室内发生气相化学反应,形成厚度为100μm的In0.53Ga0.47As沟道层;
对沟道层进行原位掺杂,掺杂材料为硼,掺杂浓度为1×1017cm-3
步骤D,制作源区和漏区。
采用高温离子注入工艺,在沟道层两端进行掺杂,掺杂材料为磷,掺杂浓度分别为3×1019cm-3和3×1017cm-3,掺杂材料注入深度为0.7μm;
对掺杂后的沟道层两端进行高温退火,实现掺杂材料的激活,形成源区和漏区。
步骤E,对沟道层进行清洗。
将HF溶液和H2O2溶液按1:50的比例配成氢氟酸稀释液,在25℃的温度下超声清洗沟道层5mins;
将清洗后的沟道层浸泡在浓度为10%的NH4OH溶液中10mins,再用去离子水冲洗,并在N2气氛中烘干使沟道层表面羟基化。
步骤F,在表面羟基化的沟道层上淀积ZrO2栅氧化层。
F1)将生长有沟道层和缓冲层的衬底置于反应室内;
F2)引入四二甲氨基锆至反应腔内充分反应,四二甲氨基锆中的两个二甲氨基-N(CH3)2与沟道层表面羟基中的-H发生置换反应,使-Zr(N(CH3)2)2与-O结合,在沟道层表面形成O2-Zr(N(CH3)2)2,同时生成副产物HN(CH3)2
F3)向反应腔中通入N2,将多余的四二甲氨基锆以及副产物HN(CH3)2排出反应腔,以使反应腔被完全清除干净;
F4)通入水蒸气至反应室内,水蒸气的-H与O2-Zr(N(CH3)2)2中的-N(CH3)2发生置换反应,在沟道层表面形成O2-Zr(OH)2,同时生成副产物HN(CH3)2
F5)向反应腔内通入N2气,将未反应完的水蒸汽和生成的副产物HN(CH3)2排出,完成栅氧化层的一层淀积;
重复上述步骤F2)-F5),直至ZrO2淀积厚度达到30nm。
步骤G,制备栅极。
采用磁控溅射工艺,在Al2O3栅氧化层表面溅射厚度为40nm的金属Al作为栅极,且通过在N2环境中采用推进退火工艺提升其导电性,退火温度为800℃,温度上升速度为80℃/min,退火时间为5mins。
步骤H,制备源极和漏极。
在栅氧化层的两端采用Ni或Ni/Al金属淀积工艺,形成厚度为25nm的源极和漏极;在Ar气环境下进行快速退火,退火温度为800℃,退火时间为5mins,以形成良好的欧姆接触,完成器件制作。
本发明的效果通过以下测试结果进一步说明:
测试1,将GaAs金属氧化物半导体场效应晶体管的GaAs沟道层与高K栅氧化层的界面陷阱按能级分布,结果如图3所示,
测试2,将本发明的In0.53Ga0.47As沟道层与高K栅氧化层的界面陷阱按能级的分布,结果如图4所示。
通过对比图3和图4,可以发现本发明的In0.53Ga0.47As材料同高K介质的界面陷阱电荷明显少于GaAs材料。
测试3,在界面陷阱密度为1×1012cm-2eV-1的条件下,对本发明和目前研究较为普遍的GaAs金属氧化物半导体场效应晶体管的阈值电压、电子迁移率、跨导分别进行测量,结果如表1所示。
表1两种金属氧化物半导体场效应晶体管电学特性对比表
从表1可见,在界面陷阱密度为1×1012cm-2eV-1的条件下,GaAs金属氧化物半导体场效应晶体管的阈值电压增加了0.2V,本发明的阈值电压只增加了0.1V,仅为GaAs金属氧化物半导体场效应晶体管阈值电压增加量的50%;GaAs金属氧化物半导体场效应晶体管的电子迁移率降低了20cm2V-1s-1,而本发明的电子迁移率只降低了10cm2V-1s-1,仅为GaAs金属氧化物半导体场效应晶体管电子迁移率减少量的50%;GaAs金属氧化物半导体场效应晶体管的跨导降低了500mS/mm,本发明的跨导只降低了400mS/mm,仅为GaAs金属氧化物半导体场效应晶体管跨导减少量的80%。
综上,本发明是在传统金属氧化物半导体场效应晶体管的衬底和沟道层中添加GaAs缓冲层,并且使用In0.53Ga0.47As材料作为沟道层,不仅提高了沟道中的电子迁移率,而且减小了界面陷阱电荷对电容、漏极电流和跨导等电学特性的影响。
以上所述仅为本发明的具体实施例,不构成对本发明的任何限制,显然对于本技术领域的普通技术人员,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,但所做的任何修改、替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种金属氧化物半导体场效应晶体管,自下而上包括衬底(9)、沟道层(7),沟道层(7)的两端分别为源区(5)和漏区(6),源区(5)和漏区(6)的正上方分别为源极(1)和漏极(3),源极(1)和漏极(3)之间为栅氧化层(4),栅氧化层(4)的正上方为栅极(2),其特征在于:
衬底(9)与沟道层(7)之间增设有缓冲层(8),该缓冲层(8)采用GaAs材料,其厚度为10μm~100μm;
所述沟道层(7),采用In0.53Ga0.47As材料,掺杂材料为硼或磷,掺杂浓度为1×1015~1×1017cm-3,其厚度为5μm~100μm;
所述栅氧化层(4),采用介电常数大于3.9的高K材料,其厚度为15nm~30nm,通过原子层淀积工艺提升其界面质量。
2.根据权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:介电常数高于3.9的高K材料,包括Al2O3、HfO2和ZrO2
3.根据权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:源区(5)和漏区(6)的厚度为0.5μm~0.7μm。
4.根据权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:衬底(9)的厚度为10μm~200μm。
5.根据权利要求1所述的金属氧化物半导体场效应晶体管,其特征在于:漏极(3)和源极(1)为厚度10nm~25nm的Ni或Al材料;栅极(2)为厚度15nm~40nm的Al材料。
6.一种金属氧化物半导体场效应晶体管的制备方法,包括如下步骤:
1)选用厚度为10μm~200μm的Si材料作为衬底,并对其进行RCA标准清洗;
2)在清洗后的衬底上采用化学气相沉积工艺形成厚度为10μm~100μm的GaAs缓冲层;
3)在缓冲层上采用化学气相沉积工艺形成厚度为5μm~100μm的In0.53Ga0.47As沟道层,且对沟道层进行原位掺杂,掺杂材料为硼或磷,掺杂浓度为1×1015cm-3~1×1017cm-3
4)采用高温离子注入工艺,在沟道层两端进行掺杂,掺杂材料为硼或磷,掺杂浓度分别为1×1019cm-3~3×1019cm-3和1×1017cm-3~3×1017cm-3,掺杂材料注入深度为0.5μm~0.7μm,再对沟道层两端进行高温退火,实现掺杂材料的激活,形成源区和漏区;
5)将HF溶液和H2O2溶液按1:50的比例配成氢氟酸稀释液,清洗沟道层,再采用浓度为10%的NH4OH溶液浸泡沟道层并用去离子水冲洗,烘干;
6)在清洗后的沟道层上采用原子层淀积工艺,在200℃~400℃的温度下形成厚度为15nm~30nm、介电常数大于3.9的高K栅氧化层,淀积时间为40mins~5h;
7)采用磁控溅射工艺在高K栅氧化层表面溅射厚度为15nm~40nm的金属Al作为栅极,且通过在N2环境中采用推进退火工艺提升其导电性;
8)在栅氧化层的两端采用Ni或Ni/Al金属淀积工艺形成厚度为10nm~25nm的源极和漏极,并在Ar气环境下进行快速退火,以形成良好的欧姆接触,完成器件制作。
7.根据权利要求6所述的方法,其特征在于:步骤1中的对衬底进行RCA标准清洗,按如下步骤进行:
1a)将H2SO4溶液和H2O2溶液按1:4的比例配成硫酸过氧化氢混合液,将Si衬底置于该硫酸过氧化氢混合液中,在120℃~150℃下进行一次超声清洗;
1b)将HF溶液和H2O2溶液按1:50的比例配成氢氟酸稀释液,将一次超声清洗后的Si衬底置于该氢氟酸稀释液中,在20℃~25℃下进行二次超声清洗;
1c)将NH4OH溶液、H2O2溶液和H2O溶液按1:2:7的比例配成氨水过氧化氢混合液,将二次超声清洗后的Si衬底置于该氨水过氧化氢混合液中,在75℃~85℃下进行三次超声清洗;
1d)将HCl溶液、H2O2溶液和H2O溶液按1:1:6的比例配成盐酸过氧化氢混合液,将三次超声清洗后的Si衬底置于该盐酸过氧化氢混合液中,在75℃~85℃下进行最后超声清洗。
8.根据权利要求6所述的方法,其特征在于:步骤5中对沟道层材料的清洗是先用氢氟酸稀释液在20℃~25℃下超声清洗5mins~10mins,然后将清洗后的沟道层浸泡在浓度为10%的NH4OH溶液中10mins,再用去离子水冲洗,并在N2气氛中烘干使沟道层表面羟基化。
9.根据权利要求6所述的方法,其特征在于:步骤7中推进退火的温度上升速度为50℃/min~80℃/min,退火时间为3mins~5mins。
10.根据权利要求6所述的方法,其特征在于:步骤8中在Ar气环境下快速退火的退火温度为800℃~1000℃,退火时间为3mins~5mins。
CN201610512432.XA 2016-07-01 2016-07-01 金属氧化物半导体场效应晶体管及其制作方法 Pending CN106129106A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610512432.XA CN106129106A (zh) 2016-07-01 2016-07-01 金属氧化物半导体场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610512432.XA CN106129106A (zh) 2016-07-01 2016-07-01 金属氧化物半导体场效应晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN106129106A true CN106129106A (zh) 2016-11-16

Family

ID=57469084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512432.XA Pending CN106129106A (zh) 2016-07-01 2016-07-01 金属氧化物半导体场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN106129106A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093624A (zh) * 2017-03-31 2017-08-25 西安电子科技大学 基于柔性衬底的低In组分InGaAsMOSFET器件及制作方法
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
WO2019109488A1 (zh) * 2017-12-06 2019-06-13 武汉华星光电半导体显示技术有限公司 晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272933A (zh) * 2008-12-30 2011-12-07 英特尔公司 隧道场效应晶体管及其制造方法
CN102341897A (zh) * 2008-12-31 2012-02-01 英特尔公司 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱mosfet沟道
US9362282B1 (en) * 2015-08-17 2016-06-07 International Business Machines Corporation High-K gate dielectric and metal gate conductor stack for planar field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272933A (zh) * 2008-12-30 2011-12-07 英特尔公司 隧道场效应晶体管及其制造方法
CN102341897A (zh) * 2008-12-31 2012-02-01 英特尔公司 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱mosfet沟道
US9362282B1 (en) * 2015-08-17 2016-06-07 International Business Machines Corporation High-K gate dielectric and metal gate conductor stack for planar field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093624A (zh) * 2017-03-31 2017-08-25 西安电子科技大学 基于柔性衬底的低In组分InGaAsMOSFET器件及制作方法
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN109545850B (zh) * 2017-09-22 2021-12-31 新唐科技股份有限公司 半导体元件及其制造方法
WO2019109488A1 (zh) * 2017-12-06 2019-06-13 武汉华星光电半导体显示技术有限公司 晶体管及其制作方法

Similar Documents

Publication Publication Date Title
TWI691081B (zh) 用於半導體表面氣相硫鈍化之系統及方法
CN102629624A (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN104637801A (zh) 一种制备SiC MOSFET栅氧化层的方法
CN106129106A (zh) 金属氧化物半导体场效应晶体管及其制作方法
CN104658903A (zh) 一种制备SiC MOSFET栅氧化层的方法
CN103295890B (zh) 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法
He et al. Correlating device behaviors with semiconductor lattice damage at MOS interface by comparing plasma-etching and regrown recessed-gate Al2O3/GaN MOS-FETs
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN102931068A (zh) 一种锗基mosfet栅介质的制备方法
Ma et al. Composition and properties control growth of high-quality GaO x N y film by one-step plasma-enhanced atomic layer deposition
CN107919394A (zh) 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
Rocha et al. Impact of post-deposition anneal on ALD Al2O3/etched GaN interface for gate-first MOSc-HEMT
CN107527803B (zh) SiC器件栅介质层及SiC器件结构的制备方法
US10192963B2 (en) Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same
CN104716191B (zh) 双栅双极石墨烯场效应晶体管及其制作方法
Nigro et al. Surface treatments on AlGaN/GaN heterostructures for gate dielectric Al2O3 thin films grown by Atomic Layer Deposition
CN106571387A (zh) 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件
Schilirò et al. Plasma enhanced atomic layer deposition of Al2O3 gate dielectric thin films on AlGaN/GaN substrates: The role of surface predeposition treatments
Yue et al. Study of GaN MOS-HEMT using ultrathin Al2O3 dielectric grown by atomic layer deposition
Fariza et al. Role of energy-band offset in photo-electrochemical etching mechanism of p-GaN heterostructures
CN104716189A (zh) 一种具有界面钝化层的锑化镓基半导体器件及其制备方法
CN105304691B (zh) 用于制备高k介质层的界面层的方法
CN107331602A (zh) 一种金刚石材料表面空穴浓度提高方法
CN107331701A (zh) 一种金刚石材料沟道导电特性优化方法
CN106531622A (zh) 一种砷化镓基mosfet栅介质的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161116