JP2006066834A - 窒化ガリウム系化合物半導体トランジスタおよびその製造方法 - Google Patents

窒化ガリウム系化合物半導体トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2006066834A
JP2006066834A JP2004250865A JP2004250865A JP2006066834A JP 2006066834 A JP2006066834 A JP 2006066834A JP 2004250865 A JP2004250865 A JP 2004250865A JP 2004250865 A JP2004250865 A JP 2004250865A JP 2006066834 A JP2006066834 A JP 2006066834A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
temperature
film
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004250865A
Other languages
English (en)
Inventor
Tatsuya Tanabe
達也 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004250865A priority Critical patent/JP2006066834A/ja
Publication of JP2006066834A publication Critical patent/JP2006066834A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高抵抗なバッファ層を含む窒化ガリウム系化合物半導体トランジスタ、およびその製造方法を提供する。
【解決手段】トランジスタ21は、低温核形成層23と、窒化ガリウムバッファ層25と、III族窒化物層27とを備える。低温核形成層23は例えば400℃から900℃程度の範囲の低温で基板29上に形成され、これ故に、成長中に取り込まれた酸素を含む。窒化ガリウムバッファ層25は、低温核形成層23上に設けられている。III族窒化物層27は、低温核形成層23と窒化ガリウムバッファ層25との間に設けられており、アルミニウムを含む窒化物から成る。低温核形成層23の酸素濃度は窒化ガリウムバッファ層25の酸素濃度より大きい。
【選択図】図1

Description

本発明は、窒化ガリウム系化合物半導体トランジスタおよびその製造方法に関する。
特許文献1には、窒化ガリウム系化合物半導体薄膜(GaN、AlGaN)を成長する方法が記載されている。この方法では、窒化ガリウム系化合物半導体薄膜は、有機金属化合物ガスおよび水素化物ガス等を用いてサファイア基板上に気相成長される。より詳細には、GaNまたはAlGaN膜の成膜に先立って、無定形結晶中に微結晶又は多結晶の混在したウルツァイト構造を有する窒化アルミニウム(AlN)バッファ層がサファイア基板上に直接に成長される。次いで、GaNまたはAlGaN膜が、400℃以上600℃未満の成長温度でサファイア基板上に成長され、この膜の厚さは10nm以上50nm未満である。
特許文献2には、窒化ガリウム系化合物半導体の結晶を成長する方法が記載されている。この方法では、バッファ層の上に、有機金属化合物気相成長法の反応容器に反応ガスを供給してバッファ層と窒化ガリウム系化合物半導体とを成長する。窒化ガリウム系化合物半導体を成長させる反応容器内において、窒化ガリウム系化合物半導体を成長させる前に、GaNまたはAlGaNとするバッファ層をサファイア基板上に直接に成長する。バッファ層の厚さが0.002μm以上、0.5μm以下である。
特開平2−229476号公報(特許第3026087号) 特開平4−297023公報(特公平8−8217号公報)
移動体電話基地局等に用いられるパワーアンプ用デバイスとして、ヘテロ接合電界効果型トランジスタ(HFET)といった窒化ガリウム系化合物半導体トランジスタがある。このトランジスタではピンチオフ特性および素子間絶縁のために、高抵抗GaNバッファ層の特性が重要である。しかしながら、上記の特許文献によるバッファ層形成方法では、窒化ガリウムバッファ層の抵抗率は、成長条件の変動の影響を受けやすく、安定して高抵抗な窒化ガリウム膜が得られない。この結果、十分な上記トランジスタ特性を得ることができない。
図9は、窒化ガリウム系化合物半導体トランジスタの一例としてヘテロ接合電界効果型トランジスタ1の構造を示す。この図面では、AlGaN電子供給層はドーピングを施した層を含む複数層で形成されることができるが、単純化のため単一のアンドープAlGaN層11で形成される。また、トランジスタの絶縁保護膜等は描かれていない。
このヘテロ接合電界効果型トランジスタ1の作製では、c面サファイア基板3上に400℃から900℃程度の範囲の低温で核形成層5を成長する。次いで、1000℃にまで昇温した後に、GaNからなる高抵抗バッファ層7およびチャネル層9と、さらに、電子供給層であるAlGaN層11を成長する。相互コンダクタンス(gm)や最大飽和ドレイン電流(Id_max)は、ヘテロ接合電界効果型トランジスタ1のデバイス特性で重要である。良好な相互コンダクタンス(gm)および最大飽和ドレイン電流(Id_max)を有するヘテロ接合電界効果型トランジスタ1を得るためには、GaNチャネル層9、AlGaN電子供給層11およびAlGaN/GaN界面が高品質であることが求められる。これ故に、GaN層およびAlGaN層に合わせて成長装置およびその成長条件の最適化を図っている。
GaNにおいてn型不純物として知られる酸素(O)は低温領域で取り込まれやすく、このため低温核形成層を成長する時およびその後の昇温過程において膜中に酸素(O)が取り込まれやすい。また、成長装置および成長条件の最適化は、上述のように、高温領域に合わせて実施されているので、低温領域での反応炉内の細かな条件を制御することは困難であり、このため、反応炉内での温度分布が生じやすい。低い温度のウェハ部分に酸素(O)が取り込まれやすい。
この酸素(O)がその上のGaNバッファ層に拡散するとn型ドーパントとして作用するので、所望の高抵抗値を有するGaNバッファ層が得られず、結果的に、ピンチオフ特性や素子間絶縁性といったデバイス特性が悪化することが考えられる。
本発明は、上記の事項を鑑みて為されたものであり、高抵抗なバッファ層を含む窒化ガリウム系化合物半導体トランジスタ、およびその製造方法を提供することを目的としている。
本発明の一側面に係る窒化ガリウム系化合物半導体トランジスタは、(a)III族窒化物から成る低温核形成層と、(b)前記低温核形成層上に設けられた窒化ガリウムバッファ層と、(c)前記低温核形成層と前記窒化ガリウムバッファ層との間に設けられておりアルミニウムを含むIII族窒化物層とを備え、前記低温核形成層の酸素濃度は窒化ガリウムバッファ層の酸素濃度より大きい。
このトランジスタによれば、アルミニウムを含むIII族窒化物層を低温核形成層とその上に形成された窒化ガリウムバッファ層との間に設けることにより、相対的に低い温度で成長された領域または相対的に低い温度に晒された領域に取り込まれた酸素が、III族窒化物層中のアルミニウムと反応するので、その後の窒化ガリウムバッファ層以降への酸素の影響が抑制される。
本発明の窒化ガリウム系化合物半導体トランジスタでは、前記III族窒化物層はAlGa1−XN層(Xは0より大きく1以下)であることが好ましい。
この窒化ガリウム系化合物半導体トランジスタによれば、アルミニウムを含むIII族窒化物として、AlN層およびAlGa1−XN層だけでなく、組成傾斜AlGa1−XN層を使用できる。
好適な窒化ガリウム系化合物半導体トランジスタでは、前記AlGa1−XN層はAlN層であることができる。AlN層を用いると、アルミニウムの組成比が大きいので、酸素のゲッタリング能力が大きい。
本発明の窒化ガリウム系化合物半導体トランジスタでは、前記AlGa1−XN層の厚さは1nm以上1000nm以下であることができる。1nm程度のAlGa1−XN層の厚さでも、酸素ゲッタリング能力を提供できる。また、AlGa1−XN層の厚さが1000nm以下であれば、AlGa1−XN層とその上の成長される窒化物半導体層との格子不整が、該窒化物半導体層の結晶性へ実質的に影響しない。
本発明の窒化ガリウム系化合物半導体トランジスタでは、前記低温核形成層は窒化ガリウム層を含むことができる。また、本発明の窒化ガリウム系化合物半導体トランジスタでは、(d)低温核形成層を搭載するサファイア基板をさらに備えることができる。サファイア基板上にIII族窒化物半導体トランジスタを作製する場合、該トランジスタのためのIII族窒化物半導体層とサファイア基板との間に核形成層を設けることが好適である。
本発明の窒化ガリウム系化合物半導体トランジスタは、(e)前記窒化ガリウムバッファ層上に設けられた電子供給層をさらに備え、当該窒化ガリウム系化合物半導体トランジスタは、ヘテロ接合電界効果トランジスタである。この窒化ガリウム系化合物半導体トランジスタによれば、ピンチオフ特性および素子間絶縁性の良好なGaN系化合物半導体素子、特にヘテロ接合電界効果型トランジスタが提供される。
本発明の別の側面は、窒化ガリウム系化合物半導体トランジスタを作製する方法に係る。この方法は、(a)III族窒化物から成る核形成膜を基板上に第1の温度で形成する工程と、(b)前記第1の温度以上の第2の温度で前記核形成膜上に、アルミニウムを含むIII族窒化物膜を形成する工程と、(c)前記III族窒化物膜上に、第3の温度で窒化ガリウムバッファ膜を形成する工程とを備え、前記第1の温度は前記第3の温度より低い温度である。
この方法によれば、核形成膜の形成の後に窒化ガリウムバッファ膜の形成に先だって、アルミニウムを含むIII族窒化物膜を形成することにより、反応容器内の温度が相対的に低温であるときに取り込まれた酸素が、III族窒化物膜中のアルミニウムと反応するので、取り込まれた酸素がその後に成長される窒化ガリウムバッファ膜へ影響することを抑制できる。
本発明の方法では、前記III族窒化物膜は、AlGa1−XN膜(Xは0より大きく1以下である)であることができる。この方法によれば、アルミニウムを含むIII族窒化物として、AlN層およびAlGa1−XN層だけでなく、組成傾斜AlGa1−XN層を使用できる。
本発明の方法では、前記III族窒化物膜の形成は以下の例のように作製されることができる。
一形態では、前記III族窒化物膜の少なくとも一部は、前記窒化ガリウムバッファ膜が形成される第3の温度へ前記第1の温度から温度上昇中に形成されることができる。別の形態では、前記III族窒化物膜の少なくとも一部は前記第1の温度で形成されることができる。更なる別の形態では、前記III族窒化物膜の少なくとも一部は前記第3の温度で形成されることができる。
本発明の方法では、前記核形成膜、前記III族窒化物膜、および前記窒化ガリウムバッファ膜は有機金属気相成長法を用いて形成されることが好ましい。
本発明の方法では、前記III族窒化物膜を形成する工程において、アルミニウムを含む原料をパルス状に供給することが好ましい。AlGa1−XN層といったIII族窒化物層の形成にあたり、III族原料についてはアルミニウム原料のみをパルス状に流すことによって、反応炉室内の残留酸素(O)をゲッタリングし、かつ所望のIII族窒化物層を短時間で形成できる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、高抵抗なバッファ層を含む窒化ガリウム系化合物半導体トランジスタが提供される。また、高抵抗なバッファ層を含む窒化ガリウム系化合物半導体トランジスタを製造する方法が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化ガリウム系化合物半導体トランジスタおよび窒化ガリウム系化合物半導体トランジスタの製造方法に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1は、第1の実施の形態に係る窒化ガリウム系化合物半導体トランジスタを示す図面である。トランジスタ21は、低温核形成層23と、窒化ガリウムバッファ層25と、III族窒化物層27とを備える。低温核形成層23は、III族窒化物から成り、また例えば400℃から900℃程度の範囲の低温で基板29上に形成され、これ故に、成長中に取り込まれた酸素を含む。窒化ガリウムバッファ層25は、低温核形成層23上に設けられている。III族窒化物層27は、低温核形成層23と窒化ガリウムバッファ層25との間に設けられており、アルミニウムを含む窒化物から成る。低温核形成層23の酸素濃度は窒化ガリウムバッファ層25の酸素濃度より大きい。
このトランジスタ21によれば、アルミニウムを含むIII族窒化物層27を低温核形成層23とその上に形成された窒化ガリウムバッファ層25との間に設けることにより、相対的に低い温度で成長された領域または相対的に低い温度に晒された領域に取り込まれた酸素が、III族窒化物層27中のアルミニウムと反応するので、その後の窒化ガリウムバッファ層25以降への酸素の影響が抑制される。
トランジスタ21では、低温核形成層23は窒化ガリウム層を含むことができる。また、基板29は低温核形成層23を搭載しており、サファイアから成ることができる。サファイアは、窒化ガリウムの格子定数と異なる格子定数を有するので、窒化ガリウム層といった低温核形成層23が必要とされる。
トランジスタ21では、III族窒化物層27の材料としては、AlGa1−XN(Xは0より大きく1以下である)を用いることができる。III族窒化物27は、AlN層およびAlGa1−XN層だけでなく、組成傾斜AlGa1−XN層も使用できる。AlGa1−XN層の厚さは1nm以上であることが好ましい。1nm程度のAlGa1−XN層の厚さでも、酸素のゲッタリング能力を提供できる。また、AlGa1−XN層の厚さが1000nm以下であれば、AlGa1−XN層とその上の成長される窒化物半導体層との格子不整は、該窒化物半導体層の結晶性へ実質的に影響しない。AlNのアルミニウムの組成比は、AlGaNに比べてが大きいので、酸素のゲッタリング能力が大きい。
トランジスタ21は、チャネル層31を備える。本実施例では、チャネル層31は、バッファ層25と同じ窒化ガリウムから成る。トランジスタ21は、窒化ガリウムバッファ層25およびチャネル層31上に設けられた電子供給層33をさらに備える。トランジスタ21は、ヘテロ接合電界効果トランジスタの構造を含み、チャネル層31には、電子供給層33に沿って二次元電子領域35が形成される。このトランジスタ21によれば、バッファ層25に含まれる酸素に起因するリーク電流が低減されているので、ピンチオフ特性および素子間絶縁性の良好なヘテロ接合電界効果型トランジスタが提供される。
ヘテロ接合電界効果型トランジスタは、ゲート電極37、ソース電極39およびドレイン電極41を含む。ゲート電極37に印加される電圧に応じて、ソース電極39とドレイン電極41との間に流れる電流が変化する。
トランジスタ21の一例としては、
低温核形成層23:アンドープGaN、20nm〜50nm
バッファ層25:アンドープGaN、
III族窒化物層27:窒化アルミニウム
基板29:絶縁性基板、サファイア
チャネル層31:アンドープGaN、3μm(バッファ層25及びチャネル層31の合計膜厚)
電子供給層33:アンドープAl0.3Ga0.7N、30nm
ゲート電極37:Ni/Au、ゲート長1μm、ゲート幅50μm
ソース電極39およびドレイン電極41:Ti/Al
がある。
(実施例1)
図2(A)は、本発明の一例に係るヘテロ接合型電界効果型トランジスタ(HFET1として参照する)の構造を示す図面である。このHFET1はサファイア基板を用い、厚さ20〜50nmの低温核形成層、10nmのAlN層、厚さ3μmのGaN層(バッファ層およびチャネル層として)、30nmのAl0.3Ga0.7N電子供給層6を含む。図2(B)は、別の例に係るヘテロ接合型電界効果型トランジスタ(HFET2として参照する)の構造を示す図面である。HFET2は、低温核形成層とGaN層との間に設けられる窒化アルミニウム層を含まない。図3は、HFET1およびHFET2のドレイン電流−ゲート電圧特性を示す。HFET1は、明確なピンチオフ特性を示す。一方、HFET2は、ピンチオフを示さない。また、素子間絶縁性を表す指標としてバッファリーク電流の測定では、20μm×3μmのディメンジョンの半導体メサに20Vの電圧を加えたとき、バッファ層を介して繋がる2つのメサ間に流れる電流を測定している。HFET1と同じエピタキシャル膜構造では、リーク電流測定値は1×10−9A未満である。一方、HFET2と同じエピタキシャル膜構造では、リーク電流測定値は1×10−4A未満である。低温核形成層とGaN層との間に設けられる窒化アルミニウム層を含むHFET1では、GaNバッファ層中への酸素(O)が拡散しないので、GaNバッファ層のシート抵抗Rは1×10オーム/□より大きい高抵抗な層になる。
1200nmの窒化アルミニウムを含むヘテロ接合型電界効果型トランジスタ(HFET3として参照する)では、HFET1と同様に、優れたピンチオフ特性および素子間絶縁性を示す。HFET1の相互コンダクタンス(gm)および最大ドレイン電流(Id_max)は、それぞれ160mS/mmおよび830mA/mmである一方で、HFET3の相互コンダクタンスおよび最大ドレイン電流は、それぞれ130mS/mmおよび550mA/mmである。HFET1の相互コンダクタンスおよび最大ドレイン電流は、HFET3の相互コンダクタンスおよび最大ドレイン電流に比べて大きい。なぜなら、窒化アルミニウム層があまり厚くない場合にはGaNバッファ層やチャネル層に対して格子不整合による影響が小さいためと考えられる。
また、1000nmの窒化アルミニウムを含むヘテロ接合型電界効果型トランジスタ(HFET5として参照する)では、相互コンダクタンスおよび最大ドレイン電流は、それぞれ150mS/mmおよび750mA/mmであり、HFET1と同様に実用的な値を示す。
さらに、1nmの窒化アルミニウムを含むヘテロ接合型電界効果型トランジスタ(HFET6として参照する)では、HFET1と同様にリーク電流測定値が1×10−9A未満、シート抵抗Rが1×10Ω/□以上の実用的な値を示す。
(実施例2)
ガリウム(Ga)原料としてトリメチルガリウム(TMGa)、アルミニウム(Al)原料としてトリメチルアルミニウム(TMAl)、窒素(N)原料としてアンモニア(NH)、キャリアガスとして水素(H)を用いて、c面サファイア基板上に、HFET構造を有機金属気相成長法で作製する。まず、反応炉室内に基板を置く。1200℃でクリーニングを約10分間行う。図4(A)に示されるように、温度T1、例えば500℃まで下げた後に、TMGaガスおよびNHガスを時刻t1〜t2で供給してGaN低温核形成膜をサファイア基板上に形成する。この低温核形成膜の厚さは約25nmである。その後、NHガスを供給しながら時刻t3〜t4において500℃から温度T2、例えば900℃に昇温する。温度安定後に時刻t9〜t10においてさらにTMAlガスを供給して、低温核形成膜上に窒化アルミニウム膜を形成する。窒化アルミニウム膜の厚さは、TMAlガスの供給する期間に応じて調整される。本実施例では、窒化アルミニウム膜の厚さは100nmである。その後、さらに時刻t5〜t6において温度T3、例えば1000℃に昇温し、温度安定後に時刻t7〜t8においてGaNバッファ層およびGaNチャネル層を成長して、サンプルAを作製する。本実施例では、GaNバッファ層およびGaNチャネル層の合計膜厚は3μmである。また、低温核形成膜とGaNバッファ層およびGaNチャネル層との間に窒化アルミニウム膜を成長しないサンプルBも作製する。
図5(A)は、サンプルAのSIMSプロファイルを示す図面であり、図5(B)は、サンプルBの二次イオン質量分析(SIMS)プロファイルを示す図面である。図5(A)および図5(B)において、横軸は、各サンプル表面からの深さをμm単位で示し、縦軸は、酸素(O)、シリコン(Si)、炭素(C)の各元素のプロファイルを立方センチメートル当たりの原子数で示す。シリコンおよび炭素のプロファイルは、酸素のプロファイルと対比するために示されている。SIMSでは、1017cm−3程度が分析の検出限界である。図5(A)を参照すると、酸素濃度は、低温核形成層とサファイア基板とのエピタキシャル界面辺りに近づくにつれて急激に上昇しているが、図5(B)を参照すると、エピタキシャル界面辺りだけでなく、シンボルDで示される深さまでGaNバッファ層内にも酸素(O)が分布している。
また、様々な酸素の分布を持つサンプルBを作製しバッファリーク電流を測定している。図6は、窒化ガリウム膜中に拡散した距離とバッファリーク電流との関係を示す図面である。窒化ガリウム膜中への酸素の拡散がなければ、バッファリーク電流は10−9A未満となることが示されている。故に、トランジスタは良好な素子間絶縁性を得ることができる。
図4(B)〜図4(D)は、本実施例の変形例を示す。図4(B)に示されるように、窒化アルミニウム膜の少なくとも一部を昇温中に形成することができる。つまり、温度T1、例えば500℃において低温核形成層を成長した後に、NHガスを供給しながら時刻t3〜t4において500℃から温度T3、例えば1000℃に昇温する。この昇温過程の一部、時刻t11〜t12においてTMAlガスを供給して、窒化アルミニウム膜を形成する。また図4(C)に示されるように、窒化アルミニウム膜の少なくとも一部は温度T1で形成されることができる。つまり、温度T1、例えば500℃において低温核形成層を成長した後に、NHガスを供給しながら時刻t13においてTMAlガスの供給を開始する。時刻t3において、温度の上昇を始める。時刻t14において、TMAlガスの供給を停止する。また、窒化アルミニウム膜の全てを温度T1で形成してもよい。
図4(D)に示されるように、窒化アルミニウム膜の少なくとも一部は温度T3で形成されることができる。つまり、温度T1、例えば500℃において低温核形成層を成長した後に、NHガスを供給しながら時刻t3において温度の上昇を始める。時刻t15においてTMAlガスの供給を開始する。時刻t4において温度の上昇を停止する。時刻t16において、TMAlガスの供給を停止する。また、窒化アルミニウム膜の全てを温度T3で形成してもよい。
さらに図4(A)〜図4(D)に示される温度プロファイルにおいて、アルミニウム原料の供給を非常に単一のパルス状に、例えば、1秒程度で行うことができる。これにより、反応炉室内の残留酸素(O)をゲッタリングすると共に、所望の窒化アルミニウム膜を短時間で形成できる。
核形成膜は、400℃から900℃程度の範囲の低温で形成されるので、膜中の酸素濃度が高めになる。核形成膜の酸素濃度は、窒化ガリウムバッファ層の酸素濃度より大きく、例えば少なくとも1×1017cm−3以上である。
以上説明したように、低温核形成層から窒化ガリウム系化合物半導体層(例えば、GaNバッファ層)への酸素(O)の混入を抑制することによって、安定して高抵抗な窒化ガリウム系化合物半導体層を得ることができる。これによって、良好なピンチオフ特性や素子間分離特性を持つトランジスタが提供される。具体的には、酸素(O)と反応性の高いアルミニウムを含む窒化ガリウム系化合物半導体層(例えば、AlGaN層)を低温核形成層とGaNバッファ層との間に設けることにより、アルミニウムを含む窒化ガリウム系化合物半導体層の成長以後の成長層に酸素(O)の影響が及ぶことを抑制できる。
(第2の実施の形態)
図7(A)〜図7(E)は窒化ガリウム系化合物半導体トランジスタのための半導体膜を成長する工程を示す図面である。図7(A)に示されるように、成膜装置51内に基板53を置く。基板53としては、サファイア基板を用いることができるが、これに限定されること無く、SiC基板、Si基板、GaN基板、AlN基板等も用いることができる。例えば、1200℃といった温度で基板53の表面をクリーニングする。図7(B)に示されるように、500℃でTMGaガスおよびNHガスを供給してGaN核形成膜55を基板53上に形成する。図7(C)に示されるように、TMGaガス、NHガスおよびTMAlガスを供給して、アルミニウムを含むIII族窒化物膜、例えばアンドープのAlGaN膜57を核形成膜55上に成長する。このAlGaN膜57の成長は、例えば図4(A)〜図4(D)のいずれかの温度プロファイルを用いて行われることができる。図7(D)に示されるように、1000℃でTMGaガスおよびNHガスを供給して、AlGaN膜57上にアンドープ窒化ガリウム膜59を成長する。これらの工程によって、絶縁性基板53とこの基板上に形成された高抵抗な窒化ガリウム系半導体膜(例えば、窒化ガリウム膜59)とを含むエピタキシャル基板E1が提供される。
この方法によれば、核形成膜55の形成の後に窒化ガリウム膜59の形成に先だって、AlGaN膜57を形成することにより、成膜装置51内の温度が相対的に低温であるときに取り込まれた酸素が、AlGaN膜57のアルミニウムと反応するので、取り込まれた酸素がその後に成長される窒化ガリウム膜59へ影響することを抑制できる。これ故に、窒化ガリウム膜59の酸素濃度は核形成膜55の酸素濃度より小さい。
さらに、図7(E)に示されるように、1000℃でTMGaガス、TMAlガスおよびNHガスを供給して、GaN膜59上にAlGaN膜61を成長する。AlGaN膜61は電子供給層として機能する。GaN膜59の上層部分は、チャネル層として機能する。これらの工程によって、絶縁性基板53と、チャネル層のための窒化ガリウム系半導体膜(例えば、GaN膜59)と、電子供給層のために窒化ガリウム系半導体膜(例えば、AlGaN膜61)とを含むエピタキシャル基板E2が提供される。なお、核形成膜55の酸素濃度はAlGaN膜61の酸素濃度より大きい。
図8(A)〜図8(C)は窒化ガリウム系化合物半導体トランジスタの電極を形成する工程を示す図面である。これらの図面において、AlGaN膜61の表層の一部分が示されている。図8(A)に示されるように、AlGaN膜61上にソース電極63aおよびドレイン電極63bをリフトオフ法で形成することができる。これらの電極の材料としてTi/Al等を用いることができる。図8(B)に示されるように、トランジスタ領域を互いに分離するためのアイソレーション領域69を形成する。このために、トランジスタ領域を覆うマスク65を形成する。このマスク65を用いて、イオン注入67を行ってアイソレーション領域69を形成する。図8(C)に示されるように、AlGaN膜61上にゲート電極71を形成する。ゲート電極71はソース電極63aとドレイン電極63bとの間に位置しており、リフトオフ法で形成されることができる。この電極の材料としてNi/Au等を用いることができる。これらの主要な工程の結果、HFETが作製される。
本実施の形態において、単純化のため単一のアンドープAlGaN層の例を示しており、AlGaN電子供給膜はドーピングを施した層を含む複数層と置き換えきる。また、トランジスタは、必要に応じて絶縁保護膜で覆われる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、本実施の形態では、HFETを説明しているが、本発明はこれに限定されることなく、高抵抗な窒化ガリウム系半導体膜を必要とするIII族窒化物半導体トランジスタに用いることができる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図1は、第1の実施の形態に係る窒化ガリウム系化合物半導体トランジスタを示す図面である。 図2(A)は、本発明の一例に係るヘテロ接合型電界効果型トランジスタHFET1の構造を示す図面である。図2(B)は、別の例に係るヘテロ接合型電界効果型トランジスタHFET2の構造を示す図面である。 図3は、HFET1およびHFET2のドレイン電流−ゲート電圧特性を示す図面である。 図4(A)〜図4(D)は、III族としてアルミニウムを含むIII族窒化物膜を形成するための温度プロファイルを示す図面である。 図5(A)は、サンプルAの二次イオン質量分析(SIMS)プロファイルを示す図面であり、図5(B)は、サンプルBのSIMSプロファイルを示す図面である。 図6は、窒化ガリウム膜中に拡散した距離とバッファリーク電流との関係を示す図面である。 図7(A)〜図7(E)は窒化ガリウム系化合物半導体トランジスタのための半導体膜を成長する工程を示す図面である。 図8(A)〜図8(C)は窒化ガリウム系化合物半導体トランジスタの電極を形成する工程を示す図面である。 図9は、窒化ガリウム系化合物半導体トランジスタの一例としてヘテロ接合電界効果型トランジスタの構造を示す図面である。
符号の説明
21…トランジスタ、23…低温核形成層、25…バッファ層、27…III族窒化物層、29…基板、31…チャネル層、33…電子供給層、37…ゲート電極、39…ソース電極、41…ドレイン電極、51…成膜装置、53…基板、55…GaN核形成膜、57…AlGaN膜、61…AlGaN膜、63a…ソース電極、63b…ドレイン電極、65…マスク、67…イオン注入、69…アイソレーション領域、71…ゲート電極

Claims (14)

  1. III族窒化物から成る低温核形成層と、
    前記低温核形成層上に設けられた窒化ガリウムバッファ層と、
    前記低温核形成層と前記窒化ガリウムバッファ層との間に設けられておりアルミニウムを含むIII族窒化物層と
    を備え、
    前記低温核形成層の酸素濃度は窒化ガリウムバッファ層の酸素濃度より大きい、窒化ガリウム系化合物半導体トランジスタ。
  2. 前記III族窒化物層はAlGa1−XN層(Xは0より大きく1以下である)である、ことを特徴とする請求項1に記載された窒化ガリウム系化合物半導体トランジスタ。
  3. 前記AlGa1−XN層はAlN層である、ことを特徴とする請求項2に記載された窒化ガリウム系化合物半導体トランジスタ。
  4. 前記III族窒化物層の厚さは1nm以上1000nm以下である、ことを特徴とする請求項1〜請求項3のいずれか一項に記載された窒化ガリウム系化合物半導体トランジスタ。
  5. 前記低温核形成層は窒化ガリウム層を含む、ことを特徴とする請求項1〜請求項4のいずれか一項に記載された窒化ガリウム系化合物半導体トランジスタ。
  6. 前記低温核形成層を搭載するサファイア基板をさらに備える、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された窒化ガリウム系化合物半導体トランジスタ。
  7. 前記窒化ガリウムバッファ層上に設けられた電子供給層をさらに備え、
    当該窒化ガリウム系化合物半導体トランジスタは、ヘテロ接合電界効果トランジスタである、ことを特徴とする請求項1〜請求項6のいずれか一項に記載された窒化ガリウム系化合物半導体トランジスタ。
  8. 窒化ガリウム系化合物半導体トランジスタを作製する方法であって、
    III族窒化物から成る核形成膜を基板上に第1の温度で形成する工程と、
    前記第1の温度以上の第2の温度で前記核形成膜上に、アルミニウムを含むIII族窒化物膜を形成する工程と、
    前記III族窒化物膜上に、第3の温度で窒化ガリウムバッファ膜を形成する工程と
    を備え、
    前記第1の温度は前記第3の温度より低い温度である、ことを特徴とする方法。
  9. 前記III族窒化物膜は、AlGa1−XN膜(Xは0より大きく1以下である)である、ことを特徴とする請求項8に記載された方法。
  10. 前記III族窒化物膜の少なくとも一部は前記第1の温度から温度上昇中に形成される、ことを特徴する請求項8または請求項9に記載された方法。
  11. 前記III族窒化物膜の少なくとも一部は前記第1の温度で形成される、ことを特徴する請求項8または請求項9に記載された方法。
  12. 前記III族窒化物膜の少なくとも一部は前記第3の温度で形成される、ことを特徴する請求項8または請求項9に記載された方法。
  13. 前記核形成膜、前記III族窒化物膜、および前記窒化ガリウムバッファ膜は有機金属気相成長法で形成される、ことを特徴する請求項8〜請求項12のいずれか一項に記載された方法。
  14. 前記III族窒化物膜を形成する工程において、アルミニウムを含む原料をパルス状に供給する、ことを特徴する請求項8〜請求項13のいずれか一項に記載された方法。
JP2004250865A 2004-08-30 2004-08-30 窒化ガリウム系化合物半導体トランジスタおよびその製造方法 Pending JP2006066834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004250865A JP2006066834A (ja) 2004-08-30 2004-08-30 窒化ガリウム系化合物半導体トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004250865A JP2006066834A (ja) 2004-08-30 2004-08-30 窒化ガリウム系化合物半導体トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006066834A true JP2006066834A (ja) 2006-03-09

Family

ID=36113003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004250865A Pending JP2006066834A (ja) 2004-08-30 2004-08-30 窒化ガリウム系化合物半導体トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2006066834A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158274A (ja) * 2005-12-08 2007-06-21 Toyota Motor Corp 半導体装置の製造方法および半導体基板の製造方法
KR20170098317A (ko) * 2015-01-09 2017-08-29 스웨간 에이비 반도체 소자 구조 및 그 제조 방법
CN109524455A (zh) * 2017-09-20 2019-03-26 株式会社东芝 半导体基板和半导体器件
WO2021024670A1 (ja) * 2019-08-08 2021-02-11 住友化学株式会社 窒化物半導体基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158274A (ja) * 2005-12-08 2007-06-21 Toyota Motor Corp 半導体装置の製造方法および半導体基板の製造方法
KR20170098317A (ko) * 2015-01-09 2017-08-29 스웨간 에이비 반도체 소자 구조 및 그 제조 방법
CN107210192A (zh) * 2015-01-09 2017-09-26 斯维甘公司 半导体装置结构及其生产方法
JP2018509776A (ja) * 2015-01-09 2018-04-05 スウェガン、アクチボラグSwegan Ab 半導体デバイス構造およびその製造方法
CN107210192B (zh) * 2015-01-09 2021-09-10 斯维甘公司 半导体装置结构及其生产方法
KR102308342B1 (ko) 2015-01-09 2021-10-01 스웨간 에이비 반도체 소자 구조 및 그 제조 방법
USRE49285E1 (en) 2015-01-09 2022-11-08 Swegan Ab Semiconductor device structure and methods of its production
CN109524455A (zh) * 2017-09-20 2019-03-26 株式会社东芝 半导体基板和半导体器件
JP2019057588A (ja) * 2017-09-20 2019-04-11 株式会社東芝 半導体基板及び半導体装置
CN109524455B (zh) * 2017-09-20 2021-11-30 株式会社东芝 半导体基板和半导体器件
WO2021024670A1 (ja) * 2019-08-08 2021-02-11 住友化学株式会社 窒化物半導体基板

Similar Documents

Publication Publication Date Title
JP5374011B2 (ja) 窒化物半導体装置
CN100389481C (zh) 氮化物半导体生长用衬底
US20230167585A1 (en) Group iii nitride stack
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US8987015B2 (en) Method for fabricating semiconductor device
US20110297957A1 (en) Compound seminconductor structure
US20110180903A1 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP3478005B2 (ja) 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
US20110180849A1 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
US7554132B2 (en) Electronic device containing group-III element based nitride semiconductors
JP2006179861A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
US11183385B2 (en) Method for passivating silicon carbide epitaxial layer
JP2006066834A (ja) 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
Houng CBE growth of AlGaAs/GaAs heterostructures and their device applications
KR20080057065A (ko) 전자 소자용 GaN 웨이퍼 및 그 제조 방법
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法