KR20170098317A - 반도체 소자 구조 및 그 제조 방법 - Google Patents

반도체 소자 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR20170098317A
KR20170098317A KR1020177021756A KR20177021756A KR20170098317A KR 20170098317 A KR20170098317 A KR 20170098317A KR 1020177021756 A KR1020177021756 A KR 1020177021756A KR 20177021756 A KR20177021756 A KR 20177021756A KR 20170098317 A KR20170098317 A KR 20170098317A
Authority
KR
South Korea
Prior art keywords
mbar
semiconductor device
device structure
nucleation layer
manufacturing
Prior art date
Application number
KR1020177021756A
Other languages
English (en)
Other versions
KR102308342B1 (ko
Inventor
에릭 잔젠
제이알-타이 첸
Original Assignee
스웨간 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스웨간 에이비 filed Critical 스웨간 에이비
Publication of KR20170098317A publication Critical patent/KR20170098317A/ko
Application granted granted Critical
Publication of KR102308342B1 publication Critical patent/KR102308342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 명세서는 SiC 기판(11), Inx1AIy1Ga1-x1-y1N 버퍼 레이어(13) -여기서 x1=0-1, y1=0-1 및 x1+y1=1 임-, 상기 SiC 기판(11)과 상기 버퍼 레이어(13) 사이에 샌드위치되는(sandwiched) Inx2AIy2Ga1-x2-y2N 핵생성 레이어(12) -여기서 x2=0-1, y2=0-1 및 x2+y2=1임-를 포함하는 반도체 소자 구조(1)를 개시한다. X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 상기 버퍼 레이어는 250 arcsec 이하의 FWHM을 갖는 (102) 피크를 갖는 로킹 커브(rocking curve)를 나타내고, 상기 핵생성 레이어는 200 arcsec 이하의 FWHM을 갖는 (105) 피크를 갖는 로킹 커브를 나타낸다. 이러한 반도체 소자 구조를 제조하는 방법이 개시된다.

Description

반도체 소자 구조 및 그 제조 방법{SEMICONDUCTOR DEVICE STRUCTURE AND METHODS OF ITS PRODUCTION}
본 발명은 반도체 소자의 반도체 소자 구조 및 그 제조 방법에 관한 것이다.
질화 인듐 알루미늄 갈륨(indium aluminum gallium nitride)(InxAlyGa1-x-yN, x=0-1, y=0-1 및 x+y=1)에 기초한 물질, 예를 들어, 질화 갈륨(gallium nitride)(GaN)은 탁월한 고주파 및 전력 처리 기능 때문에 고 전자 이동도 트랜지스터(High Electron Mobility Transistors; HEMTs)와 같은, 하지만 이에 제한되지는 않는, 반도체 소자의 사용에 대하여 큰 관심을 갖고 있다.
효율적으로 열을 추출하고 소자의 온도 상승을 최소화하기 위해, 고 열 전도성 기판, 일반적으로 실리콘 카바이드(Silicon Carbide; SiC)가 이러한 소자에 사용된다. SiC 상에 InxAlyGa1-x-yN의 고-품질 헤테로에피택셜 성장(high-quality heteroepitaxial growth)을 달성하기 위해, InxAlyGa1-x-yN 유형, x=0-1, y=0-1 및 x+y=1의 계면층은 InxAlyGa1-x-yN 레이어와 SiC 기판 사이에 도입될 수 있고, 일반적으로 질화 알루미늄(Aluminum Nitride; AlN) 핵생성 레이어는 2-차원 핵생성 공정을 위한 SiC 기판 표면을 습윤시키고, 격자 불일치를 보상하기 위해 사용된다.
이러한 응용에서 이러한 물질을 사용하기 위해, InxAlyGa1-x-yN 및 AlN 레이어의 고결정성(high crystallinity)은 매우 중요하다.
GaN 버퍼 레이어와 SiC 기판 사이에 샌드위치된 AIN 핵생성 레이어의 결정성(crystal quality)을 개선하기 위한 노력이, 예를 들어, S. Qu 및 S. Li등에 의해 합금 및 화합물의 저널502 (2010) 417-422에서 이루어졌고, 논의되었다.
구성 레이어(constituting layers)의 결정성을 보다 향상시킨 반도체 소자 구조를 개발하는 것이 매우 바람직하다. 또한, 스레딩 전위(threading dislocations)와 같은 구조적 결함을 통해 감소된 수의 누설 전류 경로를 갖는 반도체 소자 구조를 제조하는 것이 바람직하다. 또한, 감소된 열 경계 저항(Thermal Boundary Resistance; TBR)을 갖는 반도체 소자 구조를 제조하는 것이 바람직하다.
본 발명의 목적은 개선된 반도체 구조, 특히 상술된 특성들 중 하나 이상에 대해여 개선된 반도체 구조를 제공하는 것이다.
본 발명은 첨부된 독립 청구항들에 의해 정의되고, 실시예들은 첨부된 종속항들에서, 다음의 설명 및 도면들에서 설명된다.
제1 측면에 따르면, SiC 기판, Inx1AIy1Ga1-x1-y1N 버퍼 레이어 ­여기서 x1=0-1, y1=0-1 및 x1+y1=1 이고, 바람직하게는 x1<0.05 및 y1<0.50 이고, 더욱 바람직하게는 x1<0.03 및 y1<0.30 이고, 가장 바람직하게는 x1<0.01 및 y1<0.10 임- 및 SiC 기판과 버퍼 레이어 사이에 샌드위치되는(sandwiched) Inx2AIy2Ga1-x2-y2N 핵생성 레이어 ­여기서 x2=0-1, y2=0-1 및 x2+y2=1 이고, 바람직하게는 x2<0.05 및 y2>0.50 이고, 더욱 바람직하게는 x2<0.03 및 y2>0.70 이고, 가장 바람직하게는 x2<0.01 및 y2>0.90 임-를 포함하는 반도체 소자 구조가 제공된다. X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 버퍼 레이어는 250 arcsec 이하의 FWHM을 갖는 (102) 피크를 갖는 로킹 커브(rocking curve)를 나타내고, 핵생성 레이어는 200 arcsec 이하의 FWHM을 갖는 (105) 피크를 갖는 로킹 커브를 나타낸다.
반도체 소자 구조는, 반도체 소자를 제조하기 위해 사용될 수 있는 또는 반도체 소자의 부분을 형성할 수 있는 물질 레이어(material layers)의 적층으로서 정의될 수 있다. 이러한 반도체 소자의 예시는 고 전자 이동도 트랜지스터(High Electron Mobility Transistor; HEMT)일 수 있다.
버퍼 레이어는 본원에서 핵생성 레이어의 상부에 배치되고, 바람직하게는 핵생성 레이어와 직접 접촉하는 레이어로서 정의된다.
핵생성 레이어는 기판 표면을 습윤시키고 기판과 버퍼 레이어 사이에 격자 불일치를 수용하기위한 레이어로서 정의 될 수 있고, 고품질 버퍼 레이어 성장을 가능하게한다.
로킹 커브는 예상되는 브래그 반사(expected Bragg reflection) 주위에서 독립적으로 회전된 (또는 "로킹된") 샘플의 각도에 대한 X-선 회절 강도(X-ray diffracted intensity)의 플롯으로서 정의 될 수 있다.
버퍼 레이어의 (102) 피크 FWHM의 하한은 100, 150 또는 200 arcsec 일 수 있다. 상한은 200 또는 250 일 수 있다.
핵생성 레이어의 (105) 피크 FWHM의 하한은 50, 100 또는 150 일 수 있다. 상한은 175 또는 200 일 수 있다.
x1 및 x2 값은 동일하거나 또는 상이할 수 있다. 이와 같이, y1 및 y2 값은 동일하거나 또는 상이할 수 있다.
특히, x1 및 x2는 x1 = x2 <0.01 또는 심지어 x1 = X2 = 0과 같이 위에 나타낸 간격의 하위 부분에 있을 수 있다. 바람직하게는 y2> y1이다. 하나의 특정 실시예에서, x1 = x2 = 0, y1 = 0 및 y2 = 1이다.
반도체 소자 구조는 종래 기술에 의해 도시된 것과 비교하여 버퍼 레이어 및 핵생성 레이어의 향상된 결정성을 제공한다. 또한, 누설 전류는 감소된 스레딩 전위 밀도의 측면에서 더 좋은 결정 품질로 인해 감소 될 수 있다. 또한, 반도체 소자 구조는 종래 기술의 반도체 소자 구조와 비교하여 감소된 열 경계 저항을 나타낼 수 있다.
버퍼 레이어는 GaN 일 수 있다. 버퍼 레이어의 다른 예시가 상세한 설명에서 논의된다.
핵생성 레이어는 AlN 일 수 있다. 핵생성 레이어의 다른 예시가 상세한 설명에서 논의된다.
SiC 폴리 타입(polytype)은 예를 들어, 4H, 6H 또는 3C일 수 있다. SiC 폴리 타입은 SiC가 존재할 수 있는 다른 구조를 의미한다.
SiC의 표면은 X-선 광전자 분광법에 의해 결정된 바와 같이 5 % 미만의 산소 모노레이어를 가질 수 있다.
모노레이어는 단위-셀-높이 물질에 의한 전면적 커버리지를 의미한다. 따라서, "5 % 미만의 산소 모노레이어"는 표면 커버리지가 완전하지 않은 것을 의미하므로, 표면적의 5 % 미만이 산소에 의해 덮여 있다는 것을 의미한다.
버퍼 레이어는 1 내지 4㎛, 바람직하게는 1.3 내지 3㎛, 가장 바람직하게는 1.5 내지 2㎛의 두께를 가질 수 있다.
핵생성 레이어는 10-100nm, 바람직하게는 10-50nm 및 가장 바람직하게는 10-40nm의 두께를 가질 수 있다.
100 nm 미만의 두께를 갖는 핵생성 레이어의 형태(morphology)는, 향상된 유착 공정으로 인해 ㎛2 당 0 내지 10 피트, 바람직하게는 ㎛2 당 0 내지 8 피트, 가장 바람직하게는 ㎛2 당 0 내지 5 피트(pit)를 가질 수 있다.
유착(coalescence )이란 두 개 이상의 입자/아일랜드(island) 하나의 큰 입자/아일랜드 또는 필름을 형성하기 위해 접촉하는 동안 합쳐지는 과정을 의미한다.
"㎛2 당 피트"는 ㎛2 당 홀(holes) 또는 리세스(recesses)의 수로서 정의 될 수 있다.
제 2 측면에 따르면, 상술된 바와 같은 반도체 구조를 포함하는 고 전자 이동도 트랜지스터(HEMT)가 제공된다.
제3 측면에 따르면, 반도체 소자 구조로부터 형성된 반도체 소자가 제공된다.
제4 측면에 따르면, 반도체 소자 구조를 제조하는 방법이 제공되고, SiC 기판을 제공하는 단계 및 SiC 기판 상에 Inx2AIy2Ga1-x2-y2N 핵생성 레이어를 제공하는 단계 -여기서 x2=0-1, y2=0-1이고, 바람직하게는 x2<0.05 및 y2>0.50 이고, 더욱 바람직하게는 x2<0.03 및 y2>0.70 이고, 가장 바람직하게는 x2<0.01 및 y2>0.90 이고, x2+y2=1 임-를 포함한다. 핵생성 레이어의 성장 시의 온도는 2분 내지 20분의 시간 주기 동안, 5-25℃/min까지, 바람직하게는 7-20℃/min까지, 가장 바람직하게는 10-15℃/min까지 상승된다.
온도는 고온계에 의해 서셉터(susceptor)의 상부(천장), 업스트림 측(upstream side)에 위치한 홀(hole)로부터 측정 될 수 있다. 온도 값의 결정은 사용된 기술 및 측정 위치에 따라 상이할 수 있다.
"상승(ramped up)"은 온도의 증가로서 정의된다. 이러한 증가는, 예를 들어 단계적으로 또는 연속적, 선형적, 점진적(progressive) 또는 감소적(degressive)일 수 있다.
핵생성 성장 시의 온도 상승의 사용은 핵생성 레이어의 개선된 결정성을 제공한다.
제5 측면에 따르면, 반도체 소자 구조를 제조하는 방법이 제공되고, SiC 기판을 제공하는 단계, SiC 기판 상에 Inx2AIy2Ga1-x2-y2N 핵생성 레이어를 제공하는 단계 -여기서 x2=0-1, y2=0-1및 x2+y2=1이고, 바람직하게는 x2<0.05 및 y2>0.50 이고, 더욱 바람직하게는 x2<0.03 및 y2>0.70 이고, 가장 바람직하게는 x2<0.01 및 y2>0.90 임-; 핵생성 레이어 상에 Inx1AIy1Ga1-x1-y1N 버퍼 레이어를 제공하는 단계 ­여기서 x1=0-1, y1=0-1 및 x1+y1=1 이고, 바람직하게는 x1<0.05 및 y1<0.50 이고, 더욱 바람직하게는 x1<0.03 및 y1<0.30 이고, 가장 바람직하게는 x1<0.01 및 y1<0.10 임-를 포함한다. X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 버퍼 레이어는 250 arcsec 이하의 FWHM을 갖는 (102) 피크를 갖는 로킹 커브(rocking curve)를 나타내고, 핵생성 레이어는 200 arcsec 이하의 FWHM을 갖는 (105) 피크를 갖는 로킹 커브를 나타낸다.
기판은 H2, HCl, HF, HBr 또는 SiF4, Cb, 혹은 H2와 다른 것 중 어느 하나와의 조합과 같은 에칭 가스에 의해 인-시튜(in situ) 또는 엑스-시튜(ex situ)로 전처리될 수 있다.
기판의 전처리에 의해, 예를 들어, 기판 표면 상에 산소 및 탄소 오염의 양이 감소 될 수 있다.
압력은, 적어도 1250℃의 온도에서 전처리 시 100mbar 내지 10mbar, 바람직하게는 60mbar 내지 10mbar, 가장 바람직하게는 30mbar 내지 10mbar일 수 있다.
압력은, 적어도 1400℃의 온도에서 전처리 시 1000mbar 내지 10mbar, 바람직하게는 500mbar 내지 10mbar, 가장 바람직하게는 200mbar 내지 10mbar 일 수 있다.
에칭 가스, 바람직하게는 H2는 20 내지 30l/min 유량(flow rate)으로 제공될 수 있고, 또는/추가로 HCl은 100 내지 200ml/min의 유량으로 제공될 수 있다.
핵생성 레이어 및 버퍼 레이어 중 적어도 하나는 유기 금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD) 또는 유기 금속 기상 성장법(Metal Organic Vapor Phase Epitaxy; MOVPE), 증기 액상 증착법(Hydride Vapor Phase Epitaxy; HVPE), 또는 분자선 성장법(Molecular Beam Epitaxy; MBE)에 의해 성장될 수 있다.
MOCVD 또는 MOVPE에 의한 핵생성 성장을 위한 전구체들 중 적어도 하나는 Al2(CH3)6와 같은 금속-유기물일 수 있고, 다른 하나는 NH3 일 수 있다.
전구체는 원료 물질로서 정의 될 수 있고, 적어도 또 다른 전구체와 반응하도록 허용될 수 있다.
전구체는 H2, Ar 또는 N2 혹은 이들의 조합과 같은 적어도 하나의 운반 가스에 의해 제공될 수 있다.
운반 가스는 적어도 하나의 전구체를, 예를 들어 반응기로 운반하기 위해 사용될 수 있다.
핵생성 레이어의 성장 시의 압력은, MOCVD 또는 MOVPE 동안, 200mbar 내지 10mbar, 바람직하게는 100mbar 내지 20mbar, 가장 바람직하게는 60mbar 내지 40mbar일 수 있다.
핵생성 레이어의 성장 시의 시작 온도는, MOCVD 또는 MOVPE 동안, 800℃ 내지 1150℃, 바람직하게는 900℃-1100℃, 가장 바람직하게는 950℃-1050℃ 일 수 있다.
핵생성 레이어의 성장률(growth rate)은, MOCVD 또는 MOVPE 동안, 100nm/h 내지 1000nm/h, 바람직하게는 150nm/h 내지 600nm/h, 가장 바람직하게는 200nm/h 내지 400nm/h 일 수 있다.
핵생성 레이어의 성장 시의 압력은, HVPE 동안, 200mbar 내지 10mbar, 바람직하게는 100mbar 내지 20mbar, 가장 바람직하게는 60mbar 내지 40mbar일 수 있다.
핵생성 레이어의 성장 시의 시작 온도는, HVPE 동안, 800℃ 내지 1200℃, 바람직하게는 900℃ 내지 1150℃, 가장 바람직하게는 950℃ 내지 1100℃일 수 있다.
핵생성 레이어의 성장률은, HVPE 동안, 1㎛/h 내지 100㎛/h, 바람직하게는 5㎛/h 내지 50㎛/h, 가장 바람직하게는 10㎛/h 내지 20㎛/h 일 수 있다.
핵생성 레이어의 성장 시의 압력은, MBE 동안, 1×10-3 mbar 내지 1×10-7 mbar, 바람직하게는 5×10 -3 mbar 내지 1×10-6 mbar, 가장 바람직하게는 1×10-4 mbar 내지 1×10-5 mbar일 수 있다.
핵생성 레이어의 성장 시의 시작 온도는, MBE 동안, 500℃ 내지 1000℃, 바람직하게는 550℃ 내지 900℃, 가장 바람직하게는 600℃ 내지 800℃일 수 있다.
핵생성 레이어의 성장률은, MBE 동안, 100nm/h 내지 1000nm/h, 바람직하게는 200nm/h 내지 800nm/h, 가장 바람직하게는 400nm/h 내지 600nm/h일 수 있다.
도 1은 반도체 소자 구조를 계략적으로 나타낸다.
도 2는 1200℃ 및 1320℃ 각각에서 MOCVD 반응기 내의 H2에 의해 전처리된 SiC 기판의 XPS 스펙트럼을 도시한다.
도 3a 및 도 3b는 XRD에 의해 측정된 AlN (105) 및 AlN (002) 피크 각각의 로킹 커브를 도시한다.
도 4a 및 도 4b는 XRD에 의해 측정된 GaN (102) 및 GaN (002) 피크 각각의 로킹 커브를 도시한다.
도 5a 및 5b는 XRD에 의해 측정된 고 전자 이동도 트랜지스터(HEMT) 소자 구조의 릴렉스된(relaxed) AlN 및 완전히 스트레인된(fully strained) AlN 각각의 상호 공간 맵을 도시한다.
도 6a 및 도 6b는 각각 종래 기술에 따라 그리고 본원에 개시된 방법에 따라 제조된 AlN 표면의 AFM 사진을 도시한다.
여기에 개시된 개념이 더욱 상세히 개시될 것이다. 먼저, 반도체 소자 구조를 생성하는 방법이 설명되고, 이후 소자 구조의 특성 결과가 논의된다.
소자 구조 및 물질
도 1은, 실리콘 카바이드(Silicon Carbide; SiC) 기판(11)과 Inx1Aly1Ga1-x1-y1N, x1=0-1, y1=0-1 및 x1+y1=1의 버퍼 레이어(13) 사이에 샌드위치된 질화 인듐 알루미늄 갈륨(indium aluminum gallium nitride)(InxAlyGa1-x-yN, x=0-1, y=0-1 및 x+y=1)의 핵생성 레이어(12)를 갖는 반도체 소자 구조(1)를 개략적으로 도시한다.
Inx2Aly2Ga1-x2-y2N 핵생성 레이어 및 Inx1Aly1Ga1-x1-y1N 버퍼 레이어에 대하여, 경계는 상술된 바와 같을 수 있다. 따라서 핵생성 레이어 및 버퍼 레이어는 동일하거나 또는 상이한 물질로 만들어질 수 있다.
핵생성 레이어의 하나의 목적은 SiC 기판과 버퍼 레이어 사이의 격자 불일치를 보상하고, SiC 상에서 버퍼 레이어의 고품질 에피 택셜 성장을 획득하는 것이다. 핵생성 레이어의 또 다른 목적은 예를 들어, 그 상에서 GaN의 성장을 가능하게 하는 것이다. GaN은 SiC와 같이 몇몇 기판 상에 직접 2 차원 적으로 핵 생성을 하지 않고, 따라서 GaN이 성장할 수 있도록 표면 전위를 변화시키기 위한 AlN 핵생성 레이어가 필요할 수 있다. 핵생성 레이어는 SiC 기판 상에 직접적으로 추가 될 수 있고, 다시 말해 추가적인 레이어가 사이에 배치 될 수 없다.
일반적으로, 8-12nm이상의 두께를 갖는 종래 기술의 방법에 따라 생성된 핵생성 레이어는 SiC 기판과 핵생성 레이어 사이에서 약 1 %의 격자 불일치로 인해 완화되기 시작한다. 본원에에 도시된 바와 같이 완전히 스트레인된 핵생성 레이어는 버퍼 레이어의 결정성을 개선할 수 있다.
본원에 개시된 방법에 의해 성장된 핵 형성층은 적어도 100nm까지의 두께로 완전히 스트레인될 수 있다. 하지만, 일단 핵생성 레이어가 이 두께를 초과하면, 핵생성 레이어는 격자 불일치로 인해 릴렉스되기 시작한다.
완전히 스트레인된 것은 핵생성 레이어의 면내 격자 상수(in-plane lattice constant)가 SiC 기판의 면내 격자 상수와 정확히 동일하거나, 또는 정확히 +/-0.15 %, 바람직하게는 +/-0.05 % 또는 +/-0.02 % 동일한 것을 의미한다. 일반적으로 핵생성 레이어가 완전히 스트레인되면, (105)와 같은 그것의 비대칭 X-선 반사는, 도 5b와 같이, 상호 공간 맵의 x축을 따라, (1010)과 같은 SiC 기판의 비대칭 X-선 반사와 잘 정렬되게 나타날 것이다.
버퍼 레이어의 목적은 두꺼운 레이어 성장에 의해 구조 품질을 발전시키는 것이고, 원하는 두께에 도달할 때 완전히 릴렉스되는 것으로 가정되고, 본원에 개시된 방법에 의해 특정의 두께로 성장되는 경우, 핵생성 레이어와 비교하여 그것은 상술된 바와 같이 완전히 스트레인될 수 있다.
예시로서, 핵생성 레이어(12)는 질화 알루미늄(Aluminum Nitride; AlN)일 수 있고, 버퍼 레이어(13)는 질화 갈륨(Gallium Nitride; GaN)일 수 있다. 이러한 SiC/AlN/GaN 구조의 특성화 결과는 본 명세서에서보다 상세히 논의될 것이다.
SiC 기판은 고 열 전도성 특성으로 인해 생성된 열을 효율적으로 추출하고 반도체 소자의 온도 상승을 최소화하기 위해 사용된다. SiC 기판의 폴리타입은 예를 들어 4H, 6H 또는 3C일 수 있다. SiC 기판의 방향은 c-평면, a-평면 및 m-평면으로 나타낼 수 있다. c-평면에 대하여 각각 Si 면 및 C 면의 두 면이 있다. 본원에서 논의된 구조의 제조 시, Si 면 또는 C 면 중 하나가 사용될 수 있다. 기판은 바람직하게는 축상 기판일 수 있다. 하지만 대안으로서, 2도 이하로 벗어나는 것과 같은 로우 앵글 컷 오프 기판(low angle off cut substrate)이 사용될 수 있다.
SiC 기판의 전처리
다음 핵생성 레이어, 버퍼 레이어 및 선택적 추가 레이어의 성장 전에, SiC 기판은 주로 산소로 구성될 수 있지만 탄소로 구성될 수도 있는 표면 오염물을 제거하기 위해 전처리될 수 있다.
바람직하게는 전처리는, 핵생성, 버퍼 및 선택적 추가 레이어의 성장이 일어날 때, 인 시튜(in situ), 다시 말해 동일한 챔버/반응기에서 수행될 수 있다. 대안으로서, 전처리는 엑스 시튜(ex situ), 예를 들어 노 내에서 수행될 수 있다. 따라서, 후자의 경우, 기판은 전처리 후에 레이어가 성장되는 반응기로 이동된다. 일반적으로, 올바르게 수행될 경우, 기판을 이동 시키는 것은 새로운 표면 오염을 발생시키지 않는다.
인 시튜 전처리 전, SiC 기판은 세정될 수 있고, 선택적으로 세척될 수 있고, 더 선택적으로 퍼지될 수 있지만 필수적이지는 않다. 예를 들어SiC 기판은 아세톤, 메탄올 및 80℃에서 NH4OH + H2O2 + H2O (1:1:5)와 80℃에서 HCl + H2O2 + H2O (1:1:5) 의 용액, 각 용액에서 5 분 동안 세정될 수 있고, 탈 이온수 헹굼 및 N2 퍼징으로 마무리되고 HF 용액에 침지될 수 있다.
전처리를 위해, 기판 상에 에칭 효과를 제공하는 가스, 예를 들면, H2, HCl 또는 이들의 조합은 반응기 내로 유입되어 기판과 상호 작용할 수 있다. 대안으로 HF, HBr 또는 SiF4, 혹은 이들 중 어느 하나와 H2의 조합이 사용될 수 있다.
예시로서, H2의 유량은 약 20-30 l/min 및/또는 HCl의 유량은 약 100-200 ml/min일 수 있다.
온도는 전처리 온도까지 상승한 후, 최대 온도에서 유지하지 않고 즉시 감소할 수 있다.
XPS에 의해 검출된 산소가 없는 SiC 기판을 제공하기 위해 충분한 시간뿐만 아니라 반응기의 압력 및 온도는 통상적인 실험에 의해 결정될 수 있다.
전처리 시 반응기 내의 압력은 대기압 내지 10mbar, 바람직하게는 약 50mbar 범위일 수 있다. 전처리의 시작 전에, 반응기 내의 배경 압력은 1×10-3mbar 이하일 수 있다. 바람직하게는 배경 압력은 가능한한 낮아야 한다.
반응기는 예를 들어, 50mbar의 반응기의 압력에서 전처리를 위한 유도 또는 저항 가열 에 의해 약 1250-1500℃로 가열 될 수 있다.
전처리는 또한 압력에 의존할 수 있고, 다시 말해, 동일한 양의 오염물을 제거하기 위해 더 넓은 범위의 압력이 사용될 수 있는 더 높은 온도에서 수행되는 경우와 비교할 때, 전처리가 더 낮은 온도에서 수행되는 경우, 주로 산소를 포함하지만 탄소 또한 포함하는 표면 오염물을 제거하기 위해 압력이 더 낮을 수 있다.
예시로서, SiC 기판은 적어도 30 분의 총 전처리 시간(다시 말해, 온도 상승 및 하강) 동안 50mbar에서 1250℃의 H2로 전처리될 수 있고, 이것은 XPS에 의해 검출된 것과 같이 5% 미만의 모노레이어 산소(다시 말해, 표면적의 5 % 미만이 산소로 커버됨)를 갖는 SiC 기판을 결과로서 낳을 수 있다.
도 2에서, 1200℃(하부 스펙트럼) 및 1320℃(상부 스펙트럼)에서 50mbar로 전처리된 SiC 기판의 X-선 광전자 분광법(X-ray Photoelectron Spectroscopy; XPS)이 도시된다. 두 스펙트럼은 각각 C1s 및 Si2p으로부터 유도되는, 다시 말해 SiC 기판으로부터 유도되는 결합 에너지 279eV 및 101eV 부근에서 피크를 갖는다.
또한, 하부 스펙트럼(30분 동안 50mbar에서 1200℃로 전처리된 SiC 기판)은 약 530eV부근에서 상대적으로 큰 산소-관련 피크(21)을 갖고, C1s 피크의 낮은 결합 에너지 측면에서 더 작은 특성(22)을 갖는다. 이러한 특징은 비-전처리 및 충분히 전처리되지 않은 기판에 존재하는 산소 및 탄소 표면 오염으로부터 유도될 수 있다.
상부 스펙트럼에서 볼 수 있듯이, 1320℃에서 전처리된 기판은 산소-관련 피크와 높은 결합 에너지 탄소 특성 모두가 실질적으로 결여된다. 일반적으로 산소의 수준은 상술된 과정에 따라 1250℃ 이상의 온도에서 전처리된 기판에 대하여 XPS에 의해 검출되지 않을 수 있다.
SiC 기판의 전처리 공정은 방법, 다시 말해 MOCVD, HVPE 또는 MBE에 관계없이 동일 할 수 있고, 이것은 AlN 핵생성 레이어 및 다음 레이어를 성장하기 위해 사용될 것이다. 하지만, MBE 반응기에서 전처리를 수행하는 경우, 그것의 압력은, 예를 들어 MOCVD 반응기와 비교할 때 더 낮고, 압력 및 온도 모두는 상술된 바와 같이 전처리 시 더 낮을 수 있다.
레이어 성장을 위한 방법
InxAlyGa1-x-yN 핵생성 레이어, 예를 들어 AlyGa1-yN 또는 AlN 및 InxAlyGa1-x-yN 버퍼 레이어, 예를 들어 AlyGa1-yN 또는 GaN는, 금속 유기 기상 에피택시(Metal Organic Vapor Phase Epitaxy; MOVPE)으로도 알려진 금속 유기 화학 기상 증착법(Metal Organic Chemical Vapor Deposition; MOCVD)에 의해 증착될 수 있다. MOCVD 또는 MOVPE는 고체 물질이 기상 전구체의 화학 반응에 의해 기판 상에 증착되는 화학 증착 방법이다. 이러한 방법은 주로 복잡한 반도체 멀티레이어 구조를 성장시키기 위해 사용된다.
MOCVD에서, 전구체는 금속 유기 화합물이고, 일반적으로 NH3와 같은 수소화물 가스와 조합된다. AlN 핵생성 성장을 위해 사용되는 전구체는 트리메틸 알루미늄(trimethylaluminum; TMAl), 다시 말해 Al2 (CH3)6 및 암모니아, NH3일 수 있다. 예시로서, 전구체의 유량은 NH3의 경우 2 l/min 및 TMA1의 경우 0.7ml/min일 수 있다. TMA1 버블러(bubbler)를 통해 유동하는 운반 가스, 예를 들어 H2의 유량은 70 ml/min일 수 있다. 전구체 흐름은 주 운반 가스 흐름과 합쳐지고, 이것은 반응기로의 추가 수송을 위해 50l/min 정도일 수 있다.
전구체는 종종 운반 가스의 방식에 의해 적어도 하나의 기판이 배치된 반응기 챔버로 이동된다. 반응 중간체 및 부산물을 형성하는 전구체의 반응은 기판 또는 기판의 근처에서 일어난다. 반응물은 기판 상에 흡착되어 박막 레이어를 형성하고, 최종적으로 부산물이 기판으로부터 이동된다.
박막 성장 시의 MOCVD 시스템 내의 압력은 통상적으로 수 mbars 에서부터 대기압에 이른다.
반응기 챔버는 저온-벽(cold-wall) 또는 고온-벽(hot-wall) 중 하나일 수 있다. 저온-벽 반응기에서, 기판은 일반적으로 반응기 벽이 기판보다 저온으로 유지되는 동안 가열된다. 대조적으로, 고온-벽 반응기에서 전체 반응기 챔버가 가열되고, 다시 말해 기판과 반응기 모두 가열된다.
본원에서 논의된 AlN 및 GaN 레이어의 성장을 위해, 고온-벽 VP508GFR, Axtron 반응기가 사용되었다. (참고 문헌: MOCVD에 의해 성장된 Al-함유 AlGaN의 도핑(Doping of Al-content AlGaN grown by MOCVD), PhD 논문, D. Nilsson, 2014 및 Wikipedia).
대안
대안으로서, 핵생성 레이어 및 버퍼 레이어는 증기 액상 증착(Hydride Vapor Phase Epitaxy; HVPE)에 의해 성장될 수 있다. MOCVD와는 달리, HVPE 공정은 금속-유기 전구체를 포함하지 않고, 대신에 기체 금속 염화물, 예를 들어 AlCl3이 AlN 핵생성 성장 시 NH3와 반응할 수 있다. HVPE의 경우, 동일한 반응기가 MOCVD의 경우와 같이 핵생성 및 버퍼 레이어의 제조 시 사용될 수 있다. 성장 시의 온도 및 압력은 MOCVD에 의한 성장의 경우와 동일할 수 있다. 하지만, AlN 핵생성 레이어의 성장률은 HVPE에 의해 50-100 배 더 높은, 다시 말해 약 100㎛/h일 수 있다. 전구체의 온도를 증가시키는 경우, 성장률이 더 빨라질 수 있다.
다른 대안으로서, 분자 빔 에피택시(Molecular Beam Epitaxy; MBE)가 AlN 핵생성 및 GaN 버퍼 레이어 성장에 사용될 수 있다. MOCVD와는 달리, MBE는 물리적 공정에 기초하고, 일반적으로 화학 반응이 포함되지 않는다. 또 다른 차이점은 공정이 MOCVD 및 HVPE에 비해 낮은 압력에서 발생한다는 것이다.
예시로서, AlN 레이어의 제조 시에 사용되는 전구체는 플라즈마-N2 및 Al2(CH3)6일 수 있다. 압력은 10-3 내지 10-4mbar의 범위일 수 있고, 그 결과 1㎛/h 이하의 성장률, 다시 말해 MOCVD 및 HVPE보다 더 낮아 진다.
AIN 핵생성 레이어 성장으로 전이 및 AIN 핵생성 레이어 성장
공정 단계들은 MOCVD (MOVPE) 방법에 의해 성장된 AlN 핵생성 레이어에 관하여 설명될 것이다. 대안적인 방법, 다시 말해 HVPE(Hydride Vapor Phase Epitaxy) 및 MBE(Molecular Beam Epitaxy)에 대한 파라미터는 개별적으로 논의된다.
전처리가 인 시튜로 수행되는 경우, 전처리 가스, 예를 들어 HCl 및/또는 H2의 흐름은 AlN 핵생성 레이어 성장으로의 전이 시 유지 될 수 있다. 전처리가 엑스 시튜로 수행되는 경우, 전처리된 SiC 기판은 AlN 핵생성 레이어 성장이 일어나는 반응기로 이동된다. 기판의 전이는 대기 조건, 다시 말해 공기 중에서 일어날 수 있다. 전처리가 엑스 시튜로 일어나는 경우, SiC 기판이 반응기 챔버로 이동될 때, 아래에서 설명되는 바와 동일한 방식으로 반응기의 온도 및 압력이 설정될 수 있다.
반응기의 온도는 낮아질 수 있고 동시에 반응기의 압력은 유지될 수 있다. 온도의 하강은 하나의 단계에서 수행될 수 있고, 다시 말해 가열은 꺼지거나 더 낮은 온도 값으로 설정될 수 있다.
반응기의 온도가 약 800-1150℃, 다시 말해 AlN 핵생성 레이어 성장을 위한 소위 시작 온도에서 안정화될 때, 압력은 전처리 동안 사용된 압력에 비해 증가될 수 있다.
압력은, 루츠 펌프(roots pump), 건식 공정 진공 펌프(dry process vacuum pump) 또는 스크류 펌프(screw pump)와 같은 펌프와 반응기 사이에 위치할 수 있는 스로틀 밸브(throttle valve)와 같은 밸브의 사용에 의해 제어될 수 있다. 예를 들어, 스로틀 밸브를 부분적으로 폐쇄하면, 반응기 챔버의 펌핑이 감소되고, 따라서 H2 및/또는 HCl의 연속적인 흐름으로 인해 압력이 증가할 수 있다.
온도 및 압력 모두 안정화될 수 있고, 안정화 후에 HCl을 전처리 가스로서 사용하는 경우, 반응기에 대한 HCl의 유입구는 스위치 오프될 수 있다(예를 들어, HCl 공급원과 반응기 사이의 밸브를 폐쇄함으로써). H2를 전처리 가스로서 사용하는 경우, 그것은 AlN 핵생성 레이어 성장 시 적어도 하나의 전구체의 이동을 위한 운반 가스로서 사용될 수 있기 때문에 흐름이 유지 될 수 있다.
운반 가스는 H2 또는 N2와 같은 불활성 가스 일 수 있다. H2 또는 N2는 반응기로의 전구체의 수송에 사용될 수 있고, H2 및 N2는 반응기의 성장 구역에서 운반 기체로서 사용된다. 바람직하게는 전구체가 반응기로 흐르기 전에, 운반 가스(들)가 반응기로 흐를 수 있고, 선택적으로 유입되게 할 수 있다(예를 들어, 각각의 전구체와 반응기 사이의 밸브를 개방함으로써).
전구체를 저장하는 용기는 온도 제어될 수 있고, 전구체는 바람직하게는 실온으로 유지 될 수 있다. 대안 적으로, 적어도 하나의 전구체가 가열될 수 있고, 이것는 레이어의 성장률이 증가될 수 있도록 가열된 전구체의 증기압을 증가시킬 수 있다. 하지만 너무 높은 유량/성장률이 레이어의 품질을 나빠게 할 수 있으므로, 가열이 항상 적합한 것은 아니다.
적어도 하나의 질량 흐름 제어기는, 반응기로의 각 전구체의 유량을 제어하기 위해 각 전구체 용기와 반응기 사이에 배치 될 수 있다.
전구체, 예를 들어 Al2(CH3)6 및 NH3는 가스 형태로 운반 가스에 의해 반응기 내로 동시에 이동되고, 따라서 SiC 기판 상에 AlN 핵생성 레이어 성장이 시작될 수 있다.
AlN 핵생성 레이어 성장 동안 반응기 내부의 온도는, 2 분에서 20 분의 시간 주기 동안 반응기 내부에서 측정 할 때 5-25℃/min의 상승 속도로 상승한다. 이러한 조건 하에서, 7 분의 성장은 약 30-40 nm의 AlN 두께를 초래할 수 있다. AlN 핵성장 레이어의 두께는 바람직하게는 본원에 개시된 반도체 소자 구조에서 100 nm 이하여야 한다.
온도 상승은, 예를 들어 1/100 내지 1/2의 상승 속도의 작은 단계로 증가될 수 있다. 대안으로서, 상승은 연속적으로 선형적, 점진적 또는 감소적일 수 있다. 바람직하게는 램핑은 연속적으로 선형이다.
HVPE에 의한 AlN 핵생성 레이어 성장의 경우, 반응기의 시작 온도는 MOCVD 성장의 경우와 동일할 수 있다. 또한, 성장 시의 압력은 MOCVD의 경우와 같이 HVPE에 대해 동일 할 수 있다.
MBE에 의한 AlN 핵생성 레이어 성장을 위해, 반응기의 시작 온도는 500-1000℃의 범위일 수 있고, 다시 말해 MOCVD 및 HVPE에 의한 성장에 비해 낮을 수 있다. 낮은 시작 온도는 MBE를 사용하는 성장 동안 낮은 압력때문일 수 있다.
GaN 버퍼 레이어 성장
핵생성 레이어(예를 들어, 상술된 AlN 핵생성 레이어) 상에 버퍼 레이어의 성장이 MOCVD(또는 MOVPE) 방법에 의해 성장된 GaN 버퍼 레이어에 관하여 설명될 것이다. 대안으로서, 버퍼 레이어는 또한 HVPE 또는 MBE에 의해 증착될 수 있다.
버퍼 레이어는 바람직하게는 핵생성 레이어와 동일한 반응기 내에서 성장될 필요는 있지만 필수적이지는 않다.
GaN 버퍼 레이어 성장을 위해 사용되는 전구체는 트리메틸 갈륨, TMG, Ga(CH3)3 및 암모니아, NH3일 수 있다. 예를 들어, 전구체의 유량은 NH3의 경우 2l/min이고, TMGa의 경우 0.62ml/min일 수 있다. TMGa 버블러(bubbler)를 통해 흐르는 운반 가스, 예를 들어 H2의 유량은 42 ml/min일 수 있다. 전구체는 실온에서 제공 될 수 있다. 대안으로서, 하나 이상의 전구체는 유량을 증가시키기기 위해 가열될 수 있고, 따라서 GaN 버퍼 레이어의 성장률을 증가시킬 수 있다.
각 전구체의 흐름은 전구체 용기와 반응기 사이에 위치 할 수 있는 적어도 하나의 질량 흐름 제어기에 의해 제어 될 수 있다. 전구체의 각각 또는 모두는 H2, N2 또는 Ar과 같은 운반 가스에 의해 반응기로 이동될 수 있다. 반응기의 온도는 GaN 레이어의 성장 시 약 1050℃일 수 있다. GaN 성장 시의 반응기 내의 압력은 약 50mbar일 수 있다.
온도 및 압력이 안정화될 때 GaN 버퍼 레이어의 성장이 시작될 수 있다. 이러한 조건 하에서, GaN 레이어의 성장 속도는 시간 당 약 700 내지 2000nm일 수 있다. 바람직하게는, GaN 버퍼 레이어의 두께는, 예를 들어 HEMT 장치의 경우 SiC/AlN/GaN 구조에서 약 1 내지 4㎛일 수 있다.
SiC/AlN/GaN의 특성
SiC/AlN/GaN 반도체 소자 구조의, 다시 말해 SiC 기판의 전처리 및 AlN 성장 시 시작 온도의 상승을 갖는, 계면은 본원에 개시된 방법에 의해 제조되고, SiC/AlN/GaN 기준 반도체 소자 구조의 계면은 X-선 회절(XRD)에 의해 특성화된 종래 기술의 방법에 따라 제조된다. 종래 기술의 방법에 따른 구조는 SiC 기판의 전처리 및 AlN 핵생성 레이어 성장 시 온도 상승없이 제조되었다. 반응기의 온도 및 성장 시 압력과 같은 다른 파라미터는 AlN 핵생성 레이어와 GaN 버퍼 레이어 성장 모두에 대하여 동일했다. 두 구조는 MOCVD와 동일한 반응기로 제조되었다.
본원에 개시된 방법에 따라 성장된 AlN 핵생성 레이어의 두께는 38nm였고, 종래 기술의 방법에 따라 성장된 AlN 핵생성 레이어의 두께는 35nm 였다. 본원에 개시된 방법에 따라 성장된 AlN 핵생성 레이어 상에 성장된 GaN 버퍼 레이어 및 종래 기술에 따라 성장된 AlN 핵생성 레이어 상에 성장된 GaN 버퍼 레이어의 두께는 모두 1.8㎛였다.
동일한 물질에 대한 (002), (102), (103), (104), (105)와 같은 상이한 XRD 평면의 XRD 측정은 로킹 커브의 상이한 피크 폭을 초래한다. (002) 평면은 스크류-형 전위의 정보를 제공하고, (102), (103), (104), (105) 평면은 다른 정도에 대하여 엣지-형 및 혼합-형 전위의 정보를 제공한다. (105) 평면은 보통 (102), (103), (104) 평면보다 더 좁은 피크 폭을 제공한다.
좁은 록킹 커브는 전위 밀도가 낮아 넓은 록킹 커브에 비해 개선된 결정성을 나타낸다. 레이어가 두꺼울수록 결정성이 더 우수하고, 따라서 상기 물질에 대하여 더 좁은 피크 폭을 얻을 수 있다.
도 3a에서, 본원에 개시된 방법에 따라 성장된 AlN 핵생성 레이어는 105 arcsec의 FWHM(Full Width Half Maximum)을 갖는 AlN (105) 피크의 록킹 커브를 나타낸다. 대조적으로, 종래 기술의 방법에 의해 성장된 기준 AlN 핵생성 레이어는 703 arcsec의 FWHM을 갖는 AlN (105) 피크의 넓은 로킹 커브를 갖는다. 일반적으로, AlN (105) 피크에 대한 FWHM은 본원에 개시된 방법에 의해 생성된 AlN 핵생성 레이어의 경우 30-200 arcsec이다.
도 3b는 종래 기술의 방법에 의해, 그리고 온도 상승을 사용하는 본원에 개시된 방법에 의해 성장된 AlN 핵생성 레이어의 AlN (002) 피크의 로킹 커브를 각각 도시한다. 본 방법에 의해 성장된 AlN 핵생성 레이어의 AlN (002) 피크는 42 arcsec의 FWHM을 갖고, 반면에 종래 기술의 방법에 의해 성장된 기준 AlN 핵생성 레이어의 AlN (002) 피크는 더 넓고, 99 arcsec의 FWHM을 갖는다.
따라서, 이것은 종래 기술에 따라 제조된 AlN 핵생성 레이어와 비교하여 본원에 개시된 방법에 의해 제조된 AlN 핵생성 레이어의 개선된 결정성을 나타낸다.
AlN 핵생성 레이어의 전위 밀도는, XRD로 측정했을 때 cm2 당 109 이하일 수 있고, 도 5b에 도시된 핵생성 레이어의 경우 그것은 cm2 당 약 5×108 이다. 일반적으로, 불순물 레벨은 AlN의 경우 cm3 당 5×1019 미만일 수 있다.
본원에 개시된 방법에 의해 성장된 SiC/AlN/GaN 소자 구조에서의 GaN 버퍼 레이어의 GaN (102) 피크 및 종래 기술의 방법에 의해 성장된 SiC/AlN/GaN 소자 구조에서의 기준 GaN 버퍼 레이어의 로킹 커브가 각각 도 4a에 도시된다. 기준 GaN 버퍼 레이어는 491 arcsec의 FWHM를 갖는 GaN (102) 피크를 갖고, 반면에 본원에 개시된 방법에 의해 성장된 GaN 버퍼 레이어의 대응하는 피크는 더 좁고, 기준 GaN 버퍼 레이어에 비해 개선된 결정성을 나타내는 205 arcsec의 FWHM을 갖는다. 일반적으로 GaN (102) 피크의 로킹 커브는 본원에 개시된 방법에 의해 성장된 SiC/AlN/GaN 소자 구조에서 GaN 버퍼 레이어의 경우 100-250 Arcsec의 FWHM을 갖는다.
마지막으로, 도 4b에서 종래 기술의 방법에 의해, 그리고 본원에 개시된 방법에 의해 성장된 SiC/AlN/GaN 소자 구조에서의 GaN 레이어의 GaN (002) 피크의 로킹 커브가 도시된다. 기준 GaN 레이어의 GaN (002) 피크는 207 arcsec의 FWHM을 갖고, 반면에 본원에 개시된 방법에 따라 제조된 GaN 레이어의 GaN (002) 피크는 62 arcsec의 더 좁은 FWHM을 갖는다. 따라서, AlN 핵생성 레이어와 유사하게 GaN 버퍼 레이어 또한 개선된 결정성을 나타낸다.
GaN 버퍼 레이어의 전위 밀도는, XRD로 측정했을 때 cm2 당 1×108 내지 7×108일 수 있다. 일반적으로, GaN에 대한 불순물 레벨은 cm2 당 1×1019 미만일 수 있다.
도 5a 및도 5b는 HEMT 소자 구조의, SiC 기판 상에, 각각 릴렉스되고 완전히 스트레인된 AlN을 도시하는 상호 공간 맵(rlu = 상호 격자 단위(reciprocal lattice unit))을 도시한다. AlN 핵생성 레이어(및 GaN 버퍼 레이어)의 두께는 도 3a 및 도 3b에 도시된 레이어의 경우와 동일하다. 도 5a에 도시된 바와 같이, AlN 핵생성 레이어는 x 방향에서와 같이 SiC에 비해 약간 변위된다. SiC는, AIN 핵생성 레이어에 비해 상대적으로 두꺼운 두께 때문에 도 5a 및 도 5b의 동일한 위치에 있다. 본원에 개시된 방법의 사용에 의해, 완전히 스트레인된 고 결정성 AlN 핵생성 레이어가 제조될 수 있다. 완전히 스트레인된 AlN의 경우, AlN은 도 5에 도시된 바와 같이 SiC 위에 똑바로 정렬되어야 한다. 도 5a 및 도 5b의 다른 특징은 AlGaN 및 GaN의 다음 레이어들을 도시한다.
도 5a 및 도 5b 모두에서 GaN 버퍼 레이어는 릴렉스된다. 하지만, 앞서 논의된 바와 같이(도 4a 및 4b 참조), 본원에 개시된 방법에 따라 성장된 GaN 버퍼 레이어의 로킹 커브는 종래 기술의 방법에 따라 성장된 GaN 버퍼 레이어의 로킹 커브와 비교하여 더 좁고, 따라서 개선된 결정성을 나타낸다.
도 6a 및 도 6b는 각각 종래 기술의 방법에 따라, 그리고 본원에 개시된 공정에 따라 제조된 AlN 핵생성 레이어의 AFM 사진이 도시된다. 이러한 레이어들의 두께는 도 3 및 도 5에서 논의된 AlN 핵생성 레이어의 경우와 동일하다. 종래 기술에 따라, 다시 말해 SiC 기판의 전처리 및 성장 시의 온도 상승없이 제조된 AlN 핵생성 레이어는 많은 피트(pits), 다시 말해 레이어의 홀 및/또는 리세스를 나타낸다(도 6a 참조). 일반적으로, 이러한 AlN 핵생성 레이어는 ㎛ 당 약 80 내지 100 피트를 가질 수 있다. 이러한 피트의 최대 높이는 AlN 핵생성 레이어의 두께이고 최소 높이는 1nm이다. 도 6b에서 볼 수 있듯이, 상기 공정에 따라 제조된 AlN 핵생성 레이어는 더 적은 피트를 갖고, ㎛2 당 0-10피트, 바람직하게는 ㎛2 당 약 0-5피트의 완전 유착을 나타낸다.
실험적 세부 사항
전처리된 SiC 기판의 X-선 광전자 분광학(X-ray photoelectron spectroscopy; XPS) 특성화는 MAX 국립 싱크로트론 연구소에서 빔라인 I311으로 수행되었다. 140 및 750 eV의 광자 에너지에서 각각 100 meV 및 300 meV 미만의 고 에너지 해상도가 표면 코어 레벨 스펙트럼을 수집하기 위해 사용되었다.
X-선 회절(XRD) 특성화를 위해 CuKα1 방사의 λ = 0.15406nm를 갖는 고-해상도 X-선 회절계(Philips X'Pert MRD)를 AlN 및 GaN 에피택셜 레이어의 결정성을 특성화하기 위해 사용되었다. HR-XRD 시스템은 주 광학 및 보조 광학으로 각각 하이브리드 미러와 트리플-축 크리스탈이 장착되었고, 여기에서 ~ 0.003o(~ 11 arcsec)의 해상도가 달성될 수 있다.
AlN의 경우, AlN (002) 및 (105) 피크의 로킹 커브의 반값전폭(Full Width Half Maximum; FWHM)이 대칭 및 비대칭 회절 기하학 구조로 측정되었다. GaN의 경우, GaN (002) 및 (102) 피크의 로킹 커브의 FWHM이 대칭 및 스큐 회절 기하학 구조로 측정되었다.
SiC 기판 상의 AlN 에피레이어의 표면 형태는 원자 현미경(Atomic Force Microscopy; AFM)에 의해 특성화되었다. AFM 시스템(Vecco Dimension 3100)은 태핑 모드에서 적용되었다. 시스템은 수직 방향으로 0.3~1
Figure pct00001
가로 방향으로 1~5nm의 공간 해상도를 허용하고, 이것의 해상도는 시스템 배경 노이즈 및 본 연구에서 사용된5~10nm의 팁 곡률 반경에 의해 제한된다.
XRD, XPS 및 AFM에 의한 특성화는 엑스 시튜로 수행되었다.

Claims (28)

  1. SiC 기판;
    Inx1AIy1Ga1-x1-y1N 버퍼 레이어 ­여기서 x1=0-1, y1=0-1 및 x1+y1=1 이고, 바람직하게는 x1<0.05 및 y1<0.50 이고, 더욱 바람직하게는 x1<0.03 및 y1<0.30 이고, 가장 바람직하게는 x1<0.01 및 y1<0.10 임-; 및
    상기 SiC 기판과 상기 버퍼 레이어 사이에 샌드위치되는(sandwiched) Inx2AIy2Ga1-x2-y2N 핵생성 레이어 ­여기서 x2=0-1, y2=0-1 및 x2+y2=1 이고, 바람직하게는 x2<0.05 및 y2>0.50 이고, 더욱 바람직하게는 x2<0.03 및 y2>0.70 이고, 가장 바람직하게는 x2<0.01 및 y2>0.90 임-
    를 포함하고,
    X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이,
    상기 버퍼 레이어는 250 arcsec 이하의 FWHM을 갖는 (102) 피크를 갖는 로킹 커브(rocking curve)를 나타내고,
    상기 핵생성 레이어는 200 arcsec 이하의 FWHM을 갖는 (105) 피크를 갖는 로킹 커브를 나타내는 것을 특징으로 하는
    반도체 소자 구조.
  2. 제1항에 있어서,
    상기 버퍼 레이어는 GaN인
    반도체 소자 구조.
  3. 제1항 내지 제2항 중 어느 한 항에 있어서,
    상기 핵생성 레이어는 AIN인
    반도체 소자 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    SiC 폴리타입(polytype)은 4H, 6H, 또는 3C인
    반도체 소자 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 SiC의 표면은 X-선 광전자 분광법(Photoelectron Spectroscopy)에 의해 결정된 바와 같이 5% 미만의 산소 모노레이어(oxygen monolayer)를 갖는
    반도체 소자 구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 버퍼 레이어는 1 내지 4㎛, 바람직하게는 1.3 내지 3㎛ 및 가장 바람직하게는 1.5 내지 2㎛의 두께를 갖는
    반도체 소자 구조.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 핵생성 레이어는 10-100nm, 바람직하게는 10-50nm 및 가장 바람직하게는 10-40nm의 두께를 갖는
    반도체 소자 구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 핵생성 레이어의 형태(morphology)는 ㎛2 당 0 내지 10 피트(pit), 바람직하게는 ㎛2 당 0 내지 8 피트, 가장 바람직하게는 pm2 당 0 내지 5피트의 완전 유착(full coalescence)을 갖는
    반도체 소자 구조.
  9. 제1항 내지 제8항 중 어느 한 항에 따른 상기 반도체 소자 구조로부터 형성되는 반도체 소자.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 반도체 구조를 포함하는 고전자 이동도 트렌지스터(high electron mobility transistor).
  11. SiC 기판을 제공하는 단계; 및
    상기 SiC 기판 상에 Inx2AIy2Ga1-x2-y2N 핵생성 레이어를 제공하는 단계 -여기서 x2=0-1, y2=0-1이고, 바람직하게는 x2<0.05 및 y2>0.50 이고, 더욱 바람직하게는 x2<0.03 및 y2>0.70 이고, 가장 바람직하게는 x2<0.01 및 y2>0.90 이고, x2+y2=1 임-
    를 포함하고,
    상기 핵생성 레이어의 성장 시의 온도는 2분 내지 20분의 시간 주기 동안, 5-25 ℃/min까지, 바람직하게는 7-20 ℃/min까지, 가장 바람직하게는 10-15 ℃/min까지 상승되는 것을 특징으로 하는
    반도체 소자 구조의 제조 방법.
  12. SiC 기판을 제공하는 단계;
    상기 SiC 기판 상에 Inx2AIy2Ga1-x2-y2N 핵생성 레이어를 제공하는 단계 -여기서 x2=0-1, y2=0-1이고, 바람직하게는 x2<0.05 및 y2>0.50 이고, 더욱 바람직하게는 x2<0.03 및 y2>0.70 이고, 가장 바람직하게는 x2<0.01 및 y2>0.90 이고, x2+y2=1 임-;
    X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 상기 버퍼 레이어는 250 arcsec 이하의 FWHM을 갖는 (102) 피크를 갖는 로킹 커브(rocking curve)를 나타내고, 상기 핵생성 레이어는 200 arcsec 이하의 FWHM을 갖는 (105) 피크를 갖는 로킹 커브를 나타내도록 상기 핵생성 레이어 상에 Inx1AIy1Ga1-x1-y1N 버퍼 레이어를 제공하는 단계 -여기서 x1=0-1, y1=0-1 및 x1+y1=1 이고, 바람직하게는 x1<0.05 및 y1<0.50 이고, 더욱 바람직하게는 x1<0.03 및 y1<0.30 이고, 가장 바람직하게는 x1<0.01 및 y1<0.10 임-
    를 포함하는 반도체 소자 구조의 제조 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 기판은 H2, HCl, HF, HBr 또는 SiF4, Cb, 혹은 H2와 다른 것 중 어느 하나와의 조합과 같은 에칭 가스에 의해 인-시튜(in situ) 또는 엑스-시튜(ex situ)로 전처리되는
    반도체 소자 구조의 제조 방법.
  14. 제13항에 있어서,
    압력은, 적어도 1250℃의 온도에서 전처리 시 100mbar 내지 10mbar, 바람직하게는 60mbar 내지 10mbar, 가장 바람직하게는 30mbar 내지 10mbar 인
    반도체 소자 구조의 제조 방법.
  15. 제13항에 있어서,
    압력은, 적어도 1400℃의 온도에서 전처리 시 1000mbar 내지 10mbar, 바람직하게는 500mbar 내지 10mbar, 가장 바람직하게는 200mbar 내지 10mbar 인
    반도체 소자 구조의 제조 방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 에칭 가스, 바람직하게는 H2는 20 내지 30l/min 유량(flow rate)으로 제공되고, 또는/추가로 HCl은 100 내지 200ml/min의 유량으로 제공되는
    반도체 소자 구조의 제조 방법.
  17. 제11항 내지 제16항 중 어느 한 항에 있어서,
    상기 핵생성 레이어 및 상기 버퍼 레이어 중 적어도 하나는 유기금속화학증착법(Metal Organic Chemical Vapor Deposition; MOCVD) 또는 유기금속 기상 성장법(Metal Organic Vapor Phase Epitaxy; MOVPE), 증기액상증착법(Hydride Vapor Phase Epitaxy; HVPE), 또는 분자선 성장법(Molecular Beam Epitaxy; MBE)에 의해 성장되는
    반도체 소자 구조의 제조 방법.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서,
    MOCVD 또는 MOVPE에 의한 핵생성 성장을 위한 전구체들 중 적어도 하나는 Al2(CH3)6와 같은 금속-유기물이고, 다른 하나는 NH3 인
    반도체 소자 구조의 제조 방법.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서,
    상기 전구체들은 Ar, H2 또는 N2와 같은 적어도 하나의 운반 가스에 의해 제공되는
    반도체 소자 구조의 제조 방법.
  20. 제11항 내지 제19항 중 어느 한 항에 있어서,
    상기 핵생성 레이어의 성장 시의 압력은, MOCVD 또는 MOVPE의 경우, 200mbar 내지 10mbar, 바람직하게는 100mbar 내지 20mbar, 가장 바람직하게는 60mbar 내지 40mbar 인
    반도체 소자 구조의 제조 방법.
  21. 제11항 내지 제20항 중 어느 한 항에 있어서,
    상기 핵생성 레이어의 성장 시의 시작 온도는, MOCVD 또는 MOVPE의 경우, 800℃ 내지 1150℃, 바람직하게는 900℃-1100℃, 가장 바람직하게는 950℃-1050℃ 인
    반도체 소자 구조의 제조 방법.
  22. 제11항 내지 제21항 중 어느 한 항에 있어서,
    상기 핵생성 레이어의 성장률(growth rate)은, MOCVD 또는 MOVPE의 경우, 100nm/h 내지 1000nm/h, 바람직하게는 150nm/h 내지 600nm/h, 가장 바람직하게는 200nm/h 내지 400nm/h 인
    반도체 소자 구조의 제조 방법.
  23. 제11항 내지 제22항 중 어느 한 항에 있어서,
    상기 핵생성 레이어의 성장 시의 압력은, HVPE의 경우, 200mbar 내지 10mbar, 바람직하게는 100mbar 내지 20mbar, 가장 바람직하게는 60mbar 내지 40mbar 인
    반도체 소자 구조의 제조 방법.
  24. 제23항에 있어서,
    상기 핵생성 레이어의 성장 시의 시작 온도는, HVPE의 경우, 800℃ 내지 1200℃, 바람직하게는 900℃ 내지 1150℃, 가장 바람직하게는 950℃ 내지 1100℃ 인
    반도체 소자 구조의 제조 방법.
  25. 제23항 또는 제24항에 있어서,
    상기 핵생성 레이어의 성장률은, HVPE의 경우, 1㎛/h 내지 100pm/h, 바람직하게는 5pm/h 내지 50pm/h, 가장 바람직하게는 10pm/h 내지 20pm/h 인
    반도체 소자 구조의 제조 방법.
  26. 제11항 내지 제25항 중 어느 한 항에 있어서,
    상기 핵생성 레이어의 성장 시의 압력은, MBE의 경우, 1×10-3 mbar 내지 1×10-7 mbar, 바람직하게는 5×10 -3 mbar 내지 1×10-6 mbar, 가장 바람직하게는 1×10-4 mbar 내지 1×10-5 mbar 인
    반도체 소자 구조의 제조 방법.
  27. 제26항에 있어서,
    상기 핵생성 레이어의 성장 시의 시작 온도는, MBE의 경우, 500℃ 내지 1000℃, 바람직하게는 550℃ 내지 900℃, 가장 바람직하게는 600℃ 내지 800℃ 인
    반도체 소자 구조의 제조 방법.
  28. 제26항 또는 제27항 중 어느 한 항에 있어서,
    상기 핵생성 레이어의 성장률은, MBE의 경우,100nm/h 내지 1000nm/h, 바람직하게는 200nm/h 내지 800nm/h, 가장 바람직하게는 400nm/h 내지 600nm/h 인
    반도체 소자 구조의 제조 방법.
KR1020177021756A 2015-01-09 2015-01-09 반도체 소자 구조 및 그 제조 방법 KR102308342B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/050353 WO2016110332A1 (en) 2015-01-09 2015-01-09 Semiconductor device structure and methods of its production

Publications (2)

Publication Number Publication Date
KR20170098317A true KR20170098317A (ko) 2017-08-29
KR102308342B1 KR102308342B1 (ko) 2021-10-01

Family

ID=52358761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021756A KR102308342B1 (ko) 2015-01-09 2015-01-09 반도체 소자 구조 및 그 제조 방법

Country Status (7)

Country Link
US (2) USRE49285E1 (ko)
EP (2) EP3882957A1 (ko)
JP (1) JP6893883B2 (ko)
KR (1) KR102308342B1 (ko)
CN (1) CN107210192B (ko)
TW (1) TWI707380B (ko)
WO (1) WO2016110332A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200141081A (ko) * 2018-04-11 2020-12-17 아익스트론 에스이 핵형성 층 증착 방법
KR20210080719A (ko) * 2019-12-20 2021-07-01 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법
KR102442730B1 (ko) * 2021-12-23 2022-09-13 주식회사 쎄닉 탄화규소 분말, 이를 이용하여 탄화규소 잉곳을 제조하는 방법 및 탄화규소 웨이퍼

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600645B2 (en) * 2016-12-15 2020-03-24 Samsung Electronics Co., Ltd. Manufacturing method of gallium nitride substrate
KR102330907B1 (ko) * 2017-07-20 2021-11-25 스웨간 에이비 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
CN111690907B (zh) * 2019-03-15 2023-04-18 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用
TW202343552A (zh) 2022-03-15 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置及半導體裝置之製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106842A1 (en) * 2001-02-07 2002-08-08 Neudeck Philip G. Methods for growth of relatively large step-free sic crystal surfaces
JP2006066834A (ja) * 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
US20070141823A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
KR20080088993A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 다층 ＳｉＣ 웨이퍼 및 그의 제조방법
JP2009001888A (ja) * 2007-06-25 2009-01-08 Fuji Electronics Industry Co Ltd 誘導加熱装置の焼入条件監視装置及び焼入条件監視方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20140264363A1 (en) * 2013-03-14 2014-09-18 Mingwei Zhu Oxygen Controlled PVD Aluminum Nitride Buffer for Gallium Nitride-Based Optoelectronic and Electronic Devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853666B2 (en) * 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP5466505B2 (ja) * 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
CN102130223B (zh) * 2010-12-06 2012-07-25 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN102593291B (zh) * 2011-01-07 2014-12-03 山东华光光电子有限公司 一种氮化物分布式布拉格反射镜及制备方法与应用
CN102522502B (zh) * 2012-01-10 2013-12-25 西安电子科技大学 基于SiC衬底的太赫兹GaN耿氏二极管及其制作方法
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
DE102012103686B4 (de) * 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
US9281441B2 (en) * 2013-05-23 2016-03-08 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
JP2014241387A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 基板、基板の製造方法、及び電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106842A1 (en) * 2001-02-07 2002-08-08 Neudeck Philip G. Methods for growth of relatively large step-free sic crystal surfaces
JP2006066834A (ja) * 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
US20070141823A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
KR20080088993A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 다층 ＳｉＣ 웨이퍼 및 그의 제조방법
JP2009001888A (ja) * 2007-06-25 2009-01-08 Fuji Electronics Industry Co Ltd 誘導加熱装置の焼入条件監視装置及び焼入条件監視方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20140264363A1 (en) * 2013-03-14 2014-09-18 Mingwei Zhu Oxygen Controlled PVD Aluminum Nitride Buffer for Gallium Nitride-Based Optoelectronic and Electronic Devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shung Qu et al., "Influence of the growth temperature of AlN buffer on the quality and stress of GaN films grown on 6H.SiC substrate by MOVPE", Journal of Alloys and Compounds, Vol.502, pp.417-422* *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200141081A (ko) * 2018-04-11 2020-12-17 아익스트론 에스이 핵형성 층 증착 방법
KR20210080719A (ko) * 2019-12-20 2021-07-01 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법
KR102442730B1 (ko) * 2021-12-23 2022-09-13 주식회사 쎄닉 탄화규소 분말, 이를 이용하여 탄화규소 잉곳을 제조하는 방법 및 탄화규소 웨이퍼

Also Published As

Publication number Publication date
TW201640560A (zh) 2016-11-16
USRE49285E1 (en) 2022-11-08
US10269565B2 (en) 2019-04-23
EP3243212A1 (en) 2017-11-15
JP2018509776A (ja) 2018-04-05
CN107210192A (zh) 2017-09-26
TWI707380B (zh) 2020-10-11
JP6893883B2 (ja) 2021-06-23
EP3243212B1 (en) 2021-06-09
WO2016110332A1 (en) 2016-07-14
EP3882957A1 (en) 2021-09-22
US20170365469A1 (en) 2017-12-21
KR102308342B1 (ko) 2021-10-01
CN107210192B (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
KR102308342B1 (ko) 반도체 소자 구조 및 그 제조 방법
US6733591B2 (en) Method and apparatus for producing group-III nitrides
EP1977028B1 (en) Process for growth of low dislocation density gan
US10192737B2 (en) Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors
WO2009098979A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
Su et al. Stress engineering with AlN/GaN superlattices for epitaxial GaN on 200 mm silicon substrates using a single wafer rotating disk MOCVD reactor
TWI786156B (zh) 用於高電子遷移率電晶體之異質結構及其製造方法
Deng et al. The growth optimization and mechanism of N-polar GaN films with an in situ porous SiN x interlayer
US20240047203A1 (en) Monolithic remote epitaxy of compound semi conductors and 2d materials
Liang et al. Indium-surfactant-assisted epitaxial growth of semi-polar $$\left (11\overline {2} 2\right) $$ plane AlGaN films.
Ha et al. Effects of the group V/III ratio and a gan inter-layer on the crystal quality of InN grown by using the hydride vapor-phase epitaxy method
KR20240064288A (ko) 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
Henry et al. AlGaN Multiple Quantum Wells and AlN Grown in a Hot-wall MOCVD for Deep UV Applications
Jain Epitaxial deposition of low-defect AlN and AlGaN films
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant