KR20240064288A - 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막 - Google Patents

질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막 Download PDF

Info

Publication number
KR20240064288A
KR20240064288A KR1020220146113A KR20220146113A KR20240064288A KR 20240064288 A KR20240064288 A KR 20240064288A KR 1020220146113 A KR1020220146113 A KR 1020220146113A KR 20220146113 A KR20220146113 A KR 20220146113A KR 20240064288 A KR20240064288 A KR 20240064288A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
buffer layer
thin film
layer
substrate
Prior art date
Application number
KR1020220146113A
Other languages
English (en)
Inventor
남옥현
김민호
최의호
Original Assignee
한국공학대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국공학대학교산학협력단 filed Critical 한국공학대학교산학협력단
Priority to KR1020220146113A priority Critical patent/KR20240064288A/ko
Priority to US18/379,107 priority patent/US20240154001A1/en
Publication of KR20240064288A publication Critical patent/KR20240064288A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)

Abstract

질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막을 개시한다. 질화물 반도체의 제조방법은, 기판을 준비하는 단계; 상기 기판 상에 3차원 구조의 박막을 성장시켜 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 질화물 반도체층을 형성하는 단계;를 포함할 수 있다.

Description

질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막{METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR AND NITRIDE SEMICONDUCTOR FILM}
본 개시의 실시 예들에 따른, 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막을 제공한다.
최근에는 밴드갭이 높을수록 소자의 신뢰성이 높아짐에 따라 밴드갭이 매우 넓은 물질을 개발하기 위한 연구가 많이 진행되고 있다. 우주 방사선을 포함한 극한 환경이나 금성과 같은 고온 환경(> 400 ℃)에서 안정적으로 작동할 수 있는 반도체는 많은 응용 분야에서 필요하다. 질화알루미늄(AlN)은 질화물 중 가장 높은 밴드갭(6.2eV)을 갖고 열전도성 및 분극 특성이 우수하기 때문에 이러한 응용 분야의 유망한 후보이다.
AlN의 이러한 특성은 극한 환경에서 작동할 수 있는 전자 및 광학 장치에서 좋은 재료가 된다. AlN 필름은 주로 Si, SiC 및 사파이어와 같은 기판에서 성장된다. 사파이어 기판은 일반적으로 자외선 영역에서 작동하는 광학 장치의 템플릿으로 사용된다.
전자 장치에 적용하기 위해 AlN은 일반적으로 Si 및 SiC 기판에서 성장한다. Si 기판은 저렴하고 크기가 크다는 장점이 있다. 또한, SiC의 우수한 물리적 특성은 고전력 및 고주파 장치에 적합하다. 그러나 사파이어의 열전도율이 좋지 않아 전자 장치에 사용이 제한된다. 또한, SiC 상에서 AlN의 성장에 대한 연구는 균열 없이 고품질의 AlN을 성장시키는 것이 어렵기 때문에 매우 제한적이다. 일반적으로 SiC에서 성장된 AlN 박막은 약 30 nm의 임계 두께를 갖는다. 그러나 700 nm의 임계 두께는 특수 처리 기술이 필요하고, 열팽창 계수의 차이로 인해 박막에 인장 변형이 발생하여 크랙이 발생한다. 따라서 후막을 성장시키기 위해서는 변형을 완화할 수 있는 성장 기술이 중요하다.
전술한 배경기술은 발명자가 본원의 개시 내용을 도출하는 과정에서 보유하거나 습득한 것으로서, 반드시 본 출원 전에 일반 공중에 공개된 공지기술이라고 할 수는 없다.
기존의 SiC 상에서 AlN의 성장 공정은 열팽창계수의 차이와 격자상수차이 등의 문제로 균열 없이 고품질의 AlN을 성장시키는 것이 어렵기 때문에 매우 제한적이다. 또한, 기존의 SiC 상에서 AlN의 성장 공정은 기판의 패터닝과 같은 추가적인 외부 처리로 인한 공정비용추가뿐만 아니라 고온과 저온의 반복구조를 통한 다중 인터페이스로 인한 응력 발생과 같은 문제를 유발할 수 있다.
이에 언급된 문제점을 해결하기 위해서, 본 개시의 실시 예들에 따른 질화물 반도체의 제조방법은, 저온 성장 공정에 의한 3차원(3D) 버퍼층을 생성한 이후에 3차원(3D) 버퍼층 상(예: 표면 상)에서3족 질화물 반도체(예: AlN) 박막(예: 필름)을 성장시켜 고품질 3족 질화물 반도체를 획득할 수 있다. 이는 3차원(3D) 버퍼층에 의해 추가 마스크 등의 적용 없이 자가 조립된 나노 공극에 의해 품질을 저해하는 요소(예: 크랙 또는 응력)의 발생을 방지하여 고품질 3족 질화물 반도체 박막을 성장시킬 수 있다.
일 실시 예들에 따른, 질화물 반도체의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 3차원 구조의 박막을 성장시켜 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 질화물 반도체층을 형성하는 단계;를 포함할 수 있다.
일 실시 예에 따라, 상기 기판은 실리콘, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물 및 이들의 조합 중 적어도 하나 이상을 포함할 수 있다. 일 실시 예에 따라, 상기 기판의 크기는 1 인치 이상인 것일 수 있다.
일 실시 예에 따라, 상기 버퍼층을 형성하는 단계는 기상증착 방식을 이용하고, 상기 버퍼층을 형성하는 단계는 1200 ℃ 이하의 온도 및 10초 이상의 시간 동안에 3차원 구조의 박막을 성장시키는 것일 수 있다.
일 실시 예에 따라, 상기 버퍼층과 상기 질화물 반도체층의 경계면에 나노 공극을 포함하는 것일 수 있다.
일 실시 예에 따라, 상기 질화물 반도체층을 형성하는 단계는, 1000 ℃ 내지 1400 ℃ 온도에서 10 초 이상 동안 상기 버퍼층 상에서 질화물 반도체를 수직 방향으로 성장시키는 것일 수 있다.
일 실시 예에 따라, 상기 3차원 구조의 박막은 3족 질화물 반도체 물질을 포함하고, 상기 3차원 구조의 박막은 상기 질화물 반도체층과 동일하거나 상이한 3족 질화물 반도체 물질을 포함하는 것일 수 있다.
일 실시 예에 따라, 상기 3차원 구조의 박막은 단결정의 3족 질화물 반도체 물질을 포함하는 것일 수 있다.
일 실시 예에 따라, 상기 버퍼층의 두께는 1 nm 내지 1 ㎛이고, 상기 질화물 반도체층의 두께는 10 nm 내지 10 ㎛인 것일 수 있다.
일 실시 예들에 따른, 질화물 반도체 박막은 기판; 상기 기판 상에 3차원 구조의 박막인 버퍼층; 및 상기 버퍼층 상에 질화물 반도체층;을 포함할 수 있다.
일 실시 예에 따라, 상기 버퍼층은 나노 공극을 포함하는 것일 수 있다.
일 실시 예에 따라, 상기 질화물 반도체층은 크랙-프리(free)인 것일 수 있다.
일 실시 예에 따라,상기 질화물 반도체 박막은 본 개시의 실시 예들에 따른 방법 중 적어도 하나에 의해 제조된 것일 수 있다.
실시 예들에 따라, 저온공정으로 3차원 구조를 갖는 버퍼층(즉, LT 버퍼층)를 도입하여 고품질 3족 반도체 박막(예: AlN 박막)을 성장시킬 수 있다. 이는 3족 반도체 박막 내에 나노 공극을 내장시켜 박막의 변형을 완화시키고 결함 형성을 감소시킬 수 있다.
실시 예들에 따라, 본 개시의 3족 질화물 박막(예: AlN 박막)은 차세대 전자 및 광학 장치 분야(예: 광자 디바이스 분야)에 응용 가능한 재료로 활용될 수 있다.
도 1은 실시 예들에 따른, 질화물 반도체의 제조방법의 공정 흐름을 나타낸 것이다.
도 2는 실시 예들에 따라, (a) 850 ℃, (b) 950 ℃, (c) 1050 ℃, (d) 1150 ℃, (e) 1250 ℃, (e) 1250 ℃ 및 (f) 1350 ℃에서 성장한 AlN 버퍼층의 FE SEM 이미지이다.
도 3은 실시 예들에 따라, 성장 온도의 함수로서 AlN 버퍼층의 (002) 및 (102) reflection의 XRC FWHM를 나타낸 것이다.
도 4는 실시 예들에 따라, (a) 200초, (b) 400초, (c) 600초, (d) 800초 동안 LT 버퍼(성장 온도1050 ℃)층 상에서 성장한 AlN 층 및 (e) 버퍼층 없이 성장한 AlN 층의 FESEM 이미지이다.
도 5는 실시 예들에 따라, (a) LT 버퍼층(1050 ℃) 있고 버퍼층이 다른 기간 동안 과도하게 성장하지 않은 AlN 층의 라만 스펙트럼 및 (b) E2 고피크 및 잔류 응력에 상응하는 라만 이동이다.
도 6은 실시 예들에 따라, LT 버퍼(1050 ℃)에서 2400초 동안 2.5 ㎛ 두께의 AlN 층에 대해 성장한 (a)(002) 및 (b)(102)의 X선 로킹 곡선(X-ray rocking curves)이다.
도 7은 실시 예들에 따라, AlN 층의 명시야 단면 TEM 이미지로서, g = 11-20를 이용하여 직사각형 상자로 정의된 버퍼 근접 영역의 확대된 이미지에 따라 LT 버퍼층(1050 ℃) 상에 2400초 동안 성장한 2.5μm 두께의 AlN 층의 명시야 단면 TEM 이미지이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성요소 사이에 또 다른 구성요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
또한, 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다.
어느 하나의 실시예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
도 1은 실시 예들에 따른, 질화물 반도체의 제조방법의 공정 흐름을 나타낸 것으로, 도 1을 참조하면, 기판을 준비하는 단계(100); 3차원 구조의 버퍼층을 형성하는 단계(200) 및 질화물 반도체층을 형성하는 단계(300)를 포함할 수 있다.
일 실시 예에 따라, 기판을 준비하는 단계(100)는 질화물 반도체 결정 성장이 가능하고 적용되는 용도에 따라 선택될 수 있다. 일 실시 예에 따라, 기판은 사파이어(Al2O3), 실리콘(예: Si), 실리콘 산화물(예: SiO2), 실리콘 질화물, 실리콘 탄화물(예: SiC), GaN, GaAs, AlN 및 이들의 조합 중 적어도 하나 이상을 포함할 수 있으나, 이에 제한되지 않는다. 어떤 예에서 기판은 결정성이 양호한 III족 질화물 반도체 결정이 표면에 에피택셜 성장되고 적층할 수 있는 것일 수 있다. 어떤 예에서 기판은 사파이어, 실리콘 탄화물(예: SiC) 및 실리콘에서 선택될 수 있다. 일 실시 예에 따라, 상기 기판의 크기는 1인치 이상; 2 인치 이상; 6 인치 이상; 또는 12 인치 이상의 웨이퍼 크기일 수 있다. 일 실시 예에 따라, 상기 기판은 플라즈마 또는 고온 가스(예: 900 ℃ 이상의 온도)로 세척될 수 있다.
일 실시 예에 따라, 3차원 구조의 버퍼층을 형성하는 단계(200)는 기판 상(예: 표면 상)에서 3차원 구조의 박막을 성장시켜 버퍼층을 형성할 수 있다. 일 실시 예에 따라, 버퍼층은 물리적 기상증착, 화학적 기상증착 등의 기상증착을 이용할 수 있다. 예를 들어, 스퍼터링 방법(Sputtering), 진공 증착(vacuum evaporation) ALD(Atomic Layer Deposition), 열증착(Thermal evaporation) MOCVD(Metal-Organic Chemical Vapour Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapour Phase Epitaxy) 등과 같은 기상 증착법을 이용하여 형성될 수 있으나, 이에 제한되지 않는다. 어떤 예에서 V족 원소(예: 질소 원소)를 포함하는 가스 및 3(III)족 원소 재료를 플라즈마 활성화하여 반응시켜 III족 질화물 반도체를 형성할 수 있다. 어떤 예에서 MOCVD를 이용할 수 있다.
일 실시 예에 따라, 3차원 구조의 버퍼층을 형성하는 단계(200)는 1300 ℃ 이하; 1250 ℃ 이하; 1200 ℃ 이하; 1150 ℃ 이하; 1100 ℃ 이하; 1050 ℃ 이하; 950 ℃ 이하; 900 ℃ 이하; 800 ℃ 이하; 700 ℃ 이하; 600 ℃ 이하; 500 ℃ 이하; 450 ℃ 이하; 400 ℃ 이상; 400 ℃ 이상; 450 ℃ 이상; 500 ℃ 이상; 600 ℃ 이상; 700 ℃ 이상; 800 ℃ 이상; 900 ℃ 이상; 950 ℃ 이상; 1000 ℃ 이상; 또는 1050 ℃ 이상의 성장(또는 증착) 온도에서 10 초 이상; 100초 이상; 200초 이상; 300 초 이상; 500 초 이상; 800초 이상; 1000초 이상 동안에 3차원 구조의 박막을 성장시킬 수 있다. 어떤 예에서 바람직하게는 1150 ℃ 이하; 1100 ℃ 이하; 또는 1050 ℃ 이하일 수 있다. 어떤 예에서 450 ℃ 내지 1150 ℃; 450 ℃ 내지 1100 ℃; 450 ℃ 내지 1050 ℃; 450 ℃ 내지 1000 ℃일 수 있다.
일 실시 예에 따라, 3차원 구조의 버퍼층을 형성하는 단계(200)는 고압 또는 저압에서 진행될 수 있으며, 어떤 예에서 10 hPa 내지 500 hPa의 압력 내에서 진행될 수 있다. 어떤 예에서 10 hPa 이하; 5 hPa 이하; 1 hPa 이하; 0.1 hPa 이하; 또는 0.01 hPa 이하; 또는 0.001 내지 1e-7 hPa에서 진행될 수 있다. 어떤 예에서 기재된 온도, 시간 및/또는 압력을 적용하여 3차원 구조의 표면을 가지면서 다결정성과 같은 매크로 결함을 낮추거나 미포함하는 버퍼층을 형성하고, 다음 공정에 진행되는 질화물 반도체층의 수직 성장을 유도하고 층 내(예: 경계면 또는 근접 영역)에 자가조립된 공극(예: 나노 공극(void)를 형성할 수 있다.
일 실시 예에 따라, 3차원 구조의 버퍼층을 형성하는 단계(200)에서 V족 전구체 대 III족 전구체의 몰비는 100 이상; 200 이상; 500 이상; 1000 이상; 1500 이상; 2000 이상; 또는 200 내지 1000; 250 내지 450; 250 내지 350; 또는 약 300인 것일 수 있다. 어떤 예에서 기재된 범위 내에서 고품질의 질화물 반도체층을 형성할 수 있다.
일 실시 예에 따라, 3차원 구조의 버퍼층을 형성하는 단계(200)에서 V족 전구체 및 III족 전구체의 유량은 50 sccm 이상; 100 sccm 이상; 150 sccm 내지 250 sccm 일 수 있다.
일 실시 예에 따라, 상기 3차원 구조의 박막은 단결정의 3족 질화물 반도체 조직을 포함할 수 있으며, 예를 들어, 상기 3차원 구조의 박막 중 5 % 이하의 다결정성, 2 % 이하의 다결정성, 1 % 이하의 다결정성, 0.5 % 이하의 다결정성 또는 약 0%의 다결정성을 포함할 수 있다. 어떤 예에서 다결성-미포함(또는, 프리(FREE)일 수 있다. 어떤 예에서 다결정성과 같은 거시적 결함을 낮추어 다음에 성장되는 질화물 반도체층의 품질을 향상시킬 수 있다.
일 실시 예에 따라, 상기 버퍼층의 두께는 1 nm 내지 1 ㎛; 2 nm 내지 900 nm; 5 nm 내지 600 nm; 5 nm 내지 300 nm; 10 nm 내지 100 nm; 5 nm 내지 50 nm;일 수 있다. 기재된 두께 범위 내에 고품질의 3족 질화물 반도체를 형성할 수 있다.
일 실시 예에 따라, 상기 버퍼층은 나노 공극을 포함하고, 상기 나노 공극의 크기는 1 nm 내지 1 ㎛ 인 것일 수 있다. 어떤 예에서 기재된 두께 범위 내에 고품질의 3족 질화물 반도체를 형성할 수 있다.
일 실시 예에 따라, 상기 버퍼층은 3족 질화물 반도체 물질을 포함할 수 있으며, Al, Ga, In 및 이들의 조합에서 선택된 적어도 하나 이상의 3족 원소를 포함할 수 있다. 필요에 따라, Ge, Si, Mg, Ca, Zn, Be, P, Sb및 As 등의 원소를 더 포함할 수 있다. 예를 들어, AIN, GaAlN, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb 등일 수 있으나, 이에 제한되지 않는다. 어떤 예에서는 AIN일 수 있다. 어떤 예에서는 상기 버퍼층은 다음 단계에서 형성되는 질화물 반도체층과 동일하거나 상이한 3족 질화물 반도체 물질을 포함할 수 있다. 바람직하게는 질화물 반도체층과 동일한 3족 질화물 반도체 물질을 포함하고 버퍼층의 형성 이후에 재성장 공정으로 질화물 반도체층을 형성할 수 있다.
일 실시 예에 따라, 질화물 반도체층을 형성하는 단계(300)는 버퍼층 상에 질화물 반도체층을 성장시키는 것으로, 버퍼층의 형성 이후에 온도를 변화시켜(예: 더 높은 온도) 연속 공정으로 진행될 수 있다.
일 실시 예에 따라, 질화물 반도체층을 형성하는 단계(300)는 일 실시 예에 따라, 물리적 기상증착, 화학적 기상증착 등의 기상증착을 이용할 수 있다. 예를 들어, 스퍼터링 방법(Sputtering), 진공 증착(vacuum evaporation) ALD(Atomic Layer Deposition), 열증착(Thermal evaporation) MOCVD(Metal-Organic Chemical Vapour Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapour Phase Epitaxy) 등과 같은 기상 증착법을 이용하여 형성될 수 있으나, 이에 제한되지 않는다. 어떤 예에서 V족 원소를 포함하는 가스 및 3족 원소 재료를 플라즈마 활성화하여 반응시켜 III족 질화물 반도체를 형성할 수 있다. 어떤 예에서 MOCVD를 이용할 수 있다. 어떤 예에서 버퍼층의 형성 공정과 동일한 기상 증착법을 이용할 수 있다.
일 실시 예에 따라, 질화물 반도체층을 형성하는 단계(300)는, 1000 ℃ 이상; 1100 ℃ 이상; 1200 ℃ 이상 또는 1200 ℃ 내지 1400 ℃ 온도에서 10 초 이상; 100초 이상; 200초 이상; 300 초 이상; 500 초 이상; 800초 이상; 1000초 이상 동안에 상기 버퍼층 상에서 질화물 반도체를 성장시킬 수 있다. 일 실시 예에 따라, 질화물 반도체층을 형성하는 단계(300)는 고압 또는 저압에서 진행될 수 있으며, 어떤 예에서 10 hPa 내지 500 hPa의 압력 내에서 진행될 수 있다. 어떤 예에서 10 hPa 이하; 5 hPa 이하; 1 hPa 이하; 0.1 hPa 이하; 또는 0.01 hPa 이하; 또는 0.001 내지 1e-7 hPa에서 진행될 수 있다. 어떤 예에서 50 hPa 내지 500 hPa의 압력 내에서 진행될 수 있다. 어떤 예에서 버퍼층 보다 더 높은 온도에서 성장될 수 있다. 어떤 예에서 성장 중에 상기 질화물 반도체층은 나노 공극이 내장될 수 있으며, 예를 들어, 버퍼층과 경계면 또는 경계면의 근접 영역에서 자가 조립된 나노 공극을 형성하고 수직 성장(vertical growth)을 촉진시킬 수 있다. 어떤 예에서 상기 질화물 반도체층 중 수평 성장(horizontal growth) 대 수직 성장(vertical growth)의 비율(%)은 50 미만 : 50 초과 내지 1 : 99; 30 : 70 내지 5 : 95; 또는 20 : 80 내지 5 : 95일 수 있다. 어떤 예에서 나노 공극이 질화물 반도체층의 변형을 완화할 뿐만 아니라 또한 결함 형성을 상당히 감소시킬 수 있다. 그 결과 기판(예: SiC) 상에 상기 3원 구조의 버퍼층의 도입으로 저결함 및 고품질 질화물 반도체(AlN) 박막의 성장을 촉진시킬 수 있다. 어떤 예에서 상기 질화물 반도체층은 크랙-프리(free)인 것일 수 있다.
일 실시 예에 따라, 질화물 반도체층을 형성하는 단계(300)에서 V족 전구체 대 III족 전구체의 몰비는 100 이상; 200 이상; 500 이상; 1000 이상; 1500 이상; 2000 이상; 또는 200 내지 1000; 250 내지 450; 250 내지 350; 또는 약 300인 것일 수 있다. 어떤 예에서 기재된 범위 내에서 고품질의 질화물 반도체층을 형성할 수 있다.
일 실시 예에 따라, 질화물 반도체층을 형성하는 단계(300)에서 V족 전구체 및 III족 전구체의 유량은 50 sccm 이상; 100 sccm 이상; 또는 150 sccm 내지 250 sccm 일 수 있다.
일 실시 예에 따라, 상기 질화물 반도체층의 두께는 버퍼층 보다 큰 두께일 수 있으며, 예를 들어, 10 nm 내지 10 ㎛일 수 있다.
일 실시 예에 따라, 본 개시의 제조방법에 의해 질화물 반도체 소재(예: 박막, 필름 또는 시트) 또는 질화물 반도체 소자를 제공할 수 있다. 일 실시 예에 따라, 질화물 반도체 소재(예: 박막, 필름 또는 시트) 또는 질화물 반도체 소자는 기판; 기판 상에 3차원 구조의 박막인 버퍼층; 및 버퍼층 상에 질화물 반도체층;을 포함할 수 있다. 기재, 버퍼층 및 질화물 반도체층은 본 개시의 제조방법에서 설명된 바와 같다. 일 실시 예에 따라, 질화물 반도체 소재(예: 박막, 필름 또는 시트) 또는 질화물 반도체 소자는 저결함 또는 크랙이 없이 균일한 고품질 질화물 반도체층을 포함할 수 있다. 일 실시 예에 따라, 상기 질화물 반도체 소재(예: 박막, 필름 또는 시트)은 반도체 소자응용을 위한 템플레이트로로 활용될 수 있다.
이하, 실시예에 의하여 본 발명을 더욱 상세히 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니다.
실시예
질화알루미늄의 AlN 박막은 HT-MOCVD(Top Engineering, PHAETHON 100U) 반응기를 사용하여 성장시켰다. 트리메틸알루미늄(TMAl, Trimethylaluminum)은 III족 전구체로, 암모니아(NH3,99.999%)는 V족 전구체로 사용하였다. 수소(H2)는 캐리어 가스로 사용하였다. AlN 증착 동안 압력은 67hPa, TAl의 유량은 170 sccm, V/III 비율은 300이다. 기판은 축상 반절연 4H-SiC(0001)(Si face of the on-axis semi-insulating 4H-SiC)의 Si면이다(Cree Inc (Durham, NC, USA)). AlN 층의 증착 전에, SiC 기판은 고온의 H2 분위기에서 열 세정하였다. 3D 구조의 버퍼층을 얻기 위해 버퍼층의 성장 온도는 600초에서 성장 시간을 유지하면서 850 ℃에서 1350 ℃까지 변화시켰다.
버퍼층의 성장 속도는 온도가 증가함에 따라 1 nm/sec에서 0.3 nm/sec로 점차 감소시켰다. 이어서, 3D 구조 버퍼층(이하, LT 버퍼) 상에서 메인 레이어인 AlN 박막을 2400초 동안 성장시켰다. LT 버퍼가 있는 AlN 박막의 총 두께는 약 2.5 μm이다.
Raman 분광법(Nost, FEX, laser wavelength: 532 nm)을 통해 AlN 필름의 변형률을 분석하고, HR-XRD (high-resolution X-ray diffraction, triple-axis module and rocking curve detector. 장착)를 사용하여 대칭(002) 및 비대칭(102) 회절 조건에 따른 XRC의 FWHM 값을 측정하였다.
도 2는 3차원 구조의 AlN 버퍼층의 성장 온도에 따른 버퍼층의 표면거동을 나타낸 것으로, 성장 온도에 따른 AlN 버퍼층의 FESEM 이미지이다.
도 2의 (a) 내지 (f)는 600초의 증착 시간으로 각각 850 ℃, 950 ℃, 1050 ℃, 1150 ℃, 1250 ℃ 및 1350 ℃에서 성장한 층을 보여준다. AlN 버퍼의 두께는 온도의 증가에 따라 600 nm에서 200 nm로 점차 감소한다. 온도가 증가함에 따라 층 표면의 성장 거동이 island 에서 layer-by-layer mode로 변경된다. 850 ℃ 내지1050 ℃의 성장 온도에서 레이어는 3D 구조를 나타내지만, 1150 ℃를 초과하면 레이어가 2차원(2D) 모드로 성장한다. 또한 1350 ℃에서 성장한 층에서 균열을 가지며, 성장 온도가 상승함에 따라 측방 성장(lateral growth)이 촉진되어 상당한 변형이 유발된다. 도 2의 (a) 내지 (c)에서 3차원 형태의 버퍼층을 확인할 수 있다.
도 2의 (a) 및 (b)에서는 결정이 기울어진 다양한 방향의 모양을 확인할 수 있다. 이것은 LT 성장으로 인해 정렬된 적층 없이 각 단계에서 Al 원자가 무작위로 부착되기 때문이다. 이러한 표면은 3D 구조를 나타내지만 여러 인터페이스로 인해 매크로 결함이 발생하여 버퍼 응용 분야에서 우려되는 재성장 동안 완전히 병합하기 어려울 수 있다. 또한, 다결정은 장치 성능에 부정적인 영향을 미칠 수 있다.
도 3은 3D 구조의 AlN 버퍼층의 성장 온도변화에 따른 결정품질변화를 XRC FWHM르 나타낸 것이다. 도 3의 XRC FWHM은 (002)와 (102) reflection의 관점에서 온도에 따른 결정 품질의 변화를 보여준다. 많은 기울어진 결정을 나타내는 850 ℃ 및 950 ℃의 성장 온도에서 높은 FWHM 값이 관찰될 수 있으며 이는 기울어진 계면으로 인해 여러 결함이 존재함을 의미한다. 그러나 1050 ℃ 이상의 온도에 노출된 샘플의 FWHM에서 약간의 증가가 나타낸다. 이는 버퍼층 없이 직접 성장했을 때 기판에서 표면으로 전위가 전파되어 발생하는 결함에 기인한다. 따라서, 3D 구조체를 갖는 층을 형성하는 온도인 1050 ℃는 결과적인 표면 모양과 결정 품질을 고려 시 버퍼 성장에 적합한 것일 수 있다: 이 온도에서 다결정과 같은 거시적 결함은 관찰되지 않는다.
도 4의 (a) 내지 (d)는, 3D 구조의 버퍼층(도 2의 (c))에 고온에서 각각 200초, 400초, 600초, 800초 동안 재성장한 메인 레이어(AlN층)의 FESEM 이미지를 나타낸 것이다. 도 4의 (e)는 버퍼층 없이 기판 표면에서 성장시킨 경우이다. 성장 시간이 경과하면 버퍼가 있는 샘플에서 과성장이 관찰된다(도 4의 (a)-(d)). 성장 시간이 점차 증가함에 따라 표면이 병합되고, 마지막으로 모든 표면은 800초에 병합된다(도 4의 (d)).
AlN은 GaN(2.20eV)에 비해 더 높은 응집 에너지(2.88eV)를 가지고 있다. 이는 AlN에서 원자의 확산이 GaN에서보다 더 어려워 측면 성장(lateral growth)이 어렵기 때문이다. 따라서, 3D 구조의 버퍼층에서 재성장(예: AlN층의 성장)하면 수평 성장(horizontal growth)에 대한 수직 성장(vertical growth)의 비율이 높다. 따라서 마스크나 외부 공정 없이 나노 공극이 형성된다.
도 4의 (e)는 도 4의 (d)와 동일한 두께로 버퍼층 없이 성장한 1μm 두께의 AlN막에 상당한 균열이 있음을 보여준다.
도 5는 성장 시간의 증가에 따른 라만 분석 결과를 보여준다. 도 5의 (a)는 각 피크에 해당하는 AlN의 E1(LO,TO), E2(high), A1(TO,LO) 피크를 보여준다. 도 5의 (b)는 E2 고피크의 라만 이동을 나타낸 것이다.
일반적으로 E2 고피크는 박막의 변형률 측정으로 사용되며, 응력 없는(stress-free) AlN인 경우 이 값은 657.4 cm-1이어야 한다. LT 버퍼가 없는 박막은 가장 높은 인장 변형률을 보여준다. 샘플이 성장 온도에서 실온으로 냉각되면 AlN 결정이 SiC 결정보다 더 많이 수축된다. 이러한 2축 응력으로 인해 박막에 균열이 형성된다. 즉, LT 버퍼층의 사용으로 변형 완화(strain relaxation)로 인한 AlN층의 균열을 방지함을 보여준다.
도 6은 SiC 필름에서 AlN의 대칭(002) 및 비대칭(102) 평면에서 얻은 XRC 프로파일을 나타낸 것이다. LT 버퍼(즉, 3D 구조의 버퍼층)가 있는 샘플의 두께는 2.5 μm이고 (002) 및 (102) 프로파일에 대한 XRC FWHM은 버퍼가 있는 필름의 경우 각각 144 및 368 arcsec이고, 버퍼가 없는 필름의 경우 301 및 860 arcsec이다. 버퍼가 없는 샘플의 FWHM은 버퍼가 있는 샘플의 FWHM의 두 배이다. 또한, AlN 필름에서 나사형 전위(Dscrew) 및 에지형 전위(Dedge)의 나사 전위 밀도(TDD)는 다음 식을 사용하여 계산하였다.
여기서 b는 XRD 피크의 FWHM, βscrew(=0.4981 nm) 및 βscrew(=0.4981 nm) edge(=0.3113 nm)는 각각 나사형 및 에지형 전위의 Burgers 벡터 크기이다. AlN 샘플의 추정 밀도 Dscrew 및 Dedge는 각각 2.18 × 107 및 3.65 × 108 cm-2이고 총 전위 밀도(Dtotal)는 3.87 × 108 cm-2이다.
버퍼층의 삽입으로 결정성이 크게 향상되고, 3차원 구조의 버퍼층(3D-structured buffer)이 변형 완화(strain relief)뿐만 아니라 결함을 감소시킬 수 있다. 즉, 첫 번째 이유에 따르면 공극(void)가 결함을 차단한다. 층과 기판 사이의 계면에서 발생하는 전위(Dislocation)는 공극에 의한 결함의 차단에 의해 감소된다. 둘째, 3D 구조로 메인 레이어를 다시 성장시키면 측면 성장(lateral growth) 동안 결함이 감소한다.
SiC 상에 성장된 AlN의 미세구조를 관찰하기 위해 단면 TEM 분석을 수행하였다. 도 7은 시료의 대표적인 명시야 단면 TEM 이미지로서, 영역 축 부근에서 획득한 것이다. 도 7에서 SiC 기판에서 LT 버퍼로 성장된 AlN 층의 위치는 성장 시간과 속도에 의해 결정되고, 이는 도 7에서 두 개의 흰색 점선으로 표시된다. LT 버퍼의 도입으로 문턱 전위(threading dislocation)의 밀도가 상당히 감소하고, 이는 이미 언급된 3차원 구조의 버퍼에 의한 결함에 의한 벤딩 및 공극에 의한 차단에 기인한 것이다. 버퍼층과의 경계면을 확대한 이미지는 자기조립된 나노 공극을 보여준다. 이러한 나노 공극은 변형을 완화하여 균열을 방지하기 위한 특수 층으로 사용될 수 있다. 또한 다양한 형태의 나노 공극이 존재한다는 것은 AlN 박막이 수직으로 성장함에 따라 자기조립된 AlN 박막이 형성되었음을 의미한다.
본 개시는, 기상증착(예: 고온 금속-유기 화학 기상 증착(high-temperature metal-organic chemical vapor deposition)을 통해 3차원(3D)의 버퍼층을 이용하여 4H-SiC 기판에 성장된 약 2.5 ㎛ 두께의 고품질 알루미늄 질화물(AlN) 필름을 제공할 수 있다. 예를 들어, 버퍼층의 경우 850 ℃ 내지 1350 ℃의 온도 중 다결정이 없는 3차원 구조 형태를 선택하였다. 다음으로, 선택된 3차원 버퍼층 상에 메인층을 성장시켰고, 자기조립된 나노 공극을 형성하여 크랙이 없는 고품질 AlN막을 성장시켰다. 반면에, 버퍼가 없는 샘플에서는 많은 크랙이 발생한다. X-ray rocking curve 의 반값 전체 폭은 (002)/(102) 평면에 대해 각각 144/368 arcsec이다. 단면 투과전자현미경의 관찰에서 나노 공극과 버퍼층 계면에서 빠른 결함 감소 효과를 확인할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (12)

  1. 기판을 준비하는 단계;
    상기 기판 상에 3차원 구조의 박막을 성장시켜 버퍼층을 형성하는 단계; 및
    상기 버퍼층 상에 질화물 반도체층을 형성하는 단계;
    를 포함하는,
    질화물 반도체의 제조방법.
  2. 제1항에 있어서,
    상기 기판은 실리콘, 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물 및 이들의 조합 중 적어도 하나 이상을 포함하고,
    상기 기판의 크기는 1 인치 이상인 것인, 질화물 반도체의 제조방법.
  3. 제1항에 있어서,
    상기 버퍼층을 형성하는 단계는, 기상증착 방식을 이용하고,
    상기 버퍼층을 형성하는 단계는, 1200 ℃ 이하의 온도 및 10초 이상 동안 3차원 구조의 박막을 성장시키는 것인, 질화물 반도체의 제조방법.
  4. 제1항에 있어서,
    상기 버퍼층과 상기 질화물 반도체층의 경계면 또는 근접 영역에 나노 공극을 포함하는 것인, 질화물 반도체의 제조방법.
  5. 제1항에 있어서,
    상기 질화물 반도체층을 형성하는 단계는, 1000 ℃ 내지 1400 ℃온도에서 10 초 이상 동안 상기 버퍼층 상에서 질화물 반도체를 수직 방향으로 성장시키는 것인, 질화물 반도체의 제조방법.
  6. 제1항에 있어서,
    상기 3차원 구조의 박막은 3족 질화물 반도체 물질을 포함하고,
    상기 3차원 구조의 박막은 상기 질화물 반도체층과 동일하거나 상이한 3족 질화물 반도체 물질을 포함하는 것인, 질화물 반도체의 제조방법.
  7. 제1항에 있어서,
    상기 3차원 구조의 박막은 단결정의 3족 질화물 반도체 조직을 포함하는 것인, 질화물 반도체의 제조방법.
  8. 제1항에 있어서,
    상기 버퍼층의 두께는 1 nm 내지 1 ㎛이고,
    상기 질화물 반도체층의 두께는 10 nm 내지 10 ㎛인 것인, 질화물 반도체의 제조방법.
  9. 기판;
    상기 기판 상에 3차원 구조의 박막인 버퍼층; 및
    상기 버퍼층 상에 질화물 반도체층;
    을 포함하는,
    질화물 반도체 박막.
  10. 제9항에 있어서,
    상기 버퍼층은 나노 공극을 포함하는 것인, 질화물 반도체 박막.
  11. 제9항에 있어서,
    상기 질화물 반도체층은 크랙-프리(free)인 것인, 질화물 반도체 박막.
  12. 제9항에 있어서,
    상기 질화물 반도체 박막은 제1항 내지 제8항 중 어느 한 항의 방법으로 제조된 것인, 질화물 반도체 박막.
KR1020220146113A 2022-11-04 2022-11-04 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막 KR20240064288A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220146113A KR20240064288A (ko) 2022-11-04 2022-11-04 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막
US18/379,107 US20240154001A1 (en) 2022-11-04 2023-10-11 Method of manufacturing nitride semiconductor and nitride semiconductor thin film prepared using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220146113A KR20240064288A (ko) 2022-11-04 2022-11-04 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막

Publications (1)

Publication Number Publication Date
KR20240064288A true KR20240064288A (ko) 2024-05-13

Family

ID=90928161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220146113A KR20240064288A (ko) 2022-11-04 2022-11-04 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막

Country Status (2)

Country Link
US (1) US20240154001A1 (ko)
KR (1) KR20240064288A (ko)

Also Published As

Publication number Publication date
US20240154001A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US9142723B2 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
US7723216B2 (en) In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
JP5526129B2 (ja) ハイドライド気相成長法（ｈｖｐｅ）による平坦な半極性｛１１−２２｝面ｉｉｉ族窒化物の成長方法
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
EP1595280B8 (en) Buffer structure for heteroepitaxy on a silicon substrate
US7575947B2 (en) Method for enhancing growth of semi-polar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US9705031B2 (en) Semiconductor material
US10229831B2 (en) Method of forming nitride semiconductor substrate and method of fabricating semiconductor device
KR20240064288A (ko) 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막
JP2011216548A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
Kim et al. Growth of self-assembled nanovoids embedded AlN layer on a low-temperature buffer by metal organic chemical vapor deposition
Tran et al. Effect of multiple AlN layers on quality of GaN films grown on Si substrates
US9337021B2 (en) Thin film structure and method of fabricating the same
US20200035482A1 (en) Buffer layer for Gallium Nitride-on-Silicon epitaxy
WO2020149730A1 (en) A method for growing a semi-polar gallium nitride epitaxial layer using aluminum nitride / gallium nitride superlattices
Liaw et al. Epitaxial GaN films on Si (111) with varied buffer layers
Redwing et al. Effects of Silicon Doping and Threading Dislocation Density on Stress Evolution in AlGaN Films