JP2018509776A - 半導体デバイス構造およびその製造方法 - Google Patents

半導体デバイス構造およびその製造方法 Download PDF

Info

Publication number
JP2018509776A
JP2018509776A JP2017554640A JP2017554640A JP2018509776A JP 2018509776 A JP2018509776 A JP 2018509776A JP 2017554640 A JP2017554640 A JP 2017554640A JP 2017554640 A JP2017554640 A JP 2017554640A JP 2018509776 A JP2018509776 A JP 2018509776A
Authority
JP
Japan
Prior art keywords
mbar
nucleation layer
growth
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017554640A
Other languages
English (en)
Other versions
JP6893883B2 (ja
Inventor
エリク、ジャンセン
チェン、イェーアル−タイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swegan AB
Original Assignee
Swegan AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swegan AB filed Critical Swegan AB
Publication of JP2018509776A publication Critical patent/JP2018509776A/ja
Application granted granted Critical
Publication of JP6893883B2 publication Critical patent/JP6893883B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本文献は、ＳｉＣ基板（１１）と、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層（１３）（ｘ１＝０〜１、ｙ１＝０〜１かつｘ１＋ｙ１＝１）と、ＳｉＣ基板（１１）とバッファ層（１３）とに挟まれるＩｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層（１２）（ｘ２＝０〜１、ｙ２＝０〜１かつｘ２＋ｙ２＝１）とを備える半導体デバイス構造（１）を開示する。バッファ層（１３）は、（１０２）ピークが２５０ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示し、核形成層（１２）は、Ｘ線回折（ＸＲＤ）により測定する際に（１０５）ピークが２００ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示す。このような半導体デバイス構造を製造する方法を開示する。

Description

本開示は、半導体デバイスのための半導体デバイス構造およびその製造方法に関する。
高電子移動度トランジスタ（ＨＥＭＴ）のような（これに限らないが）半導体デバイスで用いられるインジウムアルミニウム窒化ガリウム（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、ｘ＝０〜１、ｙ＝０〜１かつｘ＋ｙ＝１）ベースの材料、たとえば窒化ガリウム（ＧａＮ）が優れた高周波特性および電力取り扱い特性のために大変注目されている。
熱を効率的に除去し、デバイスの温度上昇を最小にするために、高熱伝導率基板、典型的には炭化ケイ素（ＳｉＣ）がこのようなデバイスで用いられている。ＳｉＣ上でＩｎｘＡｌｙＧａ１−ｘ−ｙＮの高品質のヘテロエピタキシャル成長を実現するために、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ型（ｘ＝０〜１、ｙ＝０〜１かつｘ＋ｙ＝１）の界面層がＩｎｘＡｌｙＧａ１−ｘ−ｙＮ層とＳｉＣ基板との間に導入されることがあり、一般的には窒化アルミニウム（ＡｌＮ）核形成層（nucleation layer）が２次元の核形成プロセスのためにＳｉＣ基板表面を濡らし、格子不整合を補償するのに用いられる。
このような用途にこれらの材料を使用するために、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ層およびＡｌＮ層の結晶化度が高いことが非常に重要である。
ＧａＮバッファ層とＳｉＣ基板との間に挟まれたＡｌＮ核形成層の結晶品質を改善する努力がなされており、たとえばS. Qu and S. Li et al. Journal of Alloys and compounds 502 (2010) 417-422で説明されている。
構成層のさらに一層改善された結晶化度をも持つ半導体デバイス構造を開発することが大変望まれている。さらに、貫通転位のような構造欠陥を通る漏洩電流経路が少数である半導体デバイス構造を製造することが望まれている。さらに、小さい界面熱抵抗（ＴＢＲ）を持つ半導体デバイス構造を製造することが望まれている。
S. Qu and S. Li et al. Journal of Alloys and compounds 502 (2010) 417-422
本開示の目的は、改善された半導体構造、特に、上記の特性の１つ以上に関して改善された半導体構造を提供することである。
本発明は、添付の従属請求項、以下の記載および図面に示されている実施の形態とともに、添付の独立請求項により定められる。
第１の態様に係れば、ＳｉＣ基板と、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層であって、ｘ１＝０〜１、ｙ１＝０〜１かつｘ１＋ｙ１＝１、好ましくはｘ１＜０．０５かつｙ１＜０．５０、より好ましくはｘ１＜０．０３かつｙ１＜０．３０、最も好ましくはｘ１＜０．０１かつｙ１＜０．１０であるＩｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層と、Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層であって、ｘ２＝０〜１、ｙ２＝０〜１かつｘ２＋ｙ２＝１、好ましくはｘ２＜０．０５かつｙ２＞０．５０、より好ましくはｘ２＜０．０３かつｙ２＞０．７０、最も好ましくはｘ２＜０．０１かつｙ２＞０．９０であり、ＳｉＣ基板とバッファ層とに挟まれるＩｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層とを備える半導体デバイス構造が提供される。バッファ層は、（１０２）ピークが２５０ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示し、核形成層は、Ｘ線回折（ＸＲＤ）により測定する際に（１０５）ピークが２００ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示す。
半導体デバイス構造は、半導体デバイスを製造するのに用いることができるか、半導体デバイスの一部を形成することができる材料層の積層と定義してもよい。このような半導体デバイスの例には高電子移動度トランジスタ（ＨＥＭＴ）を挙げることができる。
バッファ層は、核形成層上に配置され、好ましくは核形成層に直接接触して配置される層として本明細書で定義される。
核形成層は基板表面を濡らし、基板とバッファ層との間の格子不整合を調整して、高品質バッファ層成長を可能にする層と定義してもよい。
ロッキング曲線は、予測されるブラッグ反射まわりに独立して回転する（または「揺動する」）サンプルの角度に対するＸ線回析強度のプロットと定義してもよい。
バッファ層の（１０２）ピークＦＷＨＭの下限は１００、１５０または２００ａｒｃｓｅｃであってもよい。上限は２００または２５０であってもよい。
核形成層の（１０５）ピークＦＷＨＭの下限は５０、１００または１５０であってもよい。上限は１７５または２００であってもよい。
ｘ１およびｘ２の値は同じでも異なってもよい同様に、ｙ１およびｙ２の値は同じでも異なってもよい。
特に、ｘ１およびｘ２は、ｘ１＝ｘ２＜０．０１のような上述した区間の小さい部分にあってもよく、あるいはｘ１＝Ｘ２＝０でさえあってもよい。好ましくはｙ２＞ｙ１である。１つの特定の実施の形態では、ｘ１＝ｘ２＝０、ｙ１＝０かつｙ２＝１である。
上記の半導体デバイス構造は、先行技術によって示されているものと比較して、バッファ層および核形成層の向上した結晶化度を提供する。さらに、貫通転位密度が小さいという点での優れた結晶品質のために漏洩電流を低減させることができる。さらに、半導体デバイス構造は従来の半導体デバイス構造と比較して小さい界面熱抵抗を示し得る。
バッファ層はＧａＮであってもよい。バッファ層のさらなる例は詳細な説明で論じられる。
核形成層はＡｌＮであってもよい。核形成層のさらなる例は詳細な説明で論じられる。
ＳｉＣポリタイプは、たとえば、４Ｈ、６Ｈまたは３Ｃであってもよい。ＳｉＣポリタイプはＳｉＣが存在し得る異なる構造を意味する。
ＳｉＣの表面はＸ線光電子分光により測定する際に５％未満の酸素単層を有してもよい。
単層は単位格子高さの材料による完全な表面保護を意味する。したがって、「５％未満の酸素単層」は、表面保護が完全でなく、したがって、表面積の５％未満が酸素によって覆われることを意味する。
バッファ層は、１〜４μｍ、好ましくは１．３〜３μｍ、最も好ましくは１．５〜２μｍの厚さを持ってもよい。
核形成層は、１０〜１００ｎｍ、好ましくは１０〜５０ｎｍ、最も好ましくは１０〜４０ｎｍの厚さを持ってもよい。
１００ｎｍ未満の厚さを持つ核形成層の形態は、拡張合体プロセス（enhanced coalescence process）のために、１μｍ２あたり０〜１０個のピット、好ましくは１μｍ２あたり０〜８個のピット、最も好ましくは１μｍ２あたり０〜５個のピットを有してもよい。
合体は、２つ以上の粒子／アイランドが接触の間に合わさって１つのより大きい粒子／アイランドまたは膜を形成するプロセスを意味する。
「１μｍ２あたりのピット」は１μｍ２あたりの孔の数または凹部と定義してもよい。
第２の態様に係れば、上述したような半導体構造を備える高電子移動度トランジスタ（ＨＥＭＴ）が提供される。
第３の態様に係れば、半導体デバイス構造から形成される半導体デバイスが提供される。
第４の態様に係れば、ＳｉＣ基板を用意する工程と、Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層をＳｉＣ基板上に用意する工程であって、ｘ２＝０〜１、ｙ２＝０〜１、かつｘ２＋ｙ２＝１、好ましくはｘ２＜０．０５かつｙ２＞０．５０、より好ましくはｘ２＜０．０３かつｙ２＞０．７０、最も好ましくはｘ２＜０．０１かつｙ２＞０．９０である、工程とを備える半導体デバイス構造を製造する方法が提供される。核形成層の成長時の温度は、２分〜２０分間、５〜２５℃／分で、好ましくは７〜２０℃／分で、最も好ましくは１０〜１５℃／分で上昇させられる。
温度は、パイロメータによって上流の側、すなわち、サセプタの上部（天井部）に位置する孔から測定してもよい。温度値の測定は、用いられる技術および測定の位置によって異なってもよい。
「上昇（Ｒａｍｐｅｄ ｕｐ）」は温度の増加と定義される。このような増加は、たとえば、段階的でも連続的でもよく、線形的でも、徐々に上昇しても、または徐々に下降してもよい。
核形成成長時の温度上昇を用いることにより、核形成層の改善された結晶化度がもたらされる。
第５の態様に係れば、ＳｉＣ基板を用意する工程と、Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層をＳｉＣ基板上に用意する工程であって、ｘ２＝０〜１、ｙ２＝０〜１、かつｘ２＋ｙ２＝１、好ましくはｘ２＜０．０５かつｙ２＞０．５０、より好ましくはｘ２＜０．０３かつｙ２＞０．７０、最も好ましくはｘ２＜０．０１かつｙ２＞０．９０である、工程と、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層を核形成層上に用意する工程であって、ｘ１＝０〜１、ｙ１＝０〜１かつｘ１＋ｙ１＝１、好ましくはｘ１＜０．０５かつｙ１＜０．５０、より好ましくはｘ１＜０．０３かつｙ１＜０．３０、最も好ましくはｘ１＜０．０１かつｙ１＜０．１０である、工程とを備える半導体デバイス構造を製造する方法が提供される。バッファ層は、（１０２）ピークが２５０ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示し、核形成層は、Ｘ線回折（ＸＲＤ）により測定する際に（１０５）ピークが２００ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示す。
基板は、Ｈ２、ＨＣｌ、ＨＦ、ＨＢｒもしくはＳｉＦ４、Ｃｌ２またはＨ２とその他のいずれか１つとの組合せのようなエッチングガスによりｉｎ ｓｉｔｕまたはｅｘ ｓｉｔｕで前処理してもよい。
基板の前処理により、たとえば、基板表面上への酸素および炭素汚染量を低減してもよい。
圧力は、少なくとも１２５０℃の温度で、前処理時に、１００ｍｂａｒ〜１０ｍｂａｒ、好ましくは６０ｍｂａｒ〜１０ｍｂａｒ、最も好ましくは３０ｍｂａｒ〜１０ｍｂａｒであってもよい。
圧力は、少なくとも１４００℃の温度で、前処理時に、１０００ｍｂａｒ〜１０ｍｂａｒ、好ましくは５００ｍｂａｒ〜１０ｍｂａｒ、最も好ましくは２００ｍｂａｒ〜１０ｍｂａｒであってもよい。
エッチングガス、好ましくはＨ２は、２０〜３０ｌ／分の流量で提供してもよく、かつ／または、ＨＣｌは、１００〜２００ｍｌ／分の流量で提供してもよい。
核形成層とバッファ層との少なくとも１つは、有機金属気相堆積（ＭＯＣＶＤ）すなわち有機金属気相成長（ＭＯＶＰＥ）、ハイドライド気相成長（ＨＶＰＥ）または分子線エピタキシ（ＭＢＥ）により成長させてもよい。
ＭＯＣＶＤすなわちＭＯＶＰＥによる核形成成長のための前駆体の少なくとも１つは、Ａｌ２（ＣＨ３）６のような有機金属であってもよく、その他はＮＨ３であってもよい。
前駆体は原料物質と定義してもよく、少なくとも別の前駆体と反応させてもよい。
前駆体はＨ２、ＡｒもしくはＮ２またはこれらの組合せのような少なくとも１つのキャリアガスにより用意してもよい。
少なくとも１つの前駆体をたとえばリアクタに輸送するのにキャリアガスを用いてもよい。
核形成層の成長時の圧力は、ＭＯＣＶＤすなわちＭＯＶＰＥについて、２００ｍｂａｒ〜１０ｍｂａｒ、好ましくは１００ｍｂａｒ〜２０ｍｂａｒ、最も好ましくは６０ｍｂａｒ〜４０ｍｂａｒであってもよい。
核形成層の成長時の開始温度は、ＭＯＣＶＤすなわちＭＯＶＰＥについて、８００℃〜１１５０℃、好ましくは９００℃〜１１００℃、最も好ましくは９５０℃〜１０５０℃であってもよい。
核形成層の成長率は、ＭＯＣＶＤすなわちＭＯＶＰＥについて、１００ｎｍ／ｈ〜１０００ｎｍ／ｈ、好ましくは１５０ｎｍ／ｈ〜６００ｎｍ／ｈ、最も好ましくは２００ｎｍ／ｈ〜４００ｎｍ／ｈであってもよい。
核形成層の成長時の圧力は、ＨＶＰＥについて、２００ｍｂａｒ〜１０ｍｂａｒ、好ましくは１００ｍｂａｒ〜２０ｍｂａｒ、最も好ましくは６０ｍｂａｒ〜４０ｍｂａｒであってもよい。
核形成層の成長時の開始温度は、ＨＶＰＥについて、８００℃〜１２００℃、好ましくは９００℃〜１１５０℃、最も好ましくは９５０℃〜１１００℃であってもよい。
核形成層の成長率は、ＨＶＰＥについて、１μｍ／ｈ〜１００μｍ／ｈ、好ましくは５μｍ／ｈ〜５０μｍ／ｈ、最も好ましくは１０μｍ／ｈ〜２０μｍ／ｈであってもよい。
核形成層の成長時の圧力は、ＭＢＥについて、１×１０−３ｍｂａｒ〜１×１０−７ｍｂａｒ、好ましくは５×１０−３ｍｂａｒ〜１×１０−６ｍｂａｒ、最も好ましくは１×１０−４ｍｂａｒ〜１×１０−５ｍｂａｒであってもよい。
核形成層の成長時の開始温度は、ＭＢＥについて、５００℃〜１０００℃、好ましくは５５０℃〜９００℃、最も好ましくは６００℃〜８００℃であってもよい。
核形成層の成長率は、ＭＢＥについて、１００ｎｍ／ｈ〜１０００ｎｍ／ｈ、好ましくは２００ｎｍ／ｈ〜８００ｎｍ／ｈ、最も好ましくは４００ｎｍ／ｈ〜６００ｎｍ／ｈであってもよい。
半導体デバイス構造を概略的に示す。 １２００℃および１３２０℃でＭＯＣＶＤリアクタにてＨ２により前処理されるＳｉＣ基板のＸＰＳスペクトルをそれぞれ示す。 ＸＲＤで測定したＡｌＮ（１０５）ピークのロッキング曲線を示す。 ＸＲＤで測定したＡｌＮ（００２）ピークのロッキング曲線を示す。 ＸＲＤで測定したＧａＮ（１０２）ピークのロッキング曲線を示す。 ＸＲＤで測定したＧａＮ（００２）ピークのロッキング曲線を示す。 ＸＲＤで測定した高電子移動度トランジスタ（ＨＥＭＴ）デバイス構造の緩和したＡｌＮの逆空間マップを示す。 ＸＲＤで測定した高電子移動度トランジスタ（ＨＥＭＴ）デバイス構造の完全に歪んだＡｌＮの逆空間マップを示す。 先行技術にしたがって製造されるＡｌＮ面のＡＦＭ画像を示す。 本明細書に開示されている方法にしたがって製造されるＡｌＮ面のＡＦＭ画像を示す。
本明細書に開示されている概念は以下により詳細に示される。まず、半導体デバイス構造を製造する方法が記載され、その後、デバイス構造の特性評価結果が説明される。
デバイス構造およびデバイス材料
図１は、インジウムアルミニウム窒化ガリウム（Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ、ｘ２＝０〜１、ｙ２＝０〜１かつｘ２＋ｙ２＝１）の核形成層１２を有する半導体デバイス構造１を概略的に示し、核形成層１２は、炭化ケイ素（ＳｉＣ）基板１１とＩｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ、ｘ１＝０〜１、ｙ１＝０〜１かつｘ１＋ｙ１＝１のバッファ層１３とに挟まれている。
Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層およびＩｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層については、境界は上記で説明したようなものであってもよい。したがって、核形成層とバッファ層とは同じ材料で形成してもよいし、あるいは異なる材料で形成してもよい。
核形成層の一目的は、ＳｉＣ基板とバッファ層との間の格子不整合を補償し、ＳｉＣ上でバッファ層の高品質エピタキシャル成長を得ることである。核形成層の別の目的は、ＳｉＣ上でたとえばＧａＮの成長を可能にすることである。ＧａＮは直接ＳｉＣなどのいくつかの基板上で２次元的に核生成しないので、ＧａＮが成長することができるようにＡｌＮ核形成層の表面ポテンシャルを変更する必要がある場合がある。核形成層は直接ＳｉＣ基板上に追加してもよい。すなわち、追加層を間に配置してもよい。
一般的に、８〜１２ｎｍを超える厚さを持つ従来の方法にしたがって製造された核形成層は、ＳｉＣ基板と核形成層との間の約１％の格子不整合のために緩和し始める。本明細書に示されている完全に歪んだ核形成層によりバッファ層の結晶品質が改善される場合がある。
本明細書に開示されている方法により成長させた核形成層は、少なくとも１００ｎｍ以下の厚さで完全に歪む場合がある。しかし、核形成層がこの厚さを超えた後は、核形成層は格子不整合のために緩和し始めることになる。
完全に歪むの意味は、核形成層の面内格子定数が、ＳｉＣ基板の面内格子定数と完全に同じであることか、＋／−０．１５％（好ましくは＋／−０．０５％または＋／−０．０２％）で完全に同じであることである。一般的に、核形成層が完全に歪む場合、（１０５）のようなその非対称のＸ線反射は、図５ｂのような逆空間マップにおいてｘ軸に沿って（１０１０）のようなＳｉＣ基板の非対称のＸ線反射とよく整合することを示す。
バッファ層の目的は、厚い層成長によって構造品質を高めることであり、所望の厚さに達するときに完全に緩和することが期待される。これは、本明細書に開示されている方法によりある厚さで成長する場合に上記で説明されているように完全に歪む核形成層とは対照的である。
例として、核形成層１２は窒化アルミニウム（ＡｌＮ）であってもよく、バッファ層１３は窒化ガリウム（ＧａＮ）であってもよい。このようなＳｉＣ／ＡｌＮ／ＧａＮ構造の特性評価結果はこの開示においてより詳細に説明される。
生じる熱を効率的に除去し、半導体デバイスでの温度上昇を最小にする目的で、その高い熱伝導率特性のためにＳｉＣ基板が用いられる。基板のポリタイプは、たとえば、４Ｈ、６Ｈまたは３Ｃであってもよい。ＳｉＣ基板の向きはｃ面、ａ面およびｍ面で表してもよい。ｃ面に対して、２つの面、すなわち、Ｓｉ面およびＣ面がそれぞれある。この開示で説明されている構造の製造時には、Ｓｉ面またはＣ面を用いてもよい。基板は好ましくは軸上基板であってもよい。ただし、代替例として、２°以下のオフのような低角度オフカット基板を用いてもよい。
ＳｉＣ基板の前処理
以降の核形成層、バッファ層および任意に選択できる別の層の成長の前に、ＳｉＣ基板は、主に酸素からだけでなく炭素からも構成される場合がある表面汚染物を除去するために前処理される。
好ましくは、前処理は、ｉｎ ｓｉｔｕで、すなわち、核形成層、バッファ層および任意に選択できる別の層の成長が起こるのと同じチャンバ／リアクタで実行してもよい。代替例として、前処理はｅｘ ｓｉｔｕで、たとえば熱処理装置（ｆｕｒｎａｃｅ）で実行してもよい。したがって、後者の場合、基板は層を成長させる前処理の後にリアクタに移される。一般的に、正しく実行される場合、基板を移すことで新しい表面汚染は起きない。
ｉｎ ｓｉｔｕ前処理の前に、ＳｉＣ基板に対して洗浄を行い、任意にリンスを行い、さらに任意にパージを行ってもよいが、これらを行う必要はない。たとえば、基板は、アセトン、メタノールおよび８０℃のＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ（１：１：５）および８０℃のＨＣｌ＋Ｈ２Ｏ２＋Ｈ２Ｏ（１：１：５）の溶剤で洗浄（各溶剤で５分間）し、脱イオン水リンスおよびＮ２パージおよびＨＦ溶剤でのディップ洗浄で仕上げてもよい。
前処理のために、基板にエッチング効果を与えるガス、たとえば、Ｈ２、ＨＣｌまたはこれらの組合せをリアクタ内に流入させて、これにより基板と相互作用させてもよい。代替例として、ＨＦ、ＨＢｒもしくはＳｉＦ４またはこれらのいずれか１つとＨ２との組合せを用いてもよい。
たとえば、Ｈ２の流量は約２０〜３０ｌ／分であってもよく、かつ／または、ＨＣｌの流量は約１００〜２００ｍｌ／分であってもよい。
温度を処理前温度まで上昇させ、その後、最大温度を維持することなく直ちに下降させてもよい。
ＸＰＳによって検出を行う際のリアクタの圧力および温度ならびに無酸素ＳｉＣ基板を用意するのに十分な時間は一般的な実験で測定し得る。
前処理時のリアクタの圧力は、１０ｍｂａｒ以下、好ましくは約５０ｍｂａｒ以下の気圧範囲にあってもよい。前処理を開始する前に、リアクタの背景圧力は１×１０−３ｍｂａｒ以下であってもよい。好ましくは、背景圧力はできるだけ低くするべきである。
リアクタは、５０ｍｂａｒのリアクタ内圧力で前処理のためにたとえば誘導加熱または抵抗加熱により約１２５０〜１５００℃まで加熱してもよい。
前処理が圧力にも依存している点に注意してもよい。すなわち、前処理が低温で行われる場合、主に酸素だけでなく炭素をも含む表面汚染物を除去するために圧力は低い場合があり、この圧力は高温で前処理が行われる場合と比較して低く、高温の場合、同じ量の汚染物を除去するためにより広い範囲の圧力が用いられる場合がある。
例として、ＳｉＣ基板は、少なくとも３０分の全処理前時間（すなわち、温度上昇および下降）中に５０ｍｂａｒで１２５０℃のＨ２によって前処理してもよく、これにより、５％未満の単層酸素（すなわち、表面積の５％未満が酸素によってカバーされる）を有するＳｉＣ基板が得られる場合がある（ＸＰＳによる検出時）。
図２には、１２００℃（下のスペクトル）および１３２０℃（上のスペクトル）で５０ｍｂａｒで前処理されるＳｉＣ基板のＸ線光電子分光（ＸＰＳ）スペクトルがそれぞれ示されている。両スペクトルは、Ｃ１ｓおよびＳｉ２ｐに由来する、すなわちＳｉＣ基板に由来する束縛エネルギ２７９ｅＶおよび１０１ｅＶの周囲にそれぞれピークを持つ。
これに加えて、下のスペクトル（３０分間に５０ｍｂａｒで１２００℃で前処理されるＳｉＣ基板）は、約５３０ｅＶに比較的大きい酸素関連のピーク２１を持ち、Ｃ１ｓピークの低束縛エネルギ側に小さい特徴２２を持つ。これらの特徴は、基板が前処理されない、また十分に前処理されないために存在する酸素炭素表面汚染物に由来する場合がある。
上のスペクトルに見られるように、１３２０℃で前処理される基板には、酸素関連のピークと高束縛エネルギ炭素特徴とが実質的にない。一般的に、上述のプロセスにしたがって１２５０℃を超える温度で前処理される基板の酸素のレベルはＸＰＳでは検出可能でない場合がある。
ＳｉＣ基板の処理前プロセスは、ＡｌＮ核形成層および以降の層を成長させるのに用いる方法、すなわちＭＯＣＶＤ、ＨＶＰＥまたはＭＢＥに関係なく、同じであってもよい。ただし、たとえばＭＯＣＶＤリアクタと比較して圧力が低いＭＢＥリアクタで前処理を行う場合、圧力と温度との両方とも上記で説明されているように前処理時に低くてもよい。
層成長のための方法
ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ核形成層、たとえばＡｌｙＧａ１−ｙＮまたはＡｌＮと、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮバッファ層、たとえばＡｌｙＧａ１−ｙＮまたはＧａＮとは、有機金属気相成長（ＭＯＶＰＥ）としても知られている有機金属気相堆積（ＭＯＣＶＤ）によって堆積させてもよい。ＭＯＣＶＤすなわちＭＯＶＰＥは、固体材料が気相前駆体の化学反応によって基板上に堆積する化学蒸着方法である。この方法は、複雑な半導体多層構造を成長させるのに主に用いられる。
ＭＯＣＶＤでは、前駆体は一般的にＮＨ３のような水素化物ガスと結合する有機金属化合物である。ＡｌＮ核形成成長に用いる前駆体は、トリメチルアルミニウム（ＴＭＡｌ）、すなわちＡｌ２（ＣＨ３）６およびアンモニアＮＨ３であってもよい。例として、前駆体の流量は、ＮＨ３では２ｌ／分であってもよく、ＴＭＡｌでは０．７ｍｌ／分であってもよい。ＴＭＡｌバブラーを流れるキャリアガス、たとえばＨ２の流量は７０ｍｌ／分であってもよい。前駆体流は、主キャリアガス流と合流し、これは、リアクタへのさらなる輸送を目的として約５０ｌ／分であってもよい。
前駆体は、多くの場合キャリアガスによって、少なくとも１つの基板が置かれるリアクタチャンバに輸送される。反応中間体を形成する前駆体の反応と副生成物とは、基板上で生じるか、基板の近傍で生じる。反応物は基板に吸着して薄膜層を形成し、最終的に、副生成物は基板から遠ざけられて輸送される。
薄膜成長のＭＯＣＶＤシステムの圧力は、通常、数ミリバールから大気圧までに及ぶ。
リアクタチャンバは、コールドウォール型またはホットウォール型であってもよい。コールドウォールリアクタでは、一般的に、リアクタ壁を基板よりも冷たい状態に維持しつつ、基板を加熱する。対照的に、ホットウォールリアクタでは、リアクタチャンバ全体、すなわち基板とリアクタとの両方を加熱する。
この開示で説明されているＡｌＮおよびＧａＮ層の成長にはホットウォールＶＰ５０８ＧＦＲ（Ａｘｔｒｏｎリアクタ）が用いられた。（参照文献：Doping of Al-content AlGaN grown by MOCVD, PhD thesis, D. Nilsson, 2014 and Wikipedia）。
代替例
代替例として、核形成層およびバッファ層は、ハイドライド気相成長（ＨＶＰＥ）によって成長させてもよい。ＭＯＣＶＤとは異なり、ＨＶＰＥプロセスには有機金属前駆体は関係せず、代わりに、気体の金属塩化物、たとえばＡｌＣｌ３をＡｌＮ核形成成長時にＮＨ３と反応させる。ＨＶＰＥについては、核形成層およびバッファ層の用意にＭＯＣＶＤと同じリアクタを用いてもよい。成長時の温度および圧力は、ＭＯＣＶＤによる成長と同じであってもよい。ただし、ＡｌＮ核形成層の成長率はＨＶＰＥにより５０〜１００倍高い、すなわち約１００μｍ／ｈである場合がある。前駆体の温度を増す場合、成長率はより一層高速になる場合がある。
さらなる代替例として、ＡｌＮ核形成層成長およびＧａＮバッファ層成長に分子線エピタキシ（ＭＢＥ）を用いてもよい。ＭＯＣＶＤとは対照的に、ＭＢＥは物理的プロセスをベースにしており、一般的に化学反応には関係しない。別の相違点は、プロセスがＭＯＣＶＤおよびＨＶＰＥと比較して低圧で行われることである。
たとえば、ＡｌＮ層の用意に用いられる前駆体はプラズマＮ２およびＡｌ２（ＣＨ３）６であってもよい。圧力は１０−３〜１０−４ｍｂａｒであってもよい。これにより１μｍ／ｈ未満の成長率（すなわち、ＭＯＣＶＤおよびＨＶＰＥよりも非常に低い）が得られる。
ＡｌＮ核形成層成長への移行およびＡｌＮ核形成層成長
プロセス工程はＭＯＣＶＤ（ＭＯＶＰＥ）方法により成長させるＡｌＮ核形成層に関して以下に記載されている。代替方法、すなわち、ハイドライド気相成長（ＨＶＰＥ）および分子線エピタキシ（ＭＢＥ）のパラメータは別に説明される。
前処理をｉｎ ｓｉｔｕで実行する場合、前処理ガス、たとえばＨＣｌおよび／またはＨ２の流動をＡｌＮ核形成層成長への移行時に維持してもよい。前処理をｅｘ ｓｉｔｕで実行する場合、ＡｌＮ核形成層成長が行われるリアクタに前処理されたＳｉＣ基板を移動させる。基板の移動は、周囲状況、すなわち空気中で行ってもよい。前処理がｅｘ ｓｉｔｕで行われる場合、以下で説明するのと同様に、ＳｉＣ基板をリアクタチャンバに移動させ終わったときにリアクタの温度および圧力を設定してもよい。
リアクタの圧力を維持しつつ、リアクタの温度を下げてもよい。温度の低下は１工程で実行してもよい。すなわち、加熱をオフにしてもよいし、あるいは、低い温度値に設定してもよい。
リアクタの温度を約８００〜１１５０℃、すなわち、いわゆるＡｌＮ核形成層成長の開始温度に安定させるとき、圧力を、前処理中に用いる圧力と比較して増大させてもよい。
スロットルバルブのようなバルブを用いて圧力を制御してもよい。バルブは、リアクタと、ルーツポンプ、ドライプロセス真空ポンプまたはスクリューポンプのようなポンプとの間に適するものであってもよい。たとえばスロットルバルブを部分的に閉じる場合、リアクタチャンバにおけるポンピングは低下し、したがって、圧力はＨ２および／またはＨＣｌの連続的な流動により増大する場合がある。
温度と圧力との両方を安定させてもよく、安定化の後、前処理ガスとしてＨＣｌを用いる場合、リアクタへのＨＣｌの入口を（たとえば、ＨＣｌ源とリアクタとの間のバルブを閉じることによって）オフに切り替えてもよい。前処理ガスとしてＨ２を用いる場合、ＡｌＮ核形成層成長時の前駆体の少なくとも１つの輸送用のキャリアガスとして前処理ガスを用いる際に流動を維持してもよい。
キャリアガスはＨ２またはＮ２のような不活性ガスであってもよい。Ｈ２またはＮ２をリアクタの前駆体の輸送に用いてもよく、Ｈ２およびＮ２をリアクタの成長領域でキャリアガスとして用いる。好ましくは、前駆体を（たとえば、それぞれの前駆体とリアクタとの間のバルブを開くことによって）リアクタ内に流入させる前に、１つ以上のキャリアガスを流動させ、また、任意にリアクタ内に入れる。
前駆体を貯蔵する容器を熱制御してもよく、前駆体は好ましくは室温に保ってもよい。代替例として、前駆体の少なくとも１つを加熱してもよく、これにより、加熱した前駆体の蒸気圧を増大させることができ、この結果、層の成長率が増大する。しかしながら、高すぎる流量／成長率は層の品質の低下をもたらすことがあるので、加熱は必ずしも最適でない。
リアクタ内への各前駆体の流量を制御するために、少なくとも１つのマスフローコントローラを各前駆体容器とリアクタとの間に配置してもよい。
その際、前駆体、たとえばＡｌ２（ＣＨ３）６およびＮＨ３は、リアクタ内に向かうキャリアガスによって気体形態で同時に輸送され、したがって、ＳｉＣ基板上でのＡｌＮ核形成層成長を開始することができる。
ＡｌＮ核形成層成長中、２分〜２０分間、５〜２５℃／分の上昇率（リアクタ内で測定）でリアクタ内の温度を上昇させる。このような条件下で、７分の成長により約３０〜４０ｎｍのＡｌＮ厚さを得ることができる。ＡｌＮ核形成層の厚さは本明細書に開示されている半導体デバイス構造中で１００ｎｍ未満であることが好ましい。
温度上昇は、前記上昇率のたとえば１／１００〜１／２という小さい上昇幅で増加してもよい。本代替例では、上昇は連続的な線形的か、徐々に上昇するか、徐々に下降してもよい。好ましくは、上昇は連続的な線形的である。
ＨＶＰＥによるＡｌＮ核形成層成長については、リアクタの開始温度はＭＯＣＶＤ成長と同じであってもよい。また、ＨＶＰＥについての成長時の圧力は、ＭＯＣＶＤと同じであってもよい。
ＭＢＥによるＡｌＮ核形成層成長については、リアクタの開始温度は５００〜１０００℃であってもよい。すなわち、ＭＯＣＶＤおよびＨＶＰＥによる成長と比較して低くてもよい。開始温度が低いのは、ＭＢＥを用いた成長中の圧力が低いことに起因する場合がある。
ＧａＮバッファ層成長
核形成層（たとえば上述のＡｌＮ核形成層）上でのバッファ層の成長は、ＭＯＣＶＤ（すなわちＭＯＶＰＥ）方法により成長させるＧａＮバッファ層に関して以下に記載される。代替例として、バッファ層はＨＶＰＥまたはＭＢＥによって同様に堆積させてもよい。
好ましくは、バッファ層は核形成層と同じリアクタで成長させてもよいが、これは必要ない。
ＧａＮバッファ層成長に用いる前駆体は、トリメチルガリウム、すなわちＴＭＧ、Ｇａ（ＣＨ３）３およびアンモニア、すなわちＮＨ３であってもよい。例として、前駆体の流量は、ＮＨ３では２ｌ／分であってもよく、ＴＭＧａでは０．６２ｍｌ／分であってもよい。ＴＭＧａバブラーを流れるキャリアガス、たとえばＨ２の流量は４２ｍｌ／分であってもよい。前駆体は室温で用意してもよい。代替例として、流量を増大させ、したがってＧａＮバッファ層の成長率を増大させるために、前駆体の少なくとも１つを加熱してもよい。
前駆体容器とリアクタとの間に適する少なくとも１つのマスフローコントローラによって前駆体の各々の流動を制御してもよい。前駆体の各々または前駆体の両方を、たとえば、Ｈ２、Ｎ２またはＡｒのようなキャリアガスによってリアクタに輸送してもよい。ＧａＮ層の成長時のリアクタの温度は約１０５０℃であってもよい。ＧａＮ成長時のリアクタの圧力は約５０ｍｂａｒであってもよい。
その際、ＧａＮバッファ層の成長は、温度および圧力が安定しているときに開始してもよい。これらの条件下では、ＧａＮ層の成長率は毎時約７００〜２０００ｎｍであってもよい。好ましくは、たとえばＨＥＭＴデバイス用のＳｉＣ／ＡｌＮ／ＧａＮ構造のＧａＮバッファ層の厚さは約１〜４μｍであってもよい。
ＳｉＣ／ＡｌＮ／ＧａＮの特性評価
ＳｉＣ／ＡｌＮ／ＧａＮ半導体デバイス構造の界面は本明細書に開示されている方法により、すなわち、ＳｉＣ基板の前処理とＡｌＮ成長時の開始温度の上昇とを利用して製造された。また、ＳｉＣ／ＡｌＮ／ＧａＮ基準半導体デバイス構造の界面はＸ線回折（ＸＲＤ）を特徴とする従来の方法により製造された。従来の方法にしたがう構造は、ＳｉＣ基板の前処理とＡｌＮ核形成層成長時の温度上昇なしで製造された。リアクタの温度と成長時の圧力のような他のパラメータはＡｌＮ核形成層成長とＧａＮバッファ層成長との両方で同じであった。両構造はＭＯＣＶＤによって同じリアクタで製造された。
本明細書に開示されている方法により成長させたＡｌＮ核形成層の厚さは３８ｎｍであり、従来の方法にしたがって成長させたＡｌＮ核形成層の厚さは３５ｎｍであった。本明細書に開示されている方法により成長させたＡｌＮ核形成層上で成長させた両方のＧａＮバッファ層の厚さと、先行技術にしたがって成長させたＡｌＮ核形成層上で成長させたＧａＮバッファ層の厚さとは１．８μｍであった。
同じ材料についての（００２）、（１０２）、（１０３）、（１０４）、（１０５）のような異なるＸＲＤ面のＸＲＤ測定により、ロッキング曲線の異なるピーク幅が得られる。（００２）面により螺旋型転位の情報が得られ、（１０２）、（１０３）、（１０４）、（１０５）面により、異なる範囲の刃状型転位（および混合型転位）の情報が得られる。通常、（１０５）面により、（１０２）、（１０３）、（１０４）面よりも狭いピーク幅が得られる。
狭いロッキング曲線は低い転位密度を示し、したがって、広いロッキング曲線と比較して改善された結晶化度を示す。層が厚いほど、結晶品質は良好になり、したがって、材料の狭いピーク幅が得られる。
図３ａでは、本明細書に開示されている方法により成長させたＡｌＮ核形成層は、ＡｌＮ（１０５）ピークが１０５ａｒｃｓｅｃの半値全幅（ＦＷＨＭ）を持つロッキング曲線を示す。比較すると、従来の方法により成長させた基準ＡｌＮ核形成層は、７０３ａｒｃｓｅｃのＦＷＨＭを持つＡｌＮ（１０５）ピークの広いロッキング曲線を持つ。典型的には、本明細書に開示されている方法により製造されるＡｌＮ核形成層のＡｌＮ（１０５）ピークのＦＷＨＭは３０〜２００ａｒｃｓｅｃである。
図３ｂは、温度上昇を用いる本明細書に開示されている方法により成長させたＡｌＮ核形成層のＡｌＮ（００２）ピークのロッキング曲線と、従来の方法により成長させたＡｌＮ核形成層のＡｌＮ（００２）ピークのロッキング曲線とをそれぞれ示す。本方法により成長させたＡｌＮ核形成層のＡｌＮ（００２）ピークは４２ａｒｃｓｅｃのＦＷＨＭを持つが、従来の方法により成長させた基準ＡｌＮ核形成層のＡｌＮ（００２）ピークはより広く、９９ａｒｃｓｅｃのＦＷＨＭを持つ。
このことから、これは、先行技術によって製造されるＡｌＮ核形成層と比較した場合の、本明細書に開示されている方法により製造されるＡｌＮ核形成層の改善された結晶化度を示している。
ＡｌＮ核形成層の転位密度は１ｃｍ２あたり１０９未満である場合があり、図５ｂに示されている核形成層については１ｃｍ２あたり約５×１０８（ＸＲＤによる測定）である。一般的には、ＡｌＮの不純物レベルは１ｃｍ３あたり５×１０１９未満である場合が多い。
本明細書に開示されている方法により成長させたＳｉＣ／ＡｌＮ／ＧａＮデバイス構造中のＧａＮバッファ層のＧａＮ（１０２）ピークのロッキング曲線と、従来の方法により成長させたＳｉＣ／ＡｌＮ／ＧａＮデバイス構造中の基準ＧａＮバッファ層のＧａＮ（１０２）ピークのロッキング曲線とがそれぞれ図４ａに示されている。基準ＧａＮバッファ層は４９１ａｒｃｓｅｃのＦＷＨＭを持つＧａＮ（１０２）ピークを持つが、本明細書に開示されている方法により成長させたＧａＮバッファ層の対応するピークはより狭く、基準ＧａＮバッファ層と比較して改善された結晶化度を示す２０５ａｒｃｓｅｃのＦＷＨＭを持つ。典型的には、本明細書に開示されている方法により成長させたＳｉＣ／ＡｌＮ／ＧａＮデバイス構造中のＧａＮバッファ層のＧａＮ（１０２）ピークのロッキング曲線は１００〜２５０ａｒｃｓｅｃのＦＷＨＭを持つ。
最後に、図４ｂには、従来の方法により成長させたＳｉＣ／ＡｌＮ／ＧａＮデバイス構造中のＧａＮ層のＧａＮ（００２）ピークのロッキング曲線と、本明細書に開示されている方法により成長させたＳｉＣ／ＡｌＮ／ＧａＮデバイス構造中のＧａＮ層のＧａＮ（００２）ピークのロッキング曲線とが示されている。基準ＧａＮ層のＧａＮ（００２）ピークは２０７ａｒｃｓｅｃのＦＷＨＭを持つが、本明細書に記載されている方法にしたがって製造したＧａＮ層のＧａＮ（００２）ピークは６２ａｒｃｓｅｃのより狭いＦＷＨＭを持つ。したがって、ＡｌＮ核形成層と同様に、ＧａＮバッファ層も改善した結晶化度を示す。
ＧａＮバッファ層の転位密度は１ｃｍ２あたり１×１０８〜７×１０８（ＸＲＤによる測定）である場合がある。一般的には、ＧａＮの不純物レベルは１ｃｍ３あたり１×１０１９未満である場合が多い。
図５ａおよび図５ｂは、ＨＥＭＴデバイス構造のＳｉＣ基板上の緩和したＡｌＮおよび完全に歪んだＡｌＮをそれぞれ示す逆空間マップ（ｒｌｕ＝逆格子単位）を示す。ＡｌＮ核形成層（およびＧａＮバッファ層）の厚さは図３ａおよび図３ｂに示されている層と同じである。図５ａに見られるように、ＡｌＮ核形成層はｘ方向の場合にＳｉＣと比較してわずかに変位する。ＳｉＣは、ＡｌＮ核形成層と比較して相対的にその厚さが厚いために図５ａと図５ｂとで同じ位置にある。本明細書に開示されている方法を用いることで、完全に歪んだ高い結晶品質のＡｌＮ核形成層を製造することができる。完全に歪んだＡｌＮについては、ＡｌＮは図５ｂに見られるようにＳｉＣの上でまっすぐに並ぶことになる。図５ａおよび図５ｂの他の特徴によりＡｌＧａＮおよびＧａＮの以降の層が説明される。
図５ａのＧａＮバッファ層も図５ｂのＧａＮバッファ層も緩和する。ただし、上記に説明されているように（図４ａおよび図４ｂを参照）、本明細書に開示されている方法により成長させたＧａＮバッファ層のロッキング曲線は、従来の方法により成長させたＧａＮバッファ層のロッキング曲線と比較して狭く、したがって、改善した結晶化度を示す。
図６ａおよび図６ｂには、従来の方法にしたがって製造されるＡｌＮ核形成層のＡＦＭ画像と、本明細書に開示されているプロセスにしたがって製造されるＡｌＮ核形成層のＡＦＭ画像とがそれぞれ示されている。これらの層の厚さは、図３および図５で説明されているＡｌＮ核形成層と同じである。先行技術にしたがって製造される（すなわちＳｉＣ基板の前処理と成長時の温度上昇なしで製造される）ＡｌＮ核形成層は複数のピット（すなわち層の孔および／または凹部）を示す（図６ａを参照）。一般的には、このようなＡｌＮ核形成層は１μｍあたり約８０〜１００個のピットを有する場合がある。このようなピットの最大高さはＡｌＮ核形成層の厚さであり、最小高さは１ｎｍである。図６ｂに見られるように、上記のプロセスにしたがって製造されるＡｌＮ核形成層は、より少ないピットを有し、１μｍ２あたり０〜１０個のピット、好ましくは１μｍ２あたり約０〜５個のピットがある完全な合体を示す。
実験の詳細
前処理されたＳｉＣ基板のＸ線光電子分光（ＸＰＳ）特性評価はＭＡＸ国立シンクロトロン研究所にあるビームラインＩ３１１で行われた。表面内殻準位スペクトルを取得するのに１４０ｅＶおよび７５０ｅＶの光子エネルギでの１００ｍｅＶおよび３００ｍｅＶ未満の高エネルギ解像度をそれぞれ利用した。
Ｘ線回折（ＸＲＤ）特性評価のために、ＡｌＮエピタキシャル層およびＧａＮエピタキシャル層の結晶品質の特性評価を行うのにλ＝０．１５４０６ｎｍのＣｕ Ｋα１放射を用いる高解像度Ｘ線回折装置（フィリップスＸ’Ｐｅｒｔ ＭＲＤ）を使用した。ＨＲ−ＸＲＤシステムは、１次光学部品および２次光学部品としてそれぞれハイブリッドミラーと３軸結晶とを備えており、〜０．００３°（〜１１ａｒｃｓｅｃ）の解像度を実現することができる。
ＡｌＮについては、ＡｌＮ（００２）ピークおよび（１０５）ピークのロッキング曲線の半値全幅（ＦＷＨＭ）を対称回折ジオメトリと非対称回折ジオメトリとで測定した。ＧａＮについては、ＧａＮ（００２）ピークおよび（１０２）ピークのロッキング曲線のＦＷＨＭを対称形ジオメトリとｓｋｅｗ回折ジオメトリとで測定した。
原子間力顕微鏡（ＡＦＭ）によってＳｉＣ基板のＡｌＮエピタキシャル層の表面形態の特性評価を行った。ＡＦＭシステム（Ｖｅｃｃｏ Ｄｉｍｅｎｓｉｏｎ ３１００）をタッピングモードで使用した。システムにより垂直方向に沿った空間解像度０．３〜１Åと横方向に沿った空間解像度１〜５ｎｍとが可能になる。これらの解像度はシステムバックグラウンドノイズと、この研究で用いる５〜１０ｎｍの先端曲率半径とによってそれぞれ制限される。
ＸＲＤ、ＸＰＳおよびＡＦＭによる特性評価はｅｘ ｓｉｔｕで行った。

Claims (28)

  1. ＳｉＣ基板と、
    Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層であって、ｘ１＝０〜１、ｙ１＝０〜１かつｘ１＋ｙ１＝１、好ましくはｘ１＜０．０５かつｙ１＜０．５０、より好ましくはｘ１＜０．０３かつｙ１＜０．３０、最も好ましくはｘ１＜０．０１かつｙ１＜０．１０であるＩｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層と、
    Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層であって、ｘ２＝０〜１、ｙ２＝０〜１かつｘ２＋ｙ２＝１、好ましくはｘ２＜０．０５かつｙ２＜０．７０、より好ましくはｘ２＜０．０３かつｙ２＜０．５０、最も好ましくはｘ２＜０．０１かつｙ２＜０．３０であり、前記ＳｉＣ基板と前記バッファ層とに挟まれるＩｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層と、
    を備え、
    前記バッファ層は、（１０２）ピークが２５０ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示し、
    前記核形成層は、Ｘ線回折（ＸＲＤ）により測定する際に（１０５）ピークが２００ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示す、
    ことを特徴とする半導体デバイス構造。
  2. 前記バッファ層はＧａＮである、請求項１に記載の半導体デバイス構造。
  3. 前記核形成層はＡｌＮである、請求項１または２に記載の半導体デバイス構造。
  4. 前記ＳｉＣポリタイプは４Ｈ、６Ｈまたは３Ｃである、請求項１から３のいずれか一項に記載の半導体デバイス構造。
  5. 前記ＳｉＣの表面は、Ｘ線光電子分光により測定する際に５％未満の酸素単層を有する、請求項１から４のいずれか一項に記載の半導体デバイス構造。
  6. 前記バッファ層は、１〜４μｍ、好ましくは１．３〜３μｍ、最も好ましくは１．５〜２μｍの厚さを持つ、請求項１から５のいずれか一項に記載の半導体デバイス構造。
  7. 前記核形成層は、１０〜１００ｎｍ、好ましくは１０〜５０ｎｍ、最も好ましくは１０〜４０ｎｍの厚さを持つ、請求項１から６のいずれか一項に記載の半導体デバイス構造。
  8. 前記核形成層の形態は、１μｍ２あたり０〜１０個のピット、好ましくは１μｍ２あたり０〜８個のピット、最も好ましくは１μｍ２あたり０〜５個のピットがある完全な合体を有する、請求項１から７のいずれか一項に記載の半導体デバイス構造。
  9. 請求項１から８のいずれか一項に記載の半導体デバイス構造から形成される半導体デバイス。
  10. 請求項１から９のいずれか一項に記載の半導体構造を備える高電子移動度トランジスタ。
  11. ＳｉＣ基板を用意する工程と、
    Ｉｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ核形成層を前記ＳｉＣ基板上に用意する工程であって、ｘ２＝０〜１、ｙ２＝０〜１、好ましくはｘ２＜０．０５かつｙ２＜０．７０、より好ましくはｘ２＜０．０３かつｙ２＜０．５０、最も好ましくはｘ２＜０．０１かつｙ２＜０．３０、かつｘ２＋ｙ２＝１である工程と、
    を備え、
    前記核形成層の成長時の温度は、２分〜２０分間、５〜２５℃／分で、好ましくは７〜２０℃／分で、最も好ましくは１０〜１５℃／分で上昇させられる、
    ことを特徴とする半導体デバイス構造を製造する方法。
  12. ＳｉＣ基板を用意する工程と、
    Ｉｎｘ２Ａｌｙ１Ｇａ１−ｘ２−ｙ２Ｎ核形成層を前記ＳｉＣ基板上に用意する工程であって、ｘ２＝０〜１、ｙ２＝０〜１、好ましくはｘ２＜０．０５かつｙ２＜０．７０、より好ましくはｘ２＜０．０３かつｙ２＜０．５０、最も好ましくはｘ２＜０．０１かつｙ２＜０．３０、かつｘ２＋ｙ２＝１である工程と、
    （１０２）ピークが２５０ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を前記バッファ層が示すようにＩｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎバッファ層を前記核形成層上に用意する工程であって、ｘ１＝０〜１、ｙ１＝０〜１かつｘ１＋ｙ１＝１、好ましくはｘ１＜０．０５かつｙ１＜０．５０、より好ましくはｘ１＜０．０３かつｙ１＜０．３０、最も好ましくはｘ１＜０．０１かつｙ１＜０．１０である工程と、
    を備え、
    前記核形成層は、Ｘ線回折（ＸＲＤ）により測定する際に（１０５）ピークが２００ａｒｃｓｅｃ未満のＦＷＨＭを持つロッキング曲線を示す、
    半導体デバイス構造を製造する方法。
  13. 前記基板は、Ｈ２、ＨＣｌ、ＨＦ、ＨＢｒもしくはＳｉＦ４、Ｃｌ２またはＨ２とその他のいずれか１つとの組合せのようなエッチングガスによりｉｎ ｓｉｔｕまたはｅｘ ｓｉｔｕで前処理される、請求項１１または１２に記載の方法。
  14. 前記圧力は、少なくとも１２５０℃の温度で、前処理時に、１００ｍｂａｒ〜１０ｍｂａｒ、好ましくは６０ｍｂａｒ〜１０ｍｂａｒ、最も好ましくは３０ｍｂａｒ〜１０ｍｂａｒである、請求項１３に記載の方法。
  15. 前記圧力は、少なくとも１４００℃の温度で、前処理時に、１０００ｍｂａｒ〜１０ｍｂａｒ、好ましくは５００ｍｂａｒ〜１０ｍｂａｒ、最も好ましくは２００ｍｂａｒ〜１０ｍｂａｒである、請求項１３に記載の方法。
  16. 前記エッチングガス、好ましくはＨ２は、２０〜３０ｌ／分の流量で提供され、かつ／または、ＨＣｌは、１００〜２００ｍｌ／分の流量で提供される、請求項１３から１５のいずれか一項に記載の方法。
  17. 前記核形成層と前記バッファ層との少なくとも１つを有機金属気相堆積（ＭＯＣＶＤ）すなわち有機金属気相成長（ＭＯＶＰＥ）、ハイドライド気相成長（ＨＶＰＥ）または分子線エピタキシ（ＭＢＥ）により成長させる、請求項１１から１６のいずれか一項に記載の方法。
  18. ＭＯＣＶＤすなわちＭＯＶＰＥによる核形成成長のための前駆体の少なくとも１つは、Ａｌ２（ＣＨ３）６のような有機金属であり、その他はＮＨ３である、請求項１１から１７のいずれか一項に記載の方法。
  19. 前記前駆体はＡｒ、Ｈ２またはＮ２のような少なくとも１つのキャリアガスにより用意される、請求項１８に記載の方法。
  20. 前記核形成層の成長時の圧力は、ＭＯＣＶＤすなわちＭＯＶＰＥについて、２００ｍｂａｒ〜１０ｍｂａｒ、好ましくは１００ｍｂａｒ〜２０ｍｂａｒ、最も好ましくは６０ｍｂａｒ〜４０ｍｂａｒである、請求項１１から１９のいずれか一項に記載の方法。
  21. 前記核形成層の成長時の開始温度は、ＭＯＣＶＤすなわちＭＯＶＰＥについて、８００℃〜１１５０℃、好ましくは９００℃〜１１００℃、最も好ましくは９５０℃〜１０５０℃である、請求項１１から２０のいずれか一項に記載の方法。
  22. 前記核形成層の成長率は、ＭＯＣＶＤすなわちＭＯＶＰＥについて、１００ｎｍ／ｈ〜１０００ｎｍ／ｈ、好ましくは１５０ｎｍ／ｈ〜６００ｎｍ／ｈ、最も好ましくは２００ｎｍ／ｈ〜４００ｎｍ／ｈである、請求項１１から２１のいずれか一項に記載の方法。
  23. 前記核形成層の成長時の圧力は、ＨＶＰＥについて、２００ｍｂａｒ〜１０ｍｂａｒ、好ましくは１００ｍｂａｒ〜２０ｍｂａｒ、最も好ましくは６０ｍｂａｒ〜４０ｍｂａｒである、請求項１１から２２のいずれか一項に記載の方法。
  24. 前記核形成層の成長時の開始温度は、ＨＶＰＥについて、８００℃〜１２００℃、好ましくは９００℃〜１１５０℃、最も好ましくは９５０℃〜１１００℃である、請求項２３に記載の方法。
  25. 前記核形成層の成長率は、ＨＶＰＥについて、１μｍ／ｈ〜１００μｍ／ｈ、好ましくは５μｍ／ｈ〜５０μｍ／ｈ、最も好ましくは１０μｍ／ｈ〜２０μｎｍ／ｈである、請求項２３または２４に記載の方法。
  26. 前記核形成層の成長時の圧力は、ＭＢＥについて、１×１０−３ｍｂａｒ〜１×１０−７ｍｂａｒ、好ましくは５×１０−３ｍｂａｒ〜１×１０−６ｍｂａｒ、最も好ましくは１×１０−４ｍｂａｒ〜１×１０−５ｍｂａｒ（気圧）である、請求項１１から２５のいずれか一項に記載の方法。
  27. 前記核形成層の成長時の開始温度は、ＭＢＥについて、５００℃〜１０００℃、好ましくは５５０℃〜９００℃、最も好ましくは６００℃〜８００℃である、請求項２６に記載の方法。
  28. 前記核形成層の成長率は、ＭＢＥについて、１００ｎｍ／ｈ〜１０００ｎｍ／ｈ、好ましくは２００ｎｍ／ｈ〜８００ｎｍ／ｈ、最も好ましくは４００ｎｍ／ｈ〜６００ｎｍ／ｈである、請求項２６または２７に記載の方法。
JP2017554640A 2015-01-09 2015-01-09 半導体デバイス構造およびその製造方法 Active JP6893883B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/050353 WO2016110332A1 (en) 2015-01-09 2015-01-09 Semiconductor device structure and methods of its production

Publications (2)

Publication Number Publication Date
JP2018509776A true JP2018509776A (ja) 2018-04-05
JP6893883B2 JP6893883B2 (ja) 2021-06-23

Family

ID=52358761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017554640A Active JP6893883B2 (ja) 2015-01-09 2015-01-09 半導体デバイス構造およびその製造方法

Country Status (7)

Country Link
US (2) US10269565B2 (ja)
EP (2) EP3243212B1 (ja)
JP (1) JP6893883B2 (ja)
KR (1) KR102308342B1 (ja)
CN (1) CN107210192B (ja)
TW (1) TWI707380B (ja)
WO (1) WO2016110332A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176260A1 (ja) * 2022-03-15 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
JP7039684B2 (ja) * 2017-07-20 2022-03-22 スウェガン、アクチボラグ 高電子移動度トランジスタのためのヘテロ構造及びその製造方法
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
CN111690907B (zh) * 2019-03-15 2023-04-18 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用
KR102399813B1 (ko) * 2019-12-20 2022-05-19 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법
KR102442730B1 (ko) * 2021-12-23 2022-09-13 주식회사 쎄닉 탄화규소 분말, 이를 이용하여 탄화규소 잉곳을 제조하는 방법 및 탄화규소 웨이퍼

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106842A1 (en) * 2001-02-07 2002-08-08 Neudeck Philip G. Methods for growth of relatively large step-free sic crystal surfaces
JP2006066834A (ja) * 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
JPWO2009001888A1 (ja) * 2007-06-27 2010-08-26 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20140264363A1 (en) * 2013-03-14 2014-09-18 Mingwei Zhu Oxygen Controlled PVD Aluminum Nitride Buffer for Gallium Nitride-Based Optoelectronic and Electronic Devices
JP2014241387A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 基板、基板の製造方法、及び電子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
KR20080088993A (ko) 2007-03-30 2008-10-06 주식회사 하이닉스반도체 다층 ＳｉＣ 웨이퍼 및 그의 제조방법
JP2009001888A (ja) * 2007-06-25 2009-01-08 Fuji Electronics Industry Co Ltd 誘導加熱装置の焼入条件監視装置及び焼入条件監視方法
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
CN102130223B (zh) * 2010-12-06 2012-07-25 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN102593291B (zh) * 2011-01-07 2014-12-03 山东华光光电子有限公司 一种氮化物分布式布拉格反射镜及制备方法与应用
CN102522502B (zh) * 2012-01-10 2013-12-25 西安电子科技大学 基于SiC衬底的太赫兹GaN耿氏二极管及其制作方法
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
DE102012103686B4 (de) * 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
US9281441B2 (en) * 2013-05-23 2016-03-08 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106842A1 (en) * 2001-02-07 2002-08-08 Neudeck Philip G. Methods for growth of relatively large step-free sic crystal surfaces
JP2006066834A (ja) * 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
JPWO2009001888A1 (ja) * 2007-06-27 2010-08-26 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20140264363A1 (en) * 2013-03-14 2014-09-18 Mingwei Zhu Oxygen Controlled PVD Aluminum Nitride Buffer for Gallium Nitride-Based Optoelectronic and Electronic Devices
JP2014241387A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 基板、基板の製造方法、及び電子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHUANG QU, 他: "Influence of the growth temperature of AlN buffer on the quality and stress of GaN films grown on 6H", JORNAL OF ALLOYS AND COMPOUNDS, vol. 502, JPN6019011743, 4 May 2010 (2010-05-04), NL, pages 417 - 422, ISSN: 0004267526 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176260A1 (ja) * 2022-03-15 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
JP7422271B1 (ja) 2022-03-15 2024-01-25 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US10269565B2 (en) 2019-04-23
EP3243212A1 (en) 2017-11-15
KR20170098317A (ko) 2017-08-29
US20170365469A1 (en) 2017-12-21
JP6893883B2 (ja) 2021-06-23
TW201640560A (zh) 2016-11-16
CN107210192A (zh) 2017-09-26
TWI707380B (zh) 2020-10-11
EP3882957A1 (en) 2021-09-22
WO2016110332A1 (en) 2016-07-14
CN107210192B (zh) 2021-09-10
USRE49285E1 (en) 2022-11-08
EP3243212B1 (en) 2021-06-09
KR102308342B1 (ko) 2021-10-01

Similar Documents

Publication Publication Date Title
JP6893883B2 (ja) 半導体デバイス構造およびその製造方法
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
CN103952683A (zh) 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
JP2009524251A (ja) 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法
Shojiki et al. High‐Quality AlN Template Prepared by Face‐to‐Face Annealing of Sputtered AlN on Sapphire
TWI786156B (zh) 用於高電子遷移率電晶體之異質結構及其製造方法
JP2009543946A (ja) ワイドバンドギャップ半導体材料
JP6736577B2 (ja) ヘテロ構造体およびその生成方法
US20070117356A1 (en) Method of manufacturing single crystalline gallium nitride thick film
JP7120598B2 (ja) 窒化アルミニウム単結晶膜及び半導体素子の製造方法
Kim et al. Growth of self-assembled nanovoids embedded AlN layer on a low-temperature buffer by metal organic chemical vapor deposition
US20240154001A1 (en) Method of manufacturing nitride semiconductor and nitride semiconductor thin film prepared using the same
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
CN115763251A (zh) 基于Si衬底的GaN异质外延结构及制备方法
Kakanakova‐Georgieva et al. Epitaxial Growth of AlN Layers on SiC Substrates in a Hot‐Wall MOCVD System
Wan Heteroepitaxy of wide band gap semiconductors on silicon substrates
Xinzhong et al. Growth of high-quality thick GaN using a tungsten interlayer
Han Growth of gallium nitride layers with very low threading dislocation densities
EP3616243A1 (en) Interlayer barrier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200317

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20200331

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200415

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200417

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200522

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200526

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200904

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20201106

C28A Non-patent document cited

Free format text: JAPANESE INTERMEDIATE CODE: C2838

Effective date: 20201106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210402

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210507

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210602

R150 Certificate of patent or registration of utility model

Ref document number: 6893883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150