TW201640560A - 半導體元件結構及其生產方法 - Google Patents

半導體元件結構及其生產方法 Download PDF

Info

Publication number
TW201640560A
TW201640560A TW105100569A TW105100569A TW201640560A TW 201640560 A TW201640560 A TW 201640560A TW 105100569 A TW105100569 A TW 105100569A TW 105100569 A TW105100569 A TW 105100569A TW 201640560 A TW201640560 A TW 201640560A
Authority
TW
Taiwan
Prior art keywords
less
nucleation layer
mbar
layer
substrate
Prior art date
Application number
TW105100569A
Other languages
English (en)
Other versions
TWI707380B (zh
Inventor
艾利克 簡森
陳志泰
Original Assignee
艾利克 簡森
陳志泰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾利克 簡森, 陳志泰 filed Critical 艾利克 簡森
Publication of TW201640560A publication Critical patent/TW201640560A/zh
Application granted granted Critical
Publication of TWI707380B publication Critical patent/TWI707380B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明揭露一半導體元件結構，由一碳化矽(SiC)基板、一氮化銦鋁鎵(Inx1Aly1Ga1-x1-y1N，其中x1、y1介於0至1之間，且x1+y1=1)緩衝層與一氮化銦鋁鎵(Inx2Aly2Ga1-x2-y2N，其中x2、y2介於0至1之間，且x2+y2=1)成核層所構成，該成核層位於碳化矽基板和緩衝層之間。由X光繞射儀(XRD)測量後得到以下結果，緩衝層的晶格面之搖擺曲線呈現出最大半高寬低於250角秒(arcsec)，而成核層的晶格面之搖擺曲線呈現出最大半高寬低於200角秒。 生產此類型知半導體元件結構之製法也在此揭露。

Description

半導體元件結構及其生產方法 技術領域
本發明係關係於一用於半導體元件及其製法，尤指一種半導體元件結構及其生產製作方法。
現有技術背景
在半導體元件製作之領域，關於以氮化銦鋁鎵(InxAlyGa1-x-yN，其中x、y介於0至1之間，且x+y=1)材料為基礎之半導體元件，其應用一直以來被認為深具有發展潛力。以氮化鎵(GaN)為例，由於此材料能夠提供優異的高頻與高功率處理效能，因此各界都相當看好將其作為於高速載子電晶體(high electron mobility transistors，HEMTs)的材料。
為了能夠有效地吸取散熱，使元件溫度上升的程度最小化，此類型元件常建構於高導熱性基板上，一般而言為碳化矽(SiC)基板。為了能夠在SiC基板上得到高品質之氮化銦鋁鎵(InxAlyGa1-x-yN)異質成長，可將氮化銦鋁鎵類型(InxAlyGa1-x-yN type，其中x、y介於0至1之間，且x+y=1)成核層引入至氮化銦鋁鎵(InxAlyGa1-x-yN)緩衝層和SiC基板之 間。另外通常利用氮化鋁(AIN)成核層用來促進SiC基板表面的二維成核過程，並調和晶格不匹配的問題。欲使用上述材料於這類型的應用，氮化銦鋁鎵緩衝層和氮化鋁成核層的結晶性便顯得相當的重要。
介於氮化鎵(GaN)緩衝層與碳化矽(SiC)基板之間的氮化鋁(AlN)成核層，關於如何提高其結晶品質，過去已有相當程度的研究與討論，如S.Qu與S.Li等人於2010年在Alloys and compounds期刊之發表。
持續研究發展半導體元件結構，使磊晶層之結晶性更進一步的提升；更者，能夠生產出一半導體元件結構，透過降低結構性缺陷(如穿透差排)的數量，使其漏電流路徑數量降低；又或，能夠生產一半導體元件結構，其邊界熱阻較低(Thermal boundary resistance，TBR)，以上三點，一直以來為產業界及學術界研究發展的目標。
發明總結
本發明揭露一種先進的半導體結構製法，特別是關於前述所提之半導體結構特性上。本發明由所附的獨立權利說明中定義，與被設定的實施方案列在附加的從屬權利要求中，在以下的說明和附圖。
本發明的首要目的係提供一半導體結構，包含一碳化矽(SiC)基板、氮化銦鋁鎵(Inx1Aly1Ga1-x1-y1N)緩衝層及位於兩者間的氮化銦鋁鎵(Inx2Aly2Ga1-x2-y2N)成核層。Inx1Aly1Ga1-x1-y1N緩衝層，其中x1、y1介於0至1之間，且 x1+y1=1，x1最好小於0.05且y1也小於0.50，而較佳狀況為x1小於0.03且y1小於0.30，最佳則為x1小於0.01且y1小於0.10；而Inx2Aly2Ga1-x2-y2N成核層，其中x2、y2介於0至1之間，且x2+y2=1時，x2最好小於0.05且y2大於0.50，而較佳狀況為x2小於0.03且y2大於0.70，最佳則為x2小於0.01且y2大於0.90。經由X光繞射儀(X-ray Diffraction，XRD)測量的結果，該緩衝層之(102)晶格面的搖擺曲線(rocking curve)的最大半高寬低於250角秒(arcsec)內，該成核層之(105)晶格面的搖擺曲線的最大半高寬則低於200角秒內。
半導體元件結構，係指堆疊的材料層用以製作半導體元件，又或構成半導體元件的部分，半導體元件其一使用範例為高速載子電晶體(high electron mobility transistor，HEMT)。
前述之緩衝層係位於成核層上方的磊晶層，尤指與成核層直接接觸之磊晶層。
前述之成核層係指一磊晶層，其用途為增進磊晶層在基板表面二維成長的能力，以及調和基板與緩衝層間的晶格不匹配問題，使緩衝層能夠獲得高品質磊晶成長。
搖擺曲線(rocking curve)係指，X光繞射強度對於樣品搖擺在預期的布拉格繞射角度周圍所產生之點列圖。
前述之緩衝層的(102)晶格面的搖擺曲線的最大半高寬下限可為100，150或200角秒，上限則可至200或250角秒。
前述之成核層之(105)晶格面搖擺曲最大半高寬下線可為50，100或150角秒；上限則可為175或200角秒。
x1和x2之值可相同亦可不同，同樣地y1和y2之值可相同亦可不同；尤其是x1與x2可於如上述之低介值(如x1=x2<0.01，甚至是x1=x2=0)，而y2大於y1則為較佳；x1=x2=0，y1=0，且y2=1為一特定的實例。
與習知的現有技術相比，上述之半導體元件結構能夠提高該緩衝層和成核層之結晶性；此外，若材料具備較佳的結晶品質，亦指較低的線差排(threading dislocation)密度，漏電流亦可降低；並且，該上述半導體元件結構可展現更低的邊界熱阻。
前述之緩衝層可為氮化鎵(GaN)材料，而成核層可為氮化鋁(AIN)材料，在之後的篇幅中，會針對該緩衝層和該成核層再做進一步的說明。
前述之碳化矽(SiC)多形體(polytype)可為4H，6H或3C等，碳化矽多形體係指有著不同結構之碳化矽存在，經由X光光電子能譜儀(X-ray Photoelectron Spectroscopy)測量，該碳化矽表面的氧可能少於百分之五的單分子層。
單分子層係指，由單位晶格高度材料形成的一表面完全覆蓋層，「少於5%之氧單分子層」意指表面覆蓋不完整，氧覆蓋低於5%的表面區域。
上述之緩衝層厚度可在1至4微米(μm)範圍間，較佳厚度為1.3至3微米，最佳厚度為1.5至2微米；而成核層厚度可在10至100奈米(nm)範圍間，較佳厚度為10至50奈米，最佳厚度為10至40奈米。
由於優異的聚結(coalescence)過程，厚度少於100奈米 的成核層表面形貌可有每平方微米0至10個凹坑(pits)，較佳表面型貌有每平方微米0至8個凹坑，最佳只有每平方微米0至5個凹坑；聚結係指在兩個或多個粒狀或島狀物接觸，形成一個尺寸更大的粒子、島狀物或一薄膜之聚合過程；「每平方微米凹坑數」係指在每一平方微米的範圍之內所含的凹坑數量。
本發明的第二個目的係提供一高速載指電晶體(HEMT)，能夠形成上述所提構成半導體結構。
本發明的第三個目的係提供由該半導體元件結構形成之半導體元件。
本發明的第四個目的係提供一半導體元件結構生產製法，其中包含：提供一碳化矽(SiC)基板，和一於該基板上之氮化銦鋁鎵成核層(Inx2Aly2Ga1-x2-y2N nucleation layer)，其中x2、y2介於0至1之間，且x2+y2=1，x2最好小於0.05且y2大於0.50，較佳狀況為x2小於0.03且y2大於0.70，最佳則為x2小於0.01且y2大於0.90；該成核層磊晶成長，溫度每分鐘需提升攝氏5至25度，成長時間在2至20分鐘之區間內，較佳的溫度提升速率為每分鐘7至20度，最佳則為每分鐘提升10至15度。
上述溫度測得於承座(susceptor)之上蓋部分的上游端的黑洞中；每次測得的溫度有可能有些微的不同，端決定於當下使用的測量技術和測量位置；溫度提升方式可以為階梯式、連貫性、線性、逐漸加快，或者逐漸減慢等加溫方法；在成核成長時提升溫度，是為了獲得更優越的成核 層結晶。
本發明的第五個目的係提供另一種半導體元件結構生產製法，其中包含：提供一碳化矽(SiC)基板、一於該基板上之氮化銦鋁鎵成核層(Inx2Aly2Ga1-x2-y2N nucleation layer)，再加上一置於該成核層之上的氮化銦鋁鎵緩衝層(Inx1Aly1Ga1-x1-y1N buffer layer)。該氮化銦鋁鎵(Inx2Aly2Ga1-x2-y2N)成核層，其中x2、y2介於0至1之間，且x2+y2=1，x2最好小於0.05且y2大於0.50，較佳狀況為x2小於0.03且y2大於0.70，最佳則為x2小於0.01且y2大於0.90；該氮化銦鋁鎵(Inx1Aly1Ga1-x1-y1N)緩衝層，其中x1、y1介於0至1之間，且x1+y1=1，x1最好小於0.05且y1小於0.50，較佳狀況為x1小於0.03且y1小於0.30，最佳則為x1小於0.01且y1小於0.10。由X光繞射儀(XRD)測量的結果，該緩衝層呈現的(102)晶格面的搖擺曲線的最大半高寬低於250角秒，而該成核層呈現的(105)晶格面的搖擺曲線的最大半高寬低於200角秒。
基板可在原位(in situ)或異位(ex situ)使用侵蝕性氣體做磊晶前的預處理(pretreatment)，如可使用氫氣(H2)、氯化氫(HCl)、氟化氫(HF)、氫溴酸(HBr)、四氟化矽(SiF4)、氯氣(Cl2)或上述任一氣體和氫氣之合成物等；經過預處理的基板，基板表面所含有的物質，例如氧和碳相關的污染物，可被去除；當預處理的環境溫度於至少攝氏1250度時，壓力最好介於100至10毫巴(mbar)間，較佳壓力為60至10毫巴間，最佳狀態則在30至10毫巴間；而預處理的環境溫度於 至少攝氏1400度時，壓力最好介於1000至10毫巴間，較佳壓力為500至10毫巴間，最佳狀態則在200至10毫巴間；上述之侵蝕性氣體，意屬氫氣(H2)或氯化氫(HCl)，氫氣通入流量可為每分鐘20至30升，而氯化氫通入流量則可為每分鐘100至200毫升。
成核層與緩衝層至少其中一層可利用下述其一方法製作磊晶成長：金屬有機化學氣相沈積法(Metal Organic Chemical Vapor Deposition，MOCVD)、金屬有機化學氣相磊晶法(Metal Organic Vapor Phase Epitaxy，MOVPE)、氫化物氣相磊晶法(Hydride Vapor Phase Epitaxy，HVPE)或分子束磊晶法(Molecular Beam Epitaxy，MBE)。
在MOCVD或是MOVPE下，成核層磊晶成長之前導物(precursor)至少其一為金屬有機物，例如三甲基鋁(Al2(CH3)6)，而另一個前導物則可為氨氣(NH3)。
前導物係指一來源材料，其可與至少一個的其他前導物相互反應；前導物可由至少一個承載氣體運輸至反應爐，例如氫氣(H2)、氬氣(Ar)、氮氣(N2)，或是上述氣體之組合，一承載氣體可運輸至少一個前導物至反應爐。
在MOCVD或是MOVPE磊晶製程中，成核層成長的環境壓力可在200至10毫巴範圍內，較佳壓力範圍為100至20毫巴，最佳範圍則為60至40毫巴間；初始溫度可介於攝氏800至1150度間，較佳溫度範圍為900至1100度，最佳溫度則為950至1050度間；成核層成長速率可在每小時100奈米至1000奈米間，較佳速率在每小時150至600奈米間，最佳 則為每小時200至400奈米間。
在HVPE磊晶製程中，成核層成長的環境壓力可在200至10毫巴範圍內，較佳壓力範圍為100至20毫巴，最佳範圍則為60至40毫巴間；初始溫度可介於攝氏800至1200度間，較佳溫度範圍為900至1150度，最佳溫度則為950至1100度間；成核層成長率可在每小時1微米至100微米間，較佳速率在每小時5至50微米間，最佳為每小時10至20微米間。
在MBE磊晶製程中，成核層成長上的環境壓力可在1x10-3至1x10-7毫巴大氣壓力範圍內，較佳壓力範圍為5x10-3至1x10-6毫巴，最佳範圍則為1x10-4至1x10-5毫巴；初始溫度可介於攝氏500至1000度間，較佳溫度範圍為550至900度間，最佳溫度為600至800度間；成核層成長率可在每小時100微米至1000微米間，較佳速率在每小時200至800微米間，最佳為每小時400至600微米間。
1‧‧‧半導體元件結構
11‧‧‧氮化矽(SiC)基板
12‧‧‧成核層
13‧‧‧緩衝層
第1圖係本發明之半導體元件結構綱要圖。
第2圖係一X光光電子光譜圖，分別展示在溫度攝氏1200度和1320度下，MOCVD反應爐中以氫氣預處理過的碳化矽(SiC)基板的個別光譜圖。
第3a圖和第3b圖分別展示由X光繞射儀所測量出之氮化鋁(105)晶格面與和氮化鋁(002)晶格面之搖擺曲線。
第4a圖和第4b圖分別展示由X光繞射儀所測量出之氮化鎵(102)晶格面與和氮化鎵(002)晶格面之搖擺曲線。
第5a圖和第5b圖係由X光繞射儀所測得的二維空間倒 易圖(reciprocal space map)，分別展示在高速載子電晶體(HEMT)上鬆弛(relaxed)與完全緊繃(fully strained)之氮化鋁。
第6a圖和第6b圖係原子力顯微鏡下所顯示之氮化鋁表面，分別為以習知技術與以此發明揭露之製法所製成。
詳細說明
在此將更詳盡的說明本發明之實施方式；前面已說明該半導體元件結構生產製法，此後將針對該元件結構分析結果進行討論。
A.元件結構與材料
第1圖係一半導體元件綱要式結構1，氮化銦鋁鎵(InxAlyGa1-x-yN，其中x、y介於0至1之間，且x+y=1)成核層12，位於氮化矽(SiC)基板11和氮化銦鋁鎵(InxAlyGa1-x-yN，其中x、y介於0至1之間，且x+y=1)緩衝層13之間。
該氮化銦鋁鎵成核層與氮化銦鋁鎵緩衝層，成分範圍可如同上述所示，因此該成核層與緩衝層可以為相同或是不同材料所製成。
該成核層存在的目的其一，為求調和在碳化矽(SiC)基板與緩衝層間的晶格不匹配問題，以獲得在SiC基板上高品質成核層的磊晶成長；另一目的則為讓如氮化鎵(GaN)之類的材料能夠順利成長。氮化鎵不容易在一些基板(例如SiC)上成核並進行二維方式的成長，因此可能需要氮化鋁(AIN)成核層來改變表面電位，如此一來GaN才得以順利成長； 該成核層可直接加至於SiC基板上，意即沒有任何其他磊晶層位於兩者之間。
一般來說，以習知現有技術生產而得之成核層，會因為約為1%的晶格不匹配程度，導致於厚度高於8至12奈米時便開始鬆弛；使用本發明製法，完全緊繃(fully strained)的成核層可提升該緩衝層的結晶品質。
以本發明製法所成長出的成核層，其完全緊繃的晶格特性可維持至其厚度至少100奈米，然而一旦成核層超過此厚度，會因為晶格不匹配的問題，而開始鬆弛。
完全緊繃係指在共面度(in-plane)上的成核層之晶格常數，和在共面度上的碳化矽(SiC)基板之晶格常數完全相同，或者可在正負0.15%間的差距，而較理想的差距則在正負0.05%，最理想則在正負0.02%之間。一般來說，若該成核層為完全緊繃的狀態，在倒易空間圖x軸上，其來自非對稱晶格面的X光繞射，如(105)晶格面的反射訊號(reflex)，將與該SiC基板之非對稱之X光繞射的反射訊號呈現完全對齊狀態，請參閱第5b圖。
上述之緩衝層的目的則是為了利用厚度的增加，進而增進其結構品質，並且一旦到達所欲的厚度時，該緩衝層的晶格狀態應當呈現完全鬆弛；與成核層相較之下，若以本發明製法的成核層成長到如上述之一定的厚度時，則其晶格狀態可呈現完全緊繃。
以成核層12和緩衝層13為例，該成核層可為氮化鋁(AlN)，而該緩衝層可為氮化鎵(GaN)；這類碳化矽(SiC)/ 氮化鋁(AlN)/氮化鎵(GaN)的堆疊結構分析結果將於下揭露詳述。
在此發明中使用碳化矽(SiC)基板，因為其優越的導熱特性，主要是為了能夠有效地達成散熱，讓半導體元件溫度增加的程度最小化；該碳化矽多形體可為4H，6H或3C等；該碳化矽基板之方向性可為c面、a面和m面；在本專利申請中討論到生產結構時，可使用Si面或是C面；基板以在軸(on-axis)基板為佳；然而另外一個選擇可使用低角度(例如2度以內)非在軸基板(off-cut)。
B.碳化矽(SiC)基板之預處理過程
在開始磊晶成長成核層、緩衝層和其他附加的磊晶層之前，碳化矽(SiC)基板需預先處理，目的是為了移除表面由氧或碳所構成的雜質及污染物。
較佳的預處理過程可為原位處理(insitu)，意即在與生長成核層、緩衝層或其餘之磊晶層同一反應腔或反應爐進行預處理；另一選擇為移位處理(exsitu)，例如於一熱爐管(furnace)內先做預處理，再將已經預處理過的基板移至反應爐內做磊晶成長。一般的情況下，若操作正確，經移位處理過的基板表面並不會增加任何新的雜質。
在原位預處理前，碳化矽(SiC)基板可能需要，但非必要，被清潔、沖洗與更進一步地乾燥淨化表面；舉例來說，碳化矽(SiC)基板可使用丙酮、甲醇、一攝氏80度之NH4OH+H2O2+H2O(1：1：5)溶液與另一攝氏80度之HCl+H2O2+H2O(1：1：5)溶液來清潔，每一溶液清潔五分鐘，最後使用 去離子水沖洗，以氮氣(N2)乾燥淨化，再浸入氟化氫(HF)溶液中。
為了做到預處理，可容許通入具有蝕刻基板效果的氣體至反應爐中，如氫氣(H2)、鹽酸(HCl)或兩者的化合物，因而能夠與基板交互反應；其他可選用的氣體為氟化氫(HF)、氫溴酸(HBr)、四氟化矽(SiF4)或上述任一材料與氫氣(H2)結合之化合物。舉例來說，氫氣(H2)流量可約為每分鐘20至30升，搭配通入流量約為每分鐘100至200毫升的鹽酸(HCl)，或是選擇其一單獨使用。
爐內溫度可提升至預處理之溫度，而後隨即降溫，不需持續停留在最高溫度。
能夠有效地移除基板表面的氧化層，其所需的反應爐壓力、溫度和時間，可由X光光電子能譜儀測量(XPS)的結果所決定。
預處理時的反應爐內壓力可在大氣壓力至10毫巴的範圍內，較佳的壓力則約為50毫巴；在開始預處理前，爐內的背景壓力可低於1x10-3毫巴，但能夠越低越佳。若預處理過程的壓力控制在50毫巴左右，反應爐內的溫度需使用如電感加熱或是電阻加熱增至攝氏1250至1500度。
值得注意的是，預處理過程之溫度與壓力相互影響，若預處理過程處於較低的溫度狀態下，為了移除表面由氧或碳組成的雜質或污染物，可能需要較低的壓力；相較之下，當預處理過程處於較高的溫度時，要移除同樣數量的雜質，高壓與低壓皆能達到相同的效果。
舉例來說，於攝氏1250度，壓力50毫巴，以氫氣(H2)對碳化矽(SiC)基板進行預處理，整個預處理時間至少30分鐘，其中包括升溫與降溫；則可能獲得在SiC基板上氧單分子層少於5%的結果(以X光光電子能譜儀進行測量)，換而言之，即氧覆蓋低於5%的表面區域。
第2圖為碳化矽(SiC)基板光譜圖，由X光光電子能譜儀(X-ray Photoelectron Spectronscopy，XPS)所測得，在50毫巴壓力下進行預處理，下上圖之溫度條件分別為攝氏1200度與1320度；其二光譜在內聚能(binding energy)279電子伏特(eV)和101電子伏特處皆擁有波峰，分別來自於C1s與Si2p電子軌道，即來自於碳化矽基板。
另外，下方光譜圖(以30分鐘、1200度、50毫巴預處理)在530電子伏特處，有相對大的氧相關波峰21，且在C1s波峰上低內聚能處有微小的特徵22，這些徵象分別來自表面氧與碳的雜質，該雜質存在於尚未預處理過的基板表面，或經非有效預處理過的基板表面。
上方光譜圖可見基板大致上沒有氧相關之波峰，也沒有高碳內聚能的特徵；通常的情況下，根據上述操作過程，當基板的預處理溫度高於攝氏1250度時，氧含量不見得能夠經由X光光電子能譜儀(XPS)測量出來。
碳化矽(SiC)基板的預處理過程可皆相同，儘管使用不同的方法來成長氮化鋁(AlN)成核層與其後的磊晶層，如MOCVD、HVPE或MBE等方法。然而，若在一MBE反應爐內進行預處理，相較於MOCVD反應爐，MBE爐內壓力較 低，如此一來，其壓力與溫度皆可能低於上述之預處理。
C.磊晶層成長方法
氮化銦鋁鎵(InxAlyGa1-x-yN)成核層--如氮化鋁鎵(AlyGa1-yN)或氮化鋁(AlN)--與氮化銦鋁鎵(InxAlyGa1-x-yN)緩衝層--如氮化鋁鎵(AlyGa1-yN)或氮化鎵(GaN)--可使用金屬有機化學氣相沈積法(MOCVD)來沉積，或稱金屬有機化學氣相磊晶法(MOVPE)；MOCVD或是MOVPE係為一化學氣相沉積方法，利用氣相前導物之化學反應，在基板上沉積出一固態材料；此方法主要是利用於成長複雜的半導體多層結構。
使用MOCVD時，多半選擇金屬有機化合物為前導物，並使用氫化物，例如氨氣(NH3)，來達成化學反應；用於氮化鋁(AlN)生長之前導物可為三甲基鋁(trimethylaluminum，TMAl，即Al2(CH3)6)與氨氣(NH3)；舉例來說，前導物流量可為每分鐘2升的氨氣和每分鐘0.7毫升的三甲基鋁(TMAl)，通過TMAl空氣起泡器(bubbler)的承載氣體(例如，氫氣)流量則可為每分鐘70毫升，前導物氣流與主要的承載氣流混合後，再運送至反應爐的流量可為每分鐘50升，依反應爐的大小決定此流量的多寡。
往往利用承載氣體來運送前導物，到最少置有一片基板的反應爐腔內，前導物的反應形成活性中間產物，副產物也會產生於基板周圍或是基板上；反應物質被吸附在基板上，經由累積形成一薄膜層，最後副產物將從基板周圍或是基板上被運離反應爐腔內。
在MOCVD系統，薄膜通常生長在壓力為幾毫巴至大氣壓力的範圍之間。
反應爐腔可為冷壁或者熱壁型態；在冷壁反應爐中，對基板進行加熱的同時，在反應爐壁的溫度會保持比基板溫度還要低；相對地，在熱壁反應爐中，則是對整體的反應爐腔進行加熱，其中包含了基板和反應爐本身。
對於前文中已提到過的氮化鋁(AlN)與氮化鎵(GaN)，其磊晶成長是在一熱壁式反應爐(型號為Axtron VP508GFR)完成，資料來源根據D.Nilsson在2014年Doping of Al-content AlGaN grown by MOCVD一博士論文中，以及Wikipedia中所提。
D.替代方案
替代方案之一為使用氫化物氣相磊晶法(HVPE)，不同於MOCVD，HVPE製程不包含金屬有機前導物，取而代之的是氣態之金屬氯化物，例如在氮化鋁(AlN)成核層成長上，能選擇使用氯化鋁(AlCl3)與氨氣(NH3)進行反應；即便是使用HVPE，也能可使用與MOCVD相同的反應爐，來準備成核層與緩衝層成長，成長使用的溫度與壓力也可與MOCVD相同，然而HVPE下AlN成核層之生長速率可能為MOCVD的50至100倍，約每小時100微米，若提高前導物之溫度，其生長速率可能甚至加速。
更進一步的替代方案為使用分子束磊晶法(MBE)於氮化鋁(AlN)成核層與氮化鎵(GaN)緩衝層成長上；與MOCVD相比，MEB的磊晶是基於物理過程，一般來說無化學反應 參與；與MOCVD和HVPE相較，另一差別為此製程在較低的溫度下進行。
舉例說明，用於準備氮化鋁(AlN)成核層的前導物可為氮氣等離子(plasma-N2)和三甲基鋁(Al2(CH3)6)，由於壓力可在10-3至10-4間，導致成長速率低於每小時1微米，此結果遠低於MOCVD與HVPE下的成長速率。
E.過渡至氮化鋁(AlN)成核層成長與AlN成核成長
接下來將揭露關於用以MOCVD生長AlN成核層的製程方法；其他替代方案，如氫化物氣相磊晶法(HVPE)和分子束磊晶法(MBE)，則另外分開說明。
若採取原位預處理，其預處理之氣體流，可能會被保留下來，過渡至氮化鋁(AlN)成核層成長，例如選用氯化氫(HCl)或氫氣(H2)，又或兩者同時使用；若採取異位預處理，預處理過的碳化矽(SiC)基板將會被移轉到反應爐內，AlN成核層成長將在反應爐內進行。
移轉基板的過程可能是在大氣條件下進行，即在空氣中進行；採取異位預處理時，當碳化矽(SiC)基板已經被移轉到反應爐內，反應爐內的溫度和壓力，於過渡至氮化鋁(AlN)成核層成長的過程中，可以使用如下討論的方式設定。
當爐內壓力保持一定時，爐內溫度可降低；降低溫度可以在一個步驟內完成，可直接停止加熱，或者是將溫度設置在較低的數值。
當反應爐內溫度穩定地保持在攝氏800度至1150度 間，此溫度區間就是所謂的氮化鋁(AlN)成核層成長之起始溫度，此時的壓力可能需要調節至高於預處理時的壓力。
該壓力以一節流閥控制，例如蝴蝶閥；節流閥可位於反應爐與幫浦間，幫浦可為魯氏泵、乾式真空泵或是螺旋蹦；例如當部分關閉蝴蝶夾時，反映爐腔內的抽真空能力便會降低，因持續通入氫氣(H2)和氯化氫(HCl)，或者是兩者之一的氣體，腔內壓力將不斷地升高。
溫度與壓力皆可被固定，當兩者的數值趨於穩定時，在預處理階段所使用的氯化氫(HCl)進氣口則可關閉，舉例如關閉位於HCl來源與反應爐間的氣閥；若在預處理時使用的氣體為氫氣(H2)，其則可被保留，當作在氮化鋁(AlN)成核層成長時運送前導物(至少一種)之承載氣體。
承載氣體可為一惰性氣體，例如氫氣(H2)或氮氣(N2)；此二種氣體可用來運送前導物至反應爐中，在成長區域內當作承載氣體，該承載氣體最好能或可選擇在前導物進入之前反應爐前(開啟位於個別前導物來源與反應爐間的氣閥)，就將其導入反應爐中。
前導物的儲存槽溫度可受控制，最好將前導物保持約與室溫相同；一替代方式可為加熱至少一個前導物，使其氣相壓力上升，如此一來該磊晶層的成長速率也可能提升；然而太快的流量，或太快的成長速率可能帶來較差的磊晶層品質，所以加熱並非總是最佳的選擇。
為了控制每個前導物進入反應爐的流量，可至少有一個質量流量控制器，置於前導物儲存槽與反應爐之間。
前導物如三甲基鋁(Al2(CH3)6)和氨氣(NH3)，以氣體的形式，同時利用承載氣體送入反應爐內，如此一來在碳化矽(SiC)上的氮化鋁(AlN)成核層成長便可以開始。
在氮化鋁(AlN)成核層成長期間，為2到20分鐘，反映爐內溫度以每分鐘攝氏5至25度的逐速率逐步提升，在此條件下，7分鐘的成長時間可形成約30至40奈米厚度的AlN；在本發明的半導體元件結構上，較理想的AlN成核層厚度應低於100奈米。
上述的溫度提升，可以以小幅度地階梯型態上升，譬如以1/100至½的階梯上升速率；其他可選擇方案則為連貫的線性加溫、逐漸加快或逐漸減慢的加溫方式，較佳的選擇為連貫的線性加溫。
使用HVPE來形成氮化鋁(AlN)成核層時，其反應爐起始溫度可與利用MOCVD時一樣的溫度，另外在成長過程的壓力HVPE和MOCVD也可相同。
使用MBE來形成氮化鋁(AlN)成核層時，其反應爐起始溫度可介於攝氏500至1000度之間，由於MBE成長時使用較低的壓力，與MOCVD和HVPE相較之下溫度也較低。
F.氮化鎵(GaN)緩衝層成長
接下來將揭露關於用以MOCVD(或MOVPE)法下，成長於成核層上之氮化鎵(GaN)緩衝層的製程方法；HVPE或是MBE也可為其替代方案。
該緩衝層最好成長於和成核層同一反應爐中，但非必要。
氮化鎵(GaN)緩衝層成長的前導物可為三甲基鎵(或稱TMG，Ga(CH3)3)和氨(NH3)；舉例來說，前導物的流量，氨(NH3)可為每分鐘2升，而三甲基鎵(TMGa)可為每分鐘0.62毫升，通入三甲基鎵起泡器承之載氣體，如氫氣(H2)，流量則可為每分鐘42毫升，可在室溫下提供前導物氣體；一替代方式可為加熱至少一個前導物，提升三甲基鎵的通入濃度，以加快GaN緩衝層成長速度。
每個前導物進入反應爐的通入氣流，可由至少一置於前導物儲存槽與反應爐之間的質量流量控制器加以控制；如氫氣(H2)、氮氣(N2)或氬氣之承載氣體，可分別或同時運送前導物進入反應爐；在氮化鎵(GaN)層成長階段，反應爐溫度可約為攝氏1050度，而壓力可約為50毫巴。
氮化鎵(GaN)層成長階段可於溫度與壓力皆穩定後才開始，在這樣的情況下，GaN層成長速率可約為每小時700至2000奈米。若以碳化矽(SiC)/氮化鋁(AlN)/氮化鎵(GaN)的堆疊結構而言，應用於高速載子電晶體中，GaN層厚度以大約1至4微米為佳。
G.碳化矽(SiC)/氮化鋁(AlN)/氮化鎵(GaN)堆疊結構之特徵分析
利用X光繞射儀來分析由此發明製法所生產的SiC/AlN/GaN的晶體品質，並且也分析由習知參考技術所生產出的SiC/AlN/GaN半導體元件結構之晶體品質，進而兩者進行比較；本發明揭露生產SiC/AlN/GaN半導體元件結構之製法，係使用預處理過的SiC基板，AlN層成長自起始溫度 開始，溫度逐步提升；而習知參考技術中，SiC基板未經過有效的預處理，在AlN層成長階段溫度也並未提升；其他參數，例如成長期間反應爐的溫度和壓力，在AlN成核層與GaN緩衝層上條件相同；兩者結構皆是在同一反應爐利用MOCVD生產。
由本發明製法所得之氮化鋁(AlN)成核層厚度為38奈米，由習知技術厚度則為35奈米；兩製法下位於AlN成核層之上的氮化鎵(GaN)緩衝厚度層皆為1.8微米。
相同的材料但不同XRD晶格面如(002)、(102)、(103)、(104)或(105)所測定出的搖擺曲線會有不同的波峰寬度；來自(002)晶格面的搖擺曲線可提供螺旋形錯位(screw-type dislocation)之資訊，而(102)、(103)、(104)或(105)在不同程度上，提供關於邊界形和混合形錯位(edge-type and mixed-type dislocation)之資訊，(105)晶格面通常可顯示出比(102)、(103)、(104)晶格面還要窄的波峰寬度。
狹窄的搖擺曲線通常顯示其晶體具有較低的錯位密度，因此與較寬搖擺曲線相比，其擁有較優異的結晶性；厚度越厚的磊晶層，結晶性品質越好，因此在該材料上會獲得較狹窄的波峰寬度。
第3a圖所示，由本發明製法所得之氮化鋁(AlN)成核層顯示出其來自(105)晶格面的搖擺曲線之最大半高寬為105角秒，相比於習知技術所得之AlN成核層顯示出搖擺曲線(105)晶格面，其擁有較寬的最大半高寬730角秒；一般來說，由本發明製法所得之AlN成核層顯示出搖擺曲線(105) 晶格面的最大半高寬介於30至200角秒間。
第3b圖顯示本發明製法，成長期間使溫度提升，所得之氮化鋁(AlN)成核層之搖擺曲線(002)晶格面；另外也顯示了以習知技術所得之(002)晶格面的搖擺曲線。本發明製法所得之AlN成核層搖擺曲線(002)晶格面之最大半高寬為42角秒，而以習知技術則得較寬AlN波峰，期最大半高寬為99角秒。
由此可知，與習知技術相比，本發明製法可得較優異的氮化鋁(AlN)成核層結晶。
本發明中的氮化鋁(AlN)成核層錯位密度可低於每平方公分109個；在第5b圖中，經由XRD測量的結果，AlN成核層錯位密度約為每平方公分5x108個；一般來說，AlN的雜質濃度可低於每立方公分5x1019個。
在SiC/AlN/GaN半導體元件結構中，氮化鎵(GaN)緩衝層之搖擺曲線(102)晶格面，如第4a圖中，分別顯示由本發明製法與由習知技術所得；習知技術所得之GaN(102)晶格面最大半高寬為491角秒，而本發明製法所得之最大半高寬則為205，這樣的結果說明，兩者相較之下，本發明可獲得較優良的結晶；一般來說，在SiC/AlN/GaN半導體元件結構中，由本發明製法下的GaN緩衝層(102)晶格面最大半高寬介於100至250角秒之間。
最後在第4b圖中，分別顯示由本發明製法和由習知技術所得之，在SiC/AlN/GaN半導體元件結構中，氮化鎵(GaN)緩衝層之搖擺曲線(002)晶格面；習知技術所得之GaN(002) 晶格面最大半高寬為207角秒，而本發明製法得到較窄的半高寬則為62角秒；因此就如同氮化鋁(AlN)成核層一般，GaN緩衝層的結晶性也明顯的提升。
經由XRD所測得，由本發明製法所得的氮化鎵(GaN)緩衝層之錯位密度可降低至每平方公分1×108至7×108個，一般來說，GaN的雜質濃度可低於每立方公分1×1019個。
第5a圖和第5b圖分別顯示在倒易空間圖上，於HEMT元件結構之碳化矽(SiC)基板上鬆弛和完全緊繃之氮化鋁(AlN)，圖上之rlu為倒易晶格單位；AlN成核層厚度，(與GaN緩衝層厚度)在第3a圖和第3b圖上相同，但在第5a圖中，AlN成核層在x軸方向的位置比SiC些微地偏移，而SiC在第5a圖和第5b圖位置相同，這是由於其厚度比AlN成核層來說相對厚實甚多，所以其晶格處於鬆弛的狀態。透過使用本發明製法，便可能生產出完全緊繃的高結晶品質的AlN成核層；在第5b圖中，完全緊繃之AlN與SiC筆直地對齊；描繪於第5a圖和第5b圖的另一個重要的特性為跟隨而來的氮化鋁鎵(AlGaN)和GaN磊晶層。
氮化鎵(GaN)緩衝層在第5a圖和第5b圖中皆為鬆弛的狀態，然而如前述狀況(見第4a圖和第4b圖)，與習知技術製法製出的GaN緩衝層，由本發明製法所得之GaN緩衝層搖擺曲線較窄，意即有較優異的結晶性。
第6a圖和第6b圖分別顯示由本發明製法所得及由習知技術製法所得之氮化鋁(AlN)成核層之表面經原子力顯微鏡顯現出的影像；此二AlN成核層之厚度相同，已在第3圖 和第5圖已經討論過；在第6a圖中，溫度在成長期間不會提升的習知技術製法所得AlN成核層，成長在未使用有效的預處理之碳化矽(SiC)基板上，其表面形貌會具有相當多的凹坑，凹坑即洞或凹處，一般來說，厚度在100奈米下的AlN成核層約每一平方微米有80至100個凹坑，單一凹坑最高高度即為AlN成核層之厚度，而最低高度則為1奈米；在第6b圖中，由前述製程所得之AlN成核層擁有較少的凹坑，表現出近完全聚合，每平方微米只有0至10個凹坑，較佳的狀況甚至每平方微米約只有0至5個凹坑。
H.實驗性細節
預處理過的碳化矽(SiC)基板的X光光電子能譜儀測量(XPS)分析在麥克斯國家同步加速器實驗室(MAX national synchrotron laboratory)中的I311光束線實驗室執行；在光子能量為140電子伏特時，其高能量解析度少於100毫電子伏特(meV)，且在光子能量為750電子伏特時，其高能量解析度少於300毫電子伏特，分別被用來蒐集表面電子核層光譜。
在X光繞射儀分析，採用一波長為0.15406奈米之銅Kα1高解析X光繞射儀(Philips X’ PertMRD)來分析氮化鋁(AlN)和氮化鎵(GaN)磊晶層的結晶性。該高解析XRD配有一混合鏡(hybrid mirror)與一三軸晶體(triple-axiscrystal)，分別為主要及次要光學元件，使其解析度可達到~0.003度(~11角秒)。
關於氮化鋁(AlN)，其來自(002)和(105)晶格面的搖擺 曲線之最大半高寬是在對稱和非對稱的量測幾何下所測定；而氮化鎵(GaN)，其來自(002)和(102)晶格面的搖擺曲線之最大半高寬是在對稱和偏斜(skew)的量測幾何下所測定。
於碳化矽(SiC)基板上的氮化鎵(AlN)磊晶層之表面形貌是由原子力顯微鏡所量測(Atomic Force Microscopy，AFM)；在間歇接觸模式(tapping mode)時使用一AFM系統型號Vecco dimension 3100；該系統允許空間解析度於垂直方向0.3至1埃(Å)，與允許空間解析度於側向1至5微米，其受限於系統背景噪音與在此實驗中使用5至10奈米之曲度頂點半徑。
XRD、XPS和AFM分析皆為異位量測。
1‧‧‧半導體元件結構
11‧‧‧氮化矽(SiC)基板
12‧‧‧成核層
13‧‧‧緩衝層

Claims (28)

  1. 一種半導體元件結構，係包括：一碳化矽基板；一Inx1Aly1Ga1-x1-y1N緩衝層，其中x1、y1介於0至1之間，且x1+y1=1，x1最好小於0.05且y1小於0.50，而較佳狀況為x1小於0.03且y1小於0.30，最佳則為x1小於0.01且y1小於0.10；與一Inx2Aly2Ga1-x2-y2N成核層，介於碳化矽(SiC)基板與緩衝層之間，其中x2、y2介於0至1之間，且x2+y2=1，x2最好小於0.05且y2大於0.50，而較佳狀況為x2小於0.03且y2大於0.70，最佳則為x2小於0.01且y2大於0.90；特徵為其緩衝層的(102)晶格面的搖擺曲線之最大半高寬低於250角秒；以及其成核層的(105)晶格面的搖擺曲線之最大半高寬低於200角秒，兩者皆由X光繞射儀(XRD)測定。
  2. 如請求項1之半導體元件結構，其緩衝層為氮化鎵(GaN)。
  3. 如請求項1或2之半導體元件結構，其成核層為氮化鋁(AlN)。
  4. 如請求項1至3中任一項之半導體元件結構，其碳化矽(SiC)多形體為4H、6H或3C。
  5. 如請求項1至4中任一項之半導體元件結構，經由X光光 電子能譜儀測量，其碳化矽(SiC)表面之氧單分子層少於5%。
  6. 如請求項1至5中任一項之半導體元件結構，其緩衝層厚度為1至4微米，最好為1.3至3微米，最佳則為1.5至2微米。
  7. 如請求項1至6中任一項之半導體元件結構，其成核層厚度為10至100奈米，最好為10至50奈米，最佳則為10至40奈米。
  8. 如請求項1至7中任一項之半導體元件結構，成核層的表面形貌呈現近完全聚結時，每平方微米有0至10個凹坑，較佳狀態為每平方微米有0至8個凹坑，最理想則為每平方微米有0至5個凹坑。
  9. 一種半導體元件由如請求項1至8中任一項之半導體元件結構構成。
  10. 一種高速載子電晶體由如請求項1至9中任一項之半導體結構所構成。
  11. 一種半導體元件結構之製法，係包含：提供一碳化矽(SiC)基板；提供一Inx2Aly2Ga1-x2-y2N成核層於SiC基板上，其中x2、y2介於0至1之間，x2最好小於0.05且y2大於0.50，而較佳狀況為x2小於0.03且y2大於0.70，最佳則為x2小於0.01且y2大於0.90，且x2+y2=1；特徵為該成核層成長時的溫度，在2至20分鐘的時間內，每分鐘上升攝氏5至25度，較佳為每分鐘上升7至20度， 最佳為每分鐘上升10至15度。
  12. 一種半導體元件結構之製法，係包含：提供一碳化矽(SiC)基板；提供一Inx2Aly2Ga1-x2-y2N成核層於碳化矽(SiC)基板上，其中x2、y2介於0至1之間，x2最好小於0.05且y2大於0.50，較佳狀況為x2小於0.03且y2大於0.70，最佳則為x2小於0.01且y2大於0.90，且x2+y2=1；提供一Inx1Aly1Ga1-x1-y1N緩衝層於成核層之上，其中x1、y1介於0至1之間，且x1+y1=1，x1最好小於0.05且y1小於0.50，較佳狀況為x1小於0.03且y1小於0.30，最佳則為x1小於0.01且y1小於0.10，其緩衝層的(102)晶格面的搖擺曲線之最大半高寬低於250角秒；以及其成核層的(105)晶格面的搖擺曲線之最大半高寬低於200角秒，兩者皆由X光繞射儀(XRD)測定。
  13. 如請求項11或12之製法，該基板在原位或是異位預處理，使用刻蝕氣體，如氫氣(H2)、氟化氫(HF)、溴化氫(HBr)、四氟化氫(SiF4)、氯氣(Cl2)或上述任一氣體與氫氣之化合物。
  14. 如請求項13之製法，在至少攝氏1250度的預處理時，使用壓力100至10毫巴範圍間，較理想則是使用60至10毫巴，最理想的狀況為30至10毫巴。
  15. 如請求項13之製法，在至少攝氏1400度的預處理時，使用壓力1000至10毫巴範圍間，較理想則是使用500至10毫巴，最理想的狀況為200至10毫巴。
  16. 如請求項13至15中任一項之製法，其中該刻蝕氣體使用氫氣(H2)、氯化氫(HCl)或兩者同使用為佳，氫氣之流量需為每分鐘20至30升，而氯化氫流量則為每分鐘100至200毫升。
  17. 如請求項11至16中任一項之製法，其中至少一個成核層與緩衝層由金屬有機化學氣相沈積法(Metal Organic Vapor Phase Expitaxy，MOCVD)、金屬有機化學氣相磊晶法(Metal Organic Vapor Phase Expitaxy，MOVPE)、氫化物氣相磊晶法(Hydride Vapor Phase Expitaxy，HVPE)或分子束磊晶法(Molecular Beam Epitaxy，MBE)生長而成。
  18. 如請求項11至17中任一項之製法，至少一個MOCVD或MOVPE成核層成長之前導物為金屬有機物(如：三甲基鋁(Al2(CH3)6))，和另外一個為氮氣(NH3)。
  19. 如請求項18之製法，其中之前導物至少由一承載氣體來提供，如氬氣(Ar)、氫氣(H2)或氮氣(N2)。
  20. 如請求項11至19中任一項之製法，在MOCVD或MOVPE下，成核層成長時使用的壓力為200至10毫巴，較佳為100至20毫巴，最理想狀況則為60至40毫巴。
  21. 如請求項11至20中任一項之製法，在MOCVD或MOVPE下，成核層成長時的初始溫度介於攝氏800至1150度間，較佳為900至1100度間，最佳狀況則在950至1050度間。
  22. 如請求項11至21中任一項之製法，在MOCVD或MOVPE 下，成核層成長速率介於每小時100至1000奈米間，較佳為每小時150至600奈米間，最理想的表現則在每小時200至400奈米間。
  23. 如請求項11至22中任一項之製法，在HVPE下，成核層成長時使用的壓力為200至10毫巴，較佳為100至20毫巴，最理想狀況則為60至40毫巴。
  24. 如請求項23之製法，在HVPE下，成核層成長時的初始溫度介於攝氏800至1200度間，較佳為900至1150度間，最佳狀況則在950至1100度間。
  25. 如請求項23或24之製法，在HVPE下，成核層成長速率為每小時1至100微米，較佳為每小時5至50微米，最理想的表現則為每小時10至20微米。
  26. 如請求項11至25中任一項之製法，在MBE下，成核層成長時使用的壓力為1×10-3至1×10-7毫巴，較佳為5×10-3至1×10-6毫巴，最理想狀況則為1×10-4至1×10-5毫巴。
  27. 如請求項26之製法，在MBE下，成核層成長時的初始溫度介於攝氏500至1000度間，較佳為550至900度間，最佳狀況則在600至800度間。
  28. 如請求項26或27之製法，在MBE下，成核層成長速率為每小時100至1000奈米，較佳為每小時200至800奈米，最理想的表現則為每小時400至600奈米。
TW105100569A 2015-01-09 2016-01-08 半導體元件結構及其生產方法 TWI707380B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/EP2015/050353 WO2016110332A1 (en) 2015-01-09 2015-01-09 Semiconductor device structure and methods of its production
WOPCT/EP2015/050353 2015-01-09

Publications (2)

Publication Number Publication Date
TW201640560A true TW201640560A (zh) 2016-11-16
TWI707380B TWI707380B (zh) 2020-10-11

Family

ID=52358761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100569A TWI707380B (zh) 2015-01-09 2016-01-08 半導體元件結構及其生產方法

Country Status (7)

Country Link
US (2) USRE49285E1 (zh)
EP (2) EP3243212B1 (zh)
JP (1) JP6893883B2 (zh)
KR (1) KR102308342B1 (zh)
CN (1) CN107210192B (zh)
TW (1) TWI707380B (zh)
WO (1) WO2016110332A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
CN111690907B (zh) * 2019-03-15 2023-04-18 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用
KR102399813B1 (ko) * 2019-12-20 2022-05-19 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법
KR102442730B1 (ko) * 2021-12-23 2022-09-13 주식회사 쎄닉 탄화규소 분말, 이를 이용하여 탄화규소 잉곳을 제조하는 방법 및 탄화규소 웨이퍼
TW202343552A (zh) 2022-03-15 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置及半導體裝置之製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461944B2 (en) 2001-02-07 2002-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods for growth of relatively large step-free SiC crystal surfaces
JP2006066834A (ja) 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
CN101390201B (zh) * 2005-12-28 2010-12-08 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
KR20080088993A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 다층 ＳｉＣ 웨이퍼 및 그의 제조방법
JP2009001888A (ja) 2007-06-25 2009-01-08 Fuji Electronics Industry Co Ltd 誘導加熱装置の焼入条件監視装置及び焼入条件監視方法
JP5466505B2 (ja) * 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
CN102130223B (zh) * 2010-12-06 2012-07-25 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN102593291B (zh) * 2011-01-07 2014-12-03 山东华光光电子有限公司 一种氮化物分布式布拉格反射镜及制备方法与应用
CN102522502B (zh) * 2012-01-10 2013-12-25 西安电子科技大学 基于SiC衬底的太赫兹GaN耿氏二极管及其制作方法
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
DE102012103686B4 (de) * 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
JP2014110393A (ja) 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9281441B2 (en) * 2013-05-23 2016-03-08 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
JP2014241387A (ja) 2013-06-12 2014-12-25 住友電気工業株式会社 基板、基板の製造方法、及び電子装置

Also Published As

Publication number Publication date
US10269565B2 (en) 2019-04-23
TWI707380B (zh) 2020-10-11
US20170365469A1 (en) 2017-12-21
JP2018509776A (ja) 2018-04-05
EP3882957A1 (en) 2021-09-22
KR20170098317A (ko) 2017-08-29
KR102308342B1 (ko) 2021-10-01
CN107210192A (zh) 2017-09-26
EP3243212A1 (en) 2017-11-15
CN107210192B (zh) 2021-09-10
JP6893883B2 (ja) 2021-06-23
EP3243212B1 (en) 2021-06-09
USRE49285E1 (en) 2022-11-08
WO2016110332A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
TWI707380B (zh) 半導體元件結構及其生產方法
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US7112830B2 (en) Super lattice modification of overlying transistor
Yang et al. Epitaxial growth of alpha gallium oxide thin films on sapphire substrates for electronic and optoelectronic devices: Progress and perspective
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
US20130168833A1 (en) METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
Dasgupta et al. Growth of high quality N-polar AlN (0001) on Si (111) by plasma assisted molecular beam epitaxy
Kaiser et al. Structural properties of AlGaN/GaN heterostructures on Si (111) substrates suitable for high-electron mobility transistors
Wu et al. Growth mechanism of AlN on hexagonal BN/sapphire substrate by metal–organic chemical vapor deposition
KR102138334B1 (ko) 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
Chen et al. Ultrathin GaN film and AlGaN/GaN heterostructure grown on thick AlN buffer by MOCVD
TWI786156B (zh) 用於高電子遷移率電晶體之異質結構及其製造方法
JP2006324512A (ja) 窒化物半導体薄膜およびその製造方法
US12002881B2 (en) Heterostructure for a high electron mobility transistor and a method of producing the same
Cui et al. The property optimization of n-GaN films grown on n-SiC substrates by incorporating a SiN x interlayer
Yan et al. Improvement in the crystal quality of non-polar a-plane GaN directly grown on an SiO 2 stripe-patterned r-plane sapphire substrate
Kim et al. Growth of self-assembled nanovoids embedded AlN layer on a low-temperature buffer by metal organic chemical vapor deposition
Yu et al. Experimental study of two-step growth of thin AlN film on 4H-SiC substrate by Metalorganic Chemical Vapor Deposition
Suresh Kumar et al. Dependence of the V/III Ratio on Indium Incorporation in InGaN Films Grown by Metalorganic Vapour Phase Epitaxy
Liang et al. Indium-surfactant-assisted epitaxial growth of semi-polar $$\left (11\overline {2} 2\right) $$ plane AlGaN films.
Tsarik et al. Formation and atomic force spectroscopy of AlGaN/GaN nanoheterostructures
Han Growth of gallium nitride layers with very low threading dislocation densities
Armitage et al. Growth of Nonpolar AlN and AlGaN on 4H-SiC (1-100) by Molecular Beam Epitaxy