CN107210192A - 半导体装置结构及其生产方法 - Google Patents

半导体装置结构及其生产方法 Download PDF

Info

Publication number
CN107210192A
CN107210192A CN201580075442.5A CN201580075442A CN107210192A CN 107210192 A CN107210192 A CN 107210192A CN 201580075442 A CN201580075442 A CN 201580075442A CN 107210192 A CN107210192 A CN 107210192A
Authority
CN
China
Prior art keywords
millibars
nucleating layer
semiconductor device
nucleating
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580075442.5A
Other languages
English (en)
Other versions
CN107210192B (zh
Inventor
埃里克·扬森
陈志泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swirskiaphis Gan
Original Assignee
Swirskiaphis Gan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swirskiaphis Gan filed Critical Swirskiaphis Gan
Publication of CN107210192A publication Critical patent/CN107210192A/zh
Application granted granted Critical
Publication of CN107210192B publication Critical patent/CN107210192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本文件公开了一种半导体装置结构(1)，其包括SiC基底(11)；Inx1Aly1Ga1‑x1‑y1N缓冲层(13)，其中x1＝0‑1，y1＝0‑1并且x1+y1＝1；以及Inx2Aly2Ga1‑x2‑y2N成核层(12)，其中x2＝0‑1，y2＝0‑1并且x2+y2＝1，其被夹在SiC基底(11)和缓冲层(13)之间。缓冲层(13)呈现具有FWHM低于250角秒的(102)峰的摆动曲线，并且成核层(12)呈现具有FWHM低于200角秒的(105)峰的摆动曲线，按照通过X射线衍射(XRD)确定的。公开了制造这样的半导体装置结构的方法。

Description

半导体装置结构及其生产方法
技术领域
本公开涉及用于半导体装置的半导体装置结构并且涉及用于生产半导体装置结构的方法。
背景
由于优良的高频率和功率操作能力，基于氮化铟铝镓(InxAlyGa1-x-yN，x＝0-1，y＝0-1并且x+y＝1)的材料例如氮化镓(GaN)，对于在半导体装置例如但不限于高电子迁移率晶体管(HEMT)具有很大的兴趣。
在此类装置中使用通常为碳化硅的高导热性基底，以便有效地提取热并且使装置的温度升高最小化。为了实现InxAlyGa1-x-yN在SiC上的高品质异质外延生长，InxAlyGa1-x-yN型(x＝0-1，y＝0-1并且x+y＝1)的界面层可以被引入在InxAlyGa1-x-yN层和SiC基底之间，并且通常氮化铝(AlN)成核层被用于使用于二维成核工艺的SiC基底表面润湿并且补偿晶格失配。
为了在此类应用中使用这些材料，InxAlyGa1-x-yN层和AlN层的高结晶度是非常重要的。
改进被夹在GaN缓冲层和SiC基底之间的AlN成核层的晶体品质的努力已经例如被S.Qu和S.Li等人在Journal of Alloys and Compounds 502(2010)417-422中实施和讨论。
高度合意的是，开发具有甚至另外改进的构成层的结晶度的半导体装置结构。另外，合意的是，经由类似穿线位错(threading dislocation)的结构缺陷产生具有减少数目的漏电流路径的半导体装置结构。此外，合意的是，生产具有减小的热边界电阻(thermalboundary resistance)(TBR)的半导体装置结构。
概述
本公开内容的目的是提供改进的半导体结构，并且特别是在上文提及的性能中的一种或更多种方面改进的半导体结构。
本发明由所附的独立权利要求限定，实施方案在所附的从属权利要求中、在以下描述并且在附图中被陈述。
根据第一方面，提供了一种半导体装置结构，该半导体装置结构包括SiC基底；Inx1Aly1Ga1-x1-y1N缓冲层，其中x1＝0-1，y1＝0-1并且x1+y1＝1，优选地x1<0.05并且y1<0.50，更优选地x1<0.03并且y1<0.30并且最优选地x1<0.01并且y1<0.10；以及Inx2Aly2Ga1-x2-y2N成核层，其中x2＝0-1，y2＝0-1并且x2+y2＝1，优选地x2<0.05并且y2>0.50，更优选地x2<0.03并且y2>0.70，并且最优选地x2<0.01并且y2>0.90，所述成核层被夹在SiC基底和缓冲层之间。缓冲层呈现具有FWHM低于250角秒的(102)峰的摆动曲线(rocking curve)，并且成核层呈现具有FWHM低于200角秒的(105)峰的摆动曲线，按照通过X射线衍射(XRD)确定的。
半导体装置结构可以被定义为可以被用于制造半导体装置或可以形成半导体装置的一部分的材料层的堆叠。此类半导体装置的实例可以是高电子迁移率晶体管(HEMT)。
缓冲层在本文中被定义为被放置在成核层的顶部并且优选地与成核层直接接触的层。
成核层可以被定义为用于使基底表面润湿并且调节在基底和缓冲层之间的晶格失配的层，能够实现高品质缓冲层生长。
摆动曲线可以被定义为X射线衍射强度相对于在预计的布拉格反射周围独立旋转(或“摆动”)的样品的角度的图。
缓冲层的(102)峰的FWHM的下限可以是100角秒、150角秒或200角秒。上限可以是200或250。
成核层的(105)峰的FWHM的下限可以是50、100或150。上限可以是175或200。
X1值和X2值可以是相同的或不同的。同样地，Y1值和Y2值可以是相同的或不同的。
特别地，X1和X2可以在上文指示的间隔的下部分处，例如X1＝X2<0.01或甚至X1＝X2＝0。优选地，Y2>Y1。在一种特定的实施方案中，x1＝x2＝0，y1＝0并且y2＝1。
相比于现有技术已经示出的，上文半导体装置结构提供缓冲层和成核层的增强的结晶度。此外，由于较好的结晶品质，依据减小的穿线位错密度，泄漏电流可以被减少。此外，与现有技术的半导体装置结构比较，半导体装置结构可以呈现减小的热边界电阻。
缓冲层可以是GaN。缓冲层的另外的实例在详述中被讨论。
成核层可以是AlN。成核层的另外的实例在详述中被讨论。
SiC多型体(SiC polytype)可以是例如4H、6H或3C。SiC多型体意指SiC可以存在于不同的结构中。
SiC的表面可以具有小于5％的氧单层，按照通过X射线光电子光谱法确定的。
单层意指被单元-电池-高度材料完全表面覆盖。因此，“小于5％的氧单层”意指表面覆盖是不完全的，并且因此小于5％的表面积被氧覆盖。
缓冲层可以具有1μm至4μm、优选地1.3μm至3μm并且最优选地1.5μm至2μm的厚度。
成核层可以具有10nm-100nm、优选地10nm-50nm并且最优选地10nm-40nm的厚度。
由于增强的聚结工艺，具有小于100nm的厚度的成核层的形态可以具有0个凹坑(pit)每μm2至10个凹坑每μm2、优选地0个凹坑每μm2至8个凹坑每μm2、最优选地0个凹坑每μm2至5个凹坑每μm2。
聚结意指在接触期间两个或更多个颗粒/岛部(island)合并以形成单个的更大的颗粒/岛部或膜的工艺。
“凹坑每μm2”可以被定义为每μm2的孔或凹处的数目。
根据第二方面，提供了包括如上文描述的半导体结构的高电子迁移率晶体管(HEMT)。
根据第三方面，提供了由半导体装置结构形成的半导体装置。
根据第四方面，提供了用于生产半导体装置结构的方法，该方法包括：提供SiC基底，以及在SiC基底上，提供Inx2Aly2Ga1-x2-y2N成核层，其中x2＝0-1，y2＝0-1并且x2+y2＝1，优选地x2<0.05并且y2>0.50，更优选地x2<0.03并且y2>0.70并且最优选地x2<0.01并且y2>0.90。在成核层生长之后的温度以5℃/min-25℃/min、优选地以7℃/min-20℃/min并且最优选地以10℃/min-15℃/min斜升，持续2min至20min的时间段。
温度可以从位于上游侧处的孔、感受器的上部(顶板(ceiling))通过高温计测量。温度值的确定可以是不同的，取决于使用的技术和测量的位置。
“斜升”被定义为温度的升高。这样的升高可以例如是逐步的或连续的、线性的、渐进的或递减的。
在成核生长之后的温度斜升的使用提供了成核层的改进的结晶度。
根据第五方面，提供了生产半导体装置结构的方法，所述方法包括：提供SiC基底；在SiC基底上，提供Inx2Aly2Ga1-x2-y2N成核层，其中x2＝0-1，y2＝0-1并且x2+y2＝1，优选地x2<0.05并且y2>0.50，更优选地x2<0.03并且y2>0.70并且最优选地x2<0.01并且y2>0.90；在成核层上，提供了InxAlyGa1-x-yN缓冲层，其中x1＝0-1，y1＝0-1并且x1+y1＝1，优选地x1<0.05并且y1<0.50，更优选地x1<0.03并且y1<0.30并且最优选地x1<0.01并且y1<0.10。缓冲层呈现具有FWHM低于250角秒的(102)峰的摆动曲线，且成核层呈现具有FWHM低于200角秒的(105)峰的摆动曲线，按照通过X射线衍射(XRD)测定的。
基底可以通过蚀刻气体例如H2、HCl、HF、HBr或SiF4、Cl2、或这些气体的组合例如H2和其他气体中的任一种的组合被原位或非原位预处理。
通过基底的预处理，可以减少例如基底表面上的氧和碳污染物的量。
在至少1250℃的温度预处理之后，压力可以是100毫巴至10毫巴、优选地60毫巴至10毫巴并且最优选地30毫巴至10毫巴。
在至少1400℃的温度预处理之后，压力可以是1000毫巴至10毫巴、优选地500毫巴至10毫巴、最优选地200毫巴至10毫巴。
蚀刻气体，优选地H2，可以以20l/min-30l/min的流速被提供和/或HCl可以以100ml/min至200ml/min的流速被提供。
成核层和缓冲层中的至少一个可以通过金属有机化学气相沉积(MOCVD)或金属有机气相外延(MOVPE)、氢化物气相外延(HVPE)或分子束外延(MBE)生长。
用于通过MOCVD或MOVPE的成核生长的前体中的至少一种可以是金属-有机物，例如Al2(CH3)6，且另一种可以是NH3。
前体可以被定义为源材料并且可以被允许与至少另一种前体反应。
前体可以通过至少一种载气例如H2、Ar或N2或其组合来提供。
载气可以被用于将至少一种前体运输例如至反应器。
对于MOCVD或MOVPE，在成核层生长之后的压力可以是200毫巴至10毫巴、优选地100毫巴至20毫巴、最优选地60毫巴至40毫巴。
对于MOCVD或MOVPE，在成核层生长之后的起始温度可以是800℃至1150℃、优选地900℃-1100℃、最优选地950℃-1050℃。
对于MOCVD或MOVPE，成核层的生长速率可以是100nm/h至1000nm/h、优选地150nm/h至600nm/h、最优选地200nm/h至400nm/h。
对于HVPE，在成核层生长之后的压力可以是200毫巴至10毫巴、优选地100毫巴至20毫巴、最优选地60毫巴至40毫巴。
对于HVPE，在成核层生长之后的起始温度可以是800℃至1200℃、优选地900℃-1150℃、最优选地950℃-1100℃。
对于HVPE，成核层的生长速率可以是1μm/h至100μm/h、优选地5μm/h至50μm/h、最优选地10μm/h至20μm/h。
对于MBE，在成核层生长之后的压力可以是1·10-3毫巴至1·10-7毫巴、优选地5·10-3毫巴至1·10-6毫巴、最优选地1·10-4毫巴至1·10-5毫巴。
对于MBE，在成核层生长之后的起始温度可以是500℃至1000℃、优选地550℃至900℃、最优选地600℃至800℃。
对于MBE，成核层的生长速率可以是100nm/h至1000nm/h、优选地200nm/h至800nm/h、最优选地400nm/h至600nm/h。
附图说明
图1示意性地图示半导体装置结构。
图2示出分别在1200℃和1320℃在MOCVD反应器中通过H2预处理的SiC基底的XPS光谱。
图3a和图3b分别示出通过XRD测量的AlN(105)峰和AlN(002)峰的摆动曲线。
图4a和图4b分别示出通过XRD测量的GaN(102)峰和GaN(002)峰的摆动曲线。
图5a和图5b分别示出通过XRD测量的高电子迁移率晶体管(HEMT)装置结构的弛豫的AlN和充分应变的AlN的倒易空间图(reciprocal space map)。
图6a和图6b分别示出根据现有技术和根据本文公开的方法产生的AlN表面的AFM照片。
详述
现在将更详细地解释本文公开的概念。首先，描述了用于生产半导体装置结构的方法，其后讨论了该装置结构的表征结果。
装置结构和材料
图1示意性地图示具有被夹在碳化硅(SiC)基底11和InxAlyGa1-x-yN(x＝0-1，y＝0-1并且x+y＝1)的缓冲层13之间的氮化铟铝镓(InxAlyGa1-x-yN，x＝0-1，y＝0-1并且x+y＝1)的成核层12的半导体装置结构1。
对于InxAlyGa1-x-yN成核层和InxAlyGa1-x-yN缓冲层，边界可以是如上文陈述的。因此，成核层和缓冲层可以由相同的或不同的材料制成。
成核层的一个目的是补偿在SiC基底和缓冲层之间的晶格失配，并且获得缓冲层在SiC上的高品质外延生长。成核层的另一个目的是使例如GaN能够在其上生长。GaN在诸如SiC的某些基底上不直接二维地成核，因此存在对于AlN成核层改变表面电势使得GaN可以生长的需求。成核层可以被直接地添加在SiC基底上，即，没有另外的层可以被放置在它们之间。
通常，根据现有技术的方法产生的具有大于8nm-12nm的厚度的成核层开始弛豫，这归因于在SiC基底和成核层之间的约1％的晶格失配。如本文示出的充分应变的成核层可以改进缓冲层的结晶品质。
通过本文公开的方法生长的成核层可以以多达至少100nm的厚度充分应变。然而，一旦成核层超过此厚度，则成核层将开始弛豫，这归因于晶格失配。
充分应变意指成核层的面内晶格常数与SiC基底的面内晶格常数恰好相同，或恰好相同+/-0.15％、优选地+/-0.05％或+/-0.02％。通常，如果成核层充分应变，那么其不对称的X射线反射如(105)将呈现与SiC基底的不对称的X射线反射如(1010)沿着x轴在倒易空间图如图5b中良好地对齐。
缓冲层的目的是通过厚层生长开发结构品质，并且当达到期望的厚度时被认为是充分弛豫的，与这样的成核层对比，该成核层如果通过本文公开的方法以某个厚度生长，那么其可以如上文讨论的充分应变。
作为实例，成核层12可以是氮化铝(AlN)并且缓冲层13可以是氮化镓(GaN)。此SiC/AlN/GaN结构的表征结果将在本公开内容中被更详细地讨论。
由于SiC基底的高的导热性而使用SiC基底，以便有效地提取产生的热并且使半导体装置的温度升高最小化。SiC基底的多型体可以是例如4H、6H或3C。SiC基底的取向可以由c-平面、a-平面和m-平面来表示。对于c-平面，分别存在两个面，Si面和C面。在生产本公开内容中讨论的结构之后，可以使用Si面或C面。基底可以优选地是同轴基底(on-axissubstrate)。然而，作为备选方案，可以使用低偏角切割基底(low angle off cutsubstrate)，例如低于2度偏角。
SiC基底的预处理
在随后的成核层、缓冲层和任选的另外的层的生长之前，SiC基底被预处理以便除去可以主要包含氧而且包含碳的表面污染物。
优选地，当成核层、缓冲层和任选的另外的层的生长将发生时，预处理可以在相同的室/反应器中原位进行。作为备选方案，预处理可以例如在炉中非原位进行。因此，在后一种情况下，在预处理之后，基底被移动到层生长的反应器中。通常，如果正确地进行，那么移动基底不引起新的表面污染物。
在原位预处理之前，SiC基底可以但不必被清洁并且任选地冲洗并且另外任选地吹扫。例如，SiC基底可以在丙酮、甲醇和在80℃的NH4OH+H2O2+H2O(1:1:5)的溶液中并且在80℃的HCl+H2O2+H2O(1:1:5)中清洁，每种溶液持续清洁5min，并且用去离子水冲洗和N2吹扫来结束并且浸没在HF溶液中。
对于预处理，对基底提供蚀刻影响的气体例如H2、HCl或其组合可以被允许流动到反应器中并且因此与基底相互作用。作为备选方案，可以使用HF、HBr或SiF4，或这些中的任一种和H2的组合。
作为实例，H2的流速可以是约20l/min-30l/min和/或HCl的流速可以是约100ml/min-200ml/min。
温度可以斜升至预处理温度并且然后立即斜降，而不保持在最大温度。
反应器的压力和温度以及足以提供按照通过XPS检测的无氧的SiC基底的时间可以通过常规实验来确定。
在预处理之后，反应器中的压力可以在大气压至10毫巴、优选地约50毫巴的范围内。在开始预处理之前，反应器中的背景压力可以低于1·10-3毫巴。优选的背景压力应当尽可能低。
反应器可以通过例如对于在50毫巴的反应器中的压力的预处理的电感加热或电阻加热被加热至约1250℃-1500℃。
可以注意到，预处理也取决于压力，即，相比于如果预处理在较高温度中进行，那么可以使用较宽范围的压力以便除去相同量的污染物，如果预处理在较低温度进行，那么压力可以是较低的以便除去主要包含氧而且还包含碳的表面污染物。
作为实例，在至少30min的总预处理时间(即，温度的斜升和斜降)期间，SiC基底可以在50毫巴下在1250℃通过H2来预处理，这可以产生具有小于5％的单层氧(即，小于5％的表面积被氧覆盖)的SiC基底，按照通过XPS检测的。
在图2中示出分别在1200℃(下部光谱)和1320℃(上部光谱)下在50毫巴预处理的SiC基底的X射线光电子光谱(XPS)。两个光谱均具有在分别源自C1s和Si2p，即来自SiC基底的结合能279eV和101eV周围的峰。
此外，下部光谱(在1200℃在50毫巴预处理持续30分钟的SiC基底)在530eV周围具有相对大的氧相关的峰21和在C1s峰的较低结合能侧处具有较小的特征22。那些特征可以来源于未预处理的和未充分预处理的基底存在的氧和碳表面污染物。
如可以在上部光谱中看到的，在1320℃预处理的基底大体上缺乏氧相关的峰和较高的结合能碳特征两者。典型地，对于根据上文描述的工艺在高于1250℃的温度预处理的基底而言，氧的水平通过XPS可能不是可检测的。
SiC基底的预处理工艺可以是相同的，无论是将被用于使AlN成核层和随后的层生长的方法，即MOCVD、HVPE或MBE。然而，如果预处理在其中压力与例如MOCVD反应器相比是较低的MBE反应器中进行，那么在如上文讨论的预处理之后，压力和温度两者均可以是较低的。
用于层生长的方法
InxAlyGa1-x-yN成核层例如AlyGa1-yN或AlN和InxAlyGa1-x-yN缓冲层例如AlyGa1-yN或GaN可以通过金属有机化学气相沉积(MOCVD)来沉积，该金属有机化学气相沉积(MOCVD)也被称为金属有机气相外延(MOVPE)。MOCVD或MOVPE是化学气相沉积方法，其中固体材料通过气相前体的化学反应被沉积到基底上。该方法主要被用于使复杂的半导体多层结构生长。
在MOCVD中，前体是通常与氢化物气体例如NH3组合的金属-有机化合物。被用于AlN成核生长的前体可以是三甲基铝(TMA1)，即，Al2(CH3)6和氨NH3。作为实例，对于NH3，前体的流速可以是2l/min，而对于TMA1，前体的流速是0.7ml/min。流过TMA1起泡器的载气例如H2的流速可以是70ml/min。前体流与主要载气流合并，为了进一步运输至反应器，流速可以为约50l/min。
前体常常借助于载气被运输到其中放置至少一个基底的反应室中。形成反应性中间体和副产物的前体的反应在基底上或基底的附近发生。反应物被吸附在基底上，形成薄膜层，并且最后副产物被运输远离基底。
在薄膜生长之后，在MOCVD系统中的压力通常在从几毫巴至大气压的范围内。
反应器室可以是冷壁型或热壁型的。在冷壁反应器中，基底通常被加热，同时反应器壁保持比基底更冷。相比之下，在热壁反应器中，全部反应器室被加热，即，基底和反应器两者。
对于在本公开内容中讨论的AlN层和GaN层的生长，使用热壁VP508GFR，Axtron反应器。(参考文献：Doping of Al-content AlGaN grown by MOCVD,PhD thesis,D.Nilsson,2014和维基百科)。
备选方案
作为备选方案，成核层和缓冲层可以通过氢化物气相外延(HVPE)来生长。不同于MOCVD，HVPE工艺不包括金属-有机前体，而是允许在AlN成核生长之后，气态金属氯化物例如AlCl3与NH3反应。对于HVPE，在制备成核层和缓冲层之后，可以使用与MOCVD相同的反应器。在生长之后，温度和压力可以与通过MOCVD的生长相同。然而，AlN成核层的生长速率可以比HVPE高出50倍-100倍，即，约100μm/h。如果升高前体的温度，那么生长速率可以甚至更快。
作为另外的备选方案，分子束外延(MBE)可以被用于AlN成核层生长和GaN缓冲层生长。与MOCVD对比，MBE基于物理过程，并且通常不涉及化学反应。另一个差异是，相比于MOCVD和HVPE，该过程在较低的压力发生。
作为实例，在制备AlN层之后使用的前体可以是等离子体-N2和Al2(CH3)6。压力可以在10-3毫巴至10-4毫巴的范围内，导致低于1μm/h的生长速率，即，远低于对于MOCVD和HVPE的。
转变成AlN成核层生长和AlN成核层生长
现在将关于通过MOCVD(MOVPE)方法生长的AlN成核层描述工艺步骤。单独讨论可选择的方法即氢化物气相外延(HVPE)和分子束外延(MBE)的参数。
如果预处理原位进行，那么预处理气体例如HCl和/或H2的流量可以在转变成AlN成核层生长之后继续保持。如果预处理非原位进行，那么预处理的SiC基底被转移至其中AlN成核层生长应当发生的反应器中。基底的转移可以在环境条件即空气中发生。如果预处理非原位发生，那么当SiC基底已经被转移到反应器室中时，可以以如下文讨论的相同的方式设置反应器的温度和压力。
可以降低反应器的温度，同时可以保持反应器中的压力。温度的降低可以在一个步骤中进行，即加热可以被关闭或被设定在较低的温度值。
当反应器的温度被稳定在约800℃-1150℃即AlN成核层生长的所谓的起始温度时，相比于在预处理期间使用的压力，压力可以增大。
压力可以通过使用阀例如节流阀来控制，所述阀可以位于反应器和泵例如罗茨泵、干式工艺真空泵(dry process vacuum pump)或螺杆泵之间。当例如部分地关闭节流阀时，反应器室上的抽吸减小，并且因此由于H2和/或HCl的连续流动，压力可以增大。
温度和压力两者均可以被允许稳定，并且在稳定之后，如果使用HCl作为预处理气体，HCl至反应器的入口可以被关闭(例如，通过关闭在HCl源和反应器之间的阀)。如果使用H2作为预处理气体，那么可以保持流量，因为H2可以被用作用于在AlN成核层生长之后运输前体中的至少一种的载气。
载气可以是惰性气体，例如H2或N2。H2或N2可以被用于将前体运输至反应器，并且H2和N2在反应器的生长区中被用作载气。优选地，载气被允许流动并且任选地在前体被允许流动到反应器中之前使载气流动到反应器中(例如，通过打开在各自的前体和反应器之间的阀)。
储存前体的容器可以是温度控制的，并且前体可以优选地被保持在室温下。作为备选方案，前体中的至少一种可以被加热，这可以增加被加热的前体的蒸气压，使得层的生长速率可以增加。然而，由于太高的流速/生长速率可能导致较差品质的层，所以加热不总是最优的。
至少一个质量流量控制器可以被放置在每个前体容器和反应器之间，以便控制进入到反应器中的每种前体的流速。
然后，前体例如Al2(CH3)6和NH3以气态形式通过载气被同时运输到反应器中，因此在SiC基底上的AlN成核层生长可以开始。
在AlN成核层生长期间，反应器内部的温度通过如在反应器内部测量的5℃/min-25℃/min的斜升速率(ramping rate)被斜升，持续2min至20min的时间段。在这样的条件下，7min生长可以产生约30nm-40nm的AlN厚度。在本文公开的半导体装置结构中，AlN成核层的厚度应当优选地低于100nm。
温度斜升(temperature ramping)可以以例如斜升速率(ramp rate)的1/100至1/2的小步来增加。在备选方案中，斜升可以是连续地线性的、渐进的或递减的。优选地，斜升是连续地线性的。
对于通过HVPE的AlN成核层生长，反应器的起始温度可以与MOCVD生长的相同。另外，在生长之后，HVPE的压力可以与MOCVD的相同。
对于通过MBE的AlN成核层生长，反应器的起始温度可以在500℃-1000℃的范围内，即，相比于通过MOCVD和HVPE的生长是较低的。较低的起始温度可能是由于在使用MBE的生长期间的较低的压力。
GaN缓冲层生长
现在将关于通过MOCVD(或MOVPE)方法生长的GaN缓冲层描述缓冲层到成核层(例如，上文描述的AlN成核层)上的生长。作为备选方案，缓冲层也可以通过HVPE或MBE来沉积。
缓冲层可以优选地但不必在与成核层相同的反应器中生长。
被用于GaN缓冲层生长的前体可以是三甲基镓TMG，Ga(CH3)3和氨NH3。作为实例，对于NH3，前体的流速可以是2l/min，而对于TMGa，前体的流速可以是0.62ml/min。流过TMGa起泡器的载气例如H2的流速可以是42ml/min。前体可以在室温下被提供。作为备选方案，前体中的至少一种可以被加热，以便增加流速并且因此增加GaN缓冲层的生长速率。
前体的每种的流量可以通过可以位于前体容器和反应器之间的至少一个质量流量控制器来控制。前体中的每种或两种可以通过载气例如H2、N2或Ar被运输到反应器中。在使GaN层生长之后，反应器的温度可以是约1050℃。在GaN生长之后，反应器中的压力可以是约50毫巴。
然后，当温度和压力稳定时，可以开始GaN缓冲层的生长。在这些条件下，GaN层的生长速率可以是约每小时700nm至每小时2000nm。优选地，在用于例如HEMT装置的SiC/AlN/GaN结构中，GaN缓冲层的厚度可以是约1μm至4μm。
SiC/AlN/GaN的表征
通过本文公开的方法(即，利用SiC基底的预处理以及在AlN生长之后起始温度的斜升)生产的SiC/AlN/GaN半导体装置结构的界面和根据现有技术方法生产的SiC/AlN/GaN参考半导体装置结构的界面通过X射线衍射(XRD)来表征。在无SiC基底的预处理并且无在AlN成核层生长之后的温度斜升的情况下，生产根据现有技术方法的结构。对于AlN成核层生长和GaN缓冲层生长两者，其他参数例如反应器的温度和在生长之后的压力是相同的。两种结构均通过MOCVD并且相同的反应器中生产。
根据本文公开的方法生长的AlN成核层的厚度是38nm，而根据现有技术方法生长的AlN成核层的厚度是35nm。根据本文公开的方法生长的生长到在AlN成核层上的GaN缓冲层的厚度和根据现有技术生长的生长到AlN成核层上的GaN缓冲层的厚度两者均是1.8μm。
相同材料的不同的XRD平面如(002)、(102)、(103)、(104)、(105)的XRD测量导致摆动曲线的不同的峰宽度。(002)平面给出了螺杆型位错的信息，而(102)平面、(103)平面、(104)平面、(105)平面给出了不同程度的边缘型和混合型位错的信息。(105)平面通常给出比(102)平面、(103)平面、(104)平面更窄的峰宽度。
相比于宽的摆动曲线，窄的摆动曲线指示较低的位错密度并且因此改进的结晶度。层越厚，结晶品质越好，因此对于该材料获得了较窄的峰宽度。
在图3a中，根据本文公开的方法生长的AlN成核层呈现具有半峰全宽(Full WidthHalf Maximum)(FWHM)为105角秒的AlN(105)峰的摆动曲线。相比之下，通过现有技术方法生长的参考AlN成核层具有FWHM为703角秒的AlN(105)峰的较宽的摆动曲线。典型地，对于通过本文公开的方法生产的AlN成核层，AlN(105)峰的FWHM为30角秒-200角秒。
图3b示出分别通过本文公开的使用温度斜升的方法和现有技术方法生长的AlN成核层的AlN(002)峰的摆动曲线。通过本发明方法生长的AlN成核层的AlN(002)峰具有42角秒的FWHM，而通过现有技术方法生长的参考AlN成核层的AlN(002)峰是较宽的并且具有99角秒的FWHM。
因此，这指示相比于根据现有技术生产的AlN成核层，通过本文公开的方法生产的AlN成核层的改进的结晶度。
AlN成核层的位错密度可以低于109每cm3，并且对于在图5b中示出的成核层，位错密度是约5·108每cm3，按照通过XRD测量的。典型地，AlN的杂质水平可以小于5·1019每cm2。
图4a中示出分别在通过本文公开的方法生长的SiC/AlN/GaN装置结构中的GaN缓冲层的和在通过现有技术方法生长的SiC/AlN/GaN装置结构中的参考GaN缓冲层的GaN(102)峰的摆动曲线。参考GaN缓冲层具有FWHM为491角秒的GaN(102)峰，而通过本文公开的方法生长的GaN缓冲层的对应的峰是较窄的并且具有205角秒的FWHM，这指示相比于参考GaN缓冲层改进的结晶度。典型地，对于在通过本文公开的方法生长的SiC/AlN/GaN装置结构中的GaN缓冲层，GaN(102)峰的摆动曲线具有100角秒-250角秒的FWHM。
最后，在图4b中示出在通过现有技术方法和通过本文公开的方法生长的SiC/AlN/GaN装置结构中的GaN层的GaN(002)峰的摆动曲线。参考GaN层的GaN(002)峰具有207角秒的FWHM，而根据本文描述的方法生产的GaN层的GaN(002)峰具有62角秒的较窄的FWHM。因此，类似于AlN成核层，GaN缓冲层还指示改进的结晶度。
GaN缓冲层的位错密度可以是1·108每cm3至7·108每cm3，按照通过XRD测定的。典型地，GaN的杂质水平可以小于1·1019每cm2。
图5a和图5b示出倒易空间图(rlu＝倒易晶格单元)，图示了分别到SiC基底上的HEMT装置结构的弛豫的和充分应变的AlN。AlN成核层(和GaN缓冲层)的厚度与图3a和图3b中示出的层相同。如在图5a中看到的，相比于SiC，AlN成核层如在x方向上略微位移。SiC位于在图5a和图5b中相同的位置处，这归因于其与AlN成核层相比的相对厚的厚度。通过使用本文公开的方法，可以生产充分应变的高结晶品质AlN成核层。对于充分应变的AlN，AlN应当径直与SiC对齐，如在图5b中看到的。在图5a和图5b中的其他特征图示随后的AlGaN层和GaN层。
在图5a和图5b两者中的GaN缓冲层是弛豫的。然而，如上文讨论的(见图4a和图4b)，相比于根据现有技术方法生长的GaN缓冲层的摆动曲线，根据本文公开的方法生长的GaN缓冲层的摆动曲线是较窄的，因此指示改进的结晶度。
在图6a和图6b中示出分别根据现有技术方法和根据本文公开的工艺生产的AlN成核层的AFM照片。那些层的厚度与在图3和图5中讨论的AlN成核层相同。根据现有技术(即，无SiC基底的预处理和在生长之后的温度斜升)生产的AlN成核层示出许多凹坑，即，在层中的孔和/或凹处，见图6a。典型地，这样的AlN成核层可以具有约80个凹坑每μm至100个凹坑每μm。此凹坑的最大高度是AlN成核层的厚度，而最小高度是1nm。如可以在图6b中看到的，根据上文工艺生产的AlN成核层具有少得多的凹坑，并且呈现以0个凹坑每μm2-10个凹坑每μm2、优选地约0个凹坑每μm2-5个凹坑每μm2的完全聚结(full coalescence)。
实验细节
预处理的SiC基底的X射线光电子光谱(XPS)表征在MAX国家同步加速器实验室以光束线I311进行。分别利用小于100meV和300meV的高能分辨率以140eV和750eV的光子能收集表面芯水平光谱(surface core levels spectra)。
对于X射线衍射(XRD)表征，具有λ＝0.15406nm的Cu Kα1辐射的高分辨率X射线衍射计(Philips X’Pert MRD)被用于表征AlN外延层和GaN外延层的结晶品质。HR-XRD系统分别装配有混合镜子(hybrid mirror)和三轴晶体作为主要光学器件和次要光学器件，其中可以实现～0.003o(～11角秒)的分辨率。
对于AlN，在对称和不对称的衍射几何结构中测量AlN(002)峰和AlN(105)峰的摆动曲线的半峰全宽(FWHM)。对于GaN，在对称和不对称的衍射几何结构中测量GaN(002)峰和GaN(102)峰的摆动曲线的FWHM。
在SiC基底上的AlN外延层的表面形态通过原子力显微镜(AFM)来表征。AFM系统(Vecco Dimension 3100)在轻敲模式下使用。该系统允许沿着竖直方向的空间分辨率和沿着横向方向的1nm～5nm，该系统的分辨率分别受到在本研究中使用的系统背景噪音和5nm～10nm的尖端曲率半径限制。
通过XRD、XPS和AFM的表征非原位进行。

Claims (28)

1.一种半导体装置结构，包括：
SiC基底，
Inx1Aly1Ga1-x1-y1N缓冲层，其中x1＝0-1，y1＝0-1并且x1+y1＝1，优选地x1<0.05并且y1<0.50，更优选地x1<0.03并且y1<0.30，并且最优选地x1<0.01并且y1<0.10，以及
Inx2Aly2Ga1-x2-y2N成核层，其中x2＝0-1，y2＝0-1并且x2+y2＝1，优选地x2<0.05并且y2<0.70，更优选地x2<0.03并且y2<0.50并且最优选地x2<0.01并且y2<0.30，所述成核层被夹在所述SiC基底和所述缓冲层之间，
其特征在于，
所述缓冲层呈现具有FWHM低于250角秒的(102)峰的摆动曲线，并且
所述成核层呈现具有FWHM低于200角秒的(105)峰的摆动曲线，按照通过X射线衍射(XRD)测定的。
2.根据权利要求1所述的半导体装置结构，其中所述缓冲层是GaN。
3.根据前述权利要求中任一项所述的半导体装置结构，其中所述成核层是AlN。
4.根据前述权利要求中任一项所述的半导体装置结构，其中所述SiC多型体是4H、6H或3C。
5.根据前述权利要求中任一项所述的半导体装置结构，其中所述SiC的表面具有小于5％的氧单层，按照通过X射线光电子光谱法测定的。
6.根据前述权利要求中任一项所述的半导体装置结构，其中缓冲层具有1μm至4μm、优选地1.3μm至3μm并且最优选地1.5μm至2μm的厚度。
7.根据前述权利要求中任一项所述的半导体装置结构，其中所述成核层具有10nm-100nm、优选地10nm-50nm并且最优选地10nm-40nm的厚度。
8.根据前述权利要求中任一项所述的半导体装置结构，其中所述成核层的形态具有以0个凹坑每μm2至10个凹坑每μm2、优选地0个凹坑每μm2至8个凹坑每μm2、最优选地0个凹坑每μm2至5个凹坑每μm2的完全聚结。
9.一种半导体装置，由根据前述权利要求中任一项所述的半导体装置结构形成。
10.一种高电子迁移率晶体管，包括根据权利要求1-9中任一项的半导体结构。
11.一种生产半导体装置结构的方法，包括：
提供SiC基底，以及
在所述SiC基底上，提供Inx2Aly2Ga1-x2-y2N成核层，其中x2＝0-1，y2＝0-1，优选地x2<0.05并且y2<0.70，更优选地x2<0.03并且y2<0.50并且最优选地x2<0.01并且y2<0.30，并且x2+y2＝1，
其特征在于，
在所述成核层生长之后的温度以5℃/min-25℃/min、优选地以7℃/min-20℃/min并且最优选地以10℃/min-15℃/min斜升，持续2min至20min的时间段。
12.一种生产半导体装置结构的方法，包括：
提供SiC基底，
在所述SiC基底上，提供Inx2Aly1Ga1-x2-y2N成核层，其中x2＝0-1，y2＝0-1，优选地x2<0.05并且y2<0.70，更优选地x2<0.03并且y2<0.50并且最优选地x2<0.01并且y2<0.30，并且x2+y2＝1，
在所述成核层上，提供Inx1Aly1Ga1-x1-y1N缓冲层，其中x1＝0-1，y1＝0-1并且x1+y1＝1，优选地x1<0.05并且y1<0.50，更优选地x1<0.03并且y1<0.30并且最优选地x1<0.01并且y1<0.10，使得所述缓冲层呈现具有FWHM低于250角秒的(102)峰的摆动曲线，以及
所述成核层呈现具有FWHM低于200角秒的(105)峰的摆动曲线，按照通过X射线衍射(XRD)测定的。
13.根据权利要求11或12中任一项所述的方法，其中所述基底通过蚀刻气体例如H2、HCl、HF、HBr或SiF4、Cl2、或H2和其他气体中的任一种的组合被原位或非原位预处理。
14.根据权利要求13所述的方法，其中在至少1250℃的温度预处理之后，压力是100毫巴至10毫巴、优选地60毫巴至10毫巴、最优选地30毫巴至10毫巴。
15.根据权利要求13所述的方法，其中在至少1400℃的温度预处理之后，压力是1000毫巴至10毫巴、优选地500毫巴至10毫巴、最优选地200毫巴至10毫巴。
16.根据权利要求13至15中任一项所述的方法，其中所述蚀刻气体优选地H2以20l/min至30l/min的流速被提供和/或HCl以100ml/min至200ml/min的流速被提供。
17.根据权利要求11至16所述的方法，其中所述成核层和所述缓冲层中的至少一个通过金属有机化学气相沉积(MOCVD)或金属有机气相外延(MOVPE)、氢化物气相外延(HVPE)或分子束外延(MBE)生长。
18.根据权利要求11至17中任一项所述的方法，其中用于通过MOCVD或MOVPE的成核生长的前体中的至少一种是金属-有机物，例如Al2(CH3)6，且另一种是NH3。
19.根据权利要求18所述的方法，其中所述前体由至少一种载气例如Ar、H2或N2来提供。
20.根据权利要求11至19中任一项所述的方法，其中对于MOCVD或MOVPE，在所述成核层生长之后的压力是200毫巴至10毫巴、优选地100毫巴至20毫巴、最优选地60毫巴至40毫巴。
21.根据权利要求11至20中任一项所述的方法，其中对于MOCVD或MOVPE，在所述成核层生长之后的起始温度是800℃至1150℃、优选地900℃-1100℃、最优选地950℃-1050℃。
22.根据权利要求11至21中任一项所述的方法，其中对于MOCVD或MOVPE，所述成核层的生长速率是100nm/h至1000nm/h、优选地150nm/h至600nm/h、最优选地200nm/h至400nm/h。
23.根据权利要求11至22中任一项所述的方法，其中对于HVPE，在所述成核层生长之后的压力是200毫巴至10毫巴、优选地100毫巴至20毫巴、最优选地60毫巴至40毫巴。
24.根据权利要求23所述的方法，其中对于HVPE，在所述成核层生长之后的起始温度是800℃至1200℃、优选地900℃至1150℃、最优选地950℃至1100℃。
25.根据权利要求23或24中任一项所述的方法，其中对于HVPE，所述成核层的生长速率是1μm/h至100μm/h、优选地5μm/h至50μm/h、最优选地10μm/h至20μm/h。
26.根据权利要求11至25中任一项所述的方法，其中对于MBE，在所述成核层生长之后的压力是1·10-3毫巴大气压至1·10-7毫巴大气压、优选地5·10-3毫巴大气压至1·10-6毫巴大气压、最优选地1·10-4毫巴大气压至1·10-5毫巴大气压。
27.根据权利要求26所述的方法，其中对于MBE，在所述成核层生长之后的起始温度是500℃至1000℃、优选地550℃至900℃、最优选地600℃至800℃。
28.根据权利要求26或27中任一项所述的方法，其中对于MBE，所述成核层的生长速率是100nm/h至1000nm/h、优选地200nm/h至800nm/h、最优选地400nm/h至600nm/h。
CN201580075442.5A 2015-01-09 2015-01-09 半导体装置结构及其生产方法 Active CN107210192B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/050353 WO2016110332A1 (en) 2015-01-09 2015-01-09 Semiconductor device structure and methods of its production

Publications (2)

Publication Number Publication Date
CN107210192A true CN107210192A (zh) 2017-09-26
CN107210192B CN107210192B (zh) 2021-09-10

Family

ID=52358761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580075442.5A Active CN107210192B (zh) 2015-01-09 2015-01-09 半导体装置结构及其生产方法

Country Status (7)

Country Link
US (2) USRE49285E1 (zh)
EP (2) EP3243212B1 (zh)
JP (1) JP6893883B2 (zh)
KR (1) KR102308342B1 (zh)
CN (1) CN107210192B (zh)
TW (1) TWI707380B (zh)
WO (1) WO2016110332A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690907A (zh) * 2019-03-15 2020-09-22 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
KR102399813B1 (ko) * 2019-12-20 2022-05-19 주식회사 포스코 탄화규소 에피 웨이퍼 및 그 제조방법
KR102442730B1 (ko) * 2021-12-23 2022-09-13 주식회사 쎄닉 탄화규소 분말, 이를 이용하여 탄화규소 잉곳을 제조하는 방법 및 탄화규소 웨이퍼
TW202343552A (zh) 2022-03-15 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置及半導體裝置之製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066834A (ja) * 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
US20070141823A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US20100051961A1 (en) * 2008-09-04 2010-03-04 Ngk Insulators, Ltd. Epitaxial substrate, semiconductor device substrate, and hemt device
CN102130223A (zh) * 2010-12-06 2011-07-20 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN102522502A (zh) * 2012-01-10 2012-06-27 西安电子科技大学 基于SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN102593291A (zh) * 2011-01-07 2012-07-18 山东华光光电子有限公司 一种氮化物分布式布拉格反射镜及制备方法与应用
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20140264363A1 (en) * 2013-03-14 2014-09-18 Mingwei Zhu Oxygen Controlled PVD Aluminum Nitride Buffer for Gallium Nitride-Based Optoelectronic and Electronic Devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461944B2 (en) 2001-02-07 2002-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods for growth of relatively large step-free SiC crystal surfaces
CN101390201B (zh) * 2005-12-28 2010-12-08 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
KR20080088993A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 다층 ＳｉＣ 웨이퍼 및 그의 제조방법
JP2009001888A (ja) 2007-06-25 2009-01-08 Fuji Electronics Industry Co Ltd 誘導加熱装置の焼入条件監視装置及び焼入条件監視方法
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
DE102012103686B4 (de) * 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
US9281441B2 (en) * 2013-05-23 2016-03-08 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
JP2014241387A (ja) 2013-06-12 2014-12-25 住友電気工業株式会社 基板、基板の製造方法、及び電子装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066834A (ja) * 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウム系化合物半導体トランジスタおよびその製造方法
US20070141823A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
US7777217B2 (en) * 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US20100051961A1 (en) * 2008-09-04 2010-03-04 Ngk Insulators, Ltd. Epitaxial substrate, semiconductor device substrate, and hemt device
CN102130223A (zh) * 2010-12-06 2011-07-20 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN102593291A (zh) * 2011-01-07 2012-07-18 山东华光光电子有限公司 一种氮化物分布式布拉格反射镜及制备方法与应用
CN102522502A (zh) * 2012-01-10 2012-06-27 西安电子科技大学 基于SiC衬底的太赫兹GaN耿氏二极管及其制作方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20140264363A1 (en) * 2013-03-14 2014-09-18 Mingwei Zhu Oxygen Controlled PVD Aluminum Nitride Buffer for Gallium Nitride-Based Optoelectronic and Electronic Devices

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A. NAKAJIMA ET AL: "Growth of high-quality AlN with low pit density on SiC substrates", 《JOURNAL OF CRYSTAL GROWTH》 *
A. NAKAJIMA ET AL: "Step control of vicinal 6H–SiC(0001) surface by H 2 etching", 《JOURNAL OF APPLIED PHYSICS》 *
E. CHO ET AL: "Impact of AlN nucleation layer on strain in GaN grown on 4H-SiC substrates", 《JOURNAL OFCRYSTALGROWTH》 *
S. SOUBATCH ET AL: "Structure and Morphology of 4H-SiC Wafer Surfaces after H2-Etching", 《MATERIAL SCIENCE FORUM》 *
SHUANG QU ET AL: "Influence of the growth temperature of AlN buffer on the quality and stress of GaN films grown on 6H–SiC substrate by MOVPE", 《JOURNAL OF ALLOYS AND COMPOUNDS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690907A (zh) * 2019-03-15 2020-09-22 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用

Also Published As

Publication number Publication date
US10269565B2 (en) 2019-04-23
TWI707380B (zh) 2020-10-11
US20170365469A1 (en) 2017-12-21
JP2018509776A (ja) 2018-04-05
TW201640560A (zh) 2016-11-16
EP3882957A1 (en) 2021-09-22
KR20170098317A (ko) 2017-08-29
KR102308342B1 (ko) 2021-10-01
EP3243212A1 (en) 2017-11-15
CN107210192B (zh) 2021-09-10
JP6893883B2 (ja) 2021-06-23
EP3243212B1 (en) 2021-06-09
USRE49285E1 (en) 2022-11-08
WO2016110332A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
CN107210192A (zh) 半导体装置结构及其生产方法
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
US20070243703A1 (en) Processes and structures for epitaxial growth on laminate substrates
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
Won et al. Effect of indium surfactant on stress relaxation by V-defect formation in GaN epilayers grown by metalorganic chemical vapor deposition
WO2008108381A1 (ja) Ｉｉｉ族窒化物結晶の製造方法
CN107995995B (zh) 异质结构及其生产方法
RU2653118C1 (ru) Шаблон для эпитаксиального выращивания, способ его получения и нитридное полупроводниковое устройство
TWI786156B (zh) 用於高電子遷移率電晶體之異質結構及其製造方法
Lin et al. Growth of GaN film on 150mm Si (111) using multilayer AlN∕ AlGaN buffer by metal-organic vapor phase epitaxy method
US20070117356A1 (en) Method of manufacturing single crystalline gallium nitride thick film
JP5230522B2 (ja) 積層体の製造方法、および該積層体を有する半導体デバイス
Lin et al. Effects of AlxGa1− xN interlayer for GaN epilayer grown on Si substrate by metal-organic chemical-vapor deposition
US12002881B2 (en) Heterostructure for a high electron mobility transistor and a method of producing the same
Choi et al. Digitally alloyed modulated precursor flow epitaxial growth of AlxGa1− xN layers with AlN and AlyGa1− yN monolayers
Kim et al. Growth of self-assembled nanovoids embedded AlN layer on a low-temperature buffer by metal organic chemical vapor deposition
Tan et al. Parasitic behavior of different V/III ratios on the properties of InGaN/GaN heterostructures by MOCVD technique
US20240047203A1 (en) Monolithic remote epitaxy of compound semi conductors and 2d materials
KR20240064288A (ko) 질화물 반도체의 제조방법 및 이로부터 제조된 질화물 반도체 박막
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
CN115763251A (zh) 基于Si衬底的GaN异质外延结构及制备方法
Wan Heteroepitaxy of wide band gap semiconductors on silicon substrates
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant