JP5482051B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP5482051B2
JP5482051B2 JP2009219387A JP2009219387A JP5482051B2 JP 5482051 B2 JP5482051 B2 JP 5482051B2 JP 2009219387 A JP2009219387 A JP 2009219387A JP 2009219387 A JP2009219387 A JP 2009219387A JP 5482051 B2 JP5482051 B2 JP 5482051B2
Authority
JP
Japan
Prior art keywords
carbon layer
silicon
carbon
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009219387A
Other languages
English (en)
Other versions
JP2011071219A5 (ja
JP2011071219A (ja
Inventor
浩行 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009219387A priority Critical patent/JP5482051B2/ja
Publication of JP2011071219A publication Critical patent/JP2011071219A/ja
Publication of JP2011071219A5 publication Critical patent/JP2011071219A5/ja
Application granted granted Critical
Publication of JP5482051B2 publication Critical patent/JP5482051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ワイドバンドギャップ半導体として期待される炭化珪素単結晶膜を備えた、半導体基板の製造方法等に関する。
シリコンの単結晶は大口径で高品質かつ安価であるため、多くの材料の単結晶成長基板として用いられている。特に、立方晶炭化珪素(3C−SiC)は次世代低損失のパワーデバイス用半導体材料として期待されており、安価なシリコン基板上に単結晶成長(ヘテロエピタキシー)できることは非常に有用である。
しかし、炭化珪素の成長には非常に高い温度が必要であるため、シリコン基板のシリコン原子が、炭化珪素の成長初期に蒸発してしまうことがある。このような蒸発が起こると、得られる炭化珪素単結晶には多くのボイドやミスフィット転位が発生してしまい、高品位な結晶を成長させることが困難になる。
そこで、炭化水素ガスのみを低温時からシリコン基板に供給して、シリコンの蒸発を緩和させる炭化緩衝層の形成が1983年に提案されている。この提案の技術によれば、立方晶炭化珪素単結晶膜の形成が成功している(非特許文献1参照)。
ところで、前述したように本来のSiCの成長に適した温度は非常に高温であり、一般に4H−SiCや6H−SiCの六方晶では1800℃以上、低温で安定と言われている立方晶でも1500℃〜1700℃程度の温度が、成長に適している。しかし、特許文献1に見られるように従来のSiCからなる炭化緩衝層の形成では、これまで1400℃以下の温度が加熱温度として使われている。
これは、基板であるシリコンの融点が1416℃であり、この基板が溶けない温度に加熱温度を制限しているからである。ところが、このように1400℃以下で作製した炭化緩衝層は比較的不安定であり、その膜上に3C−SiCをエピタキシャル成長させた際、下地のシリコンが昇華することなどによって得られる3C−SiCにラフネスが増大し、高品質の単結晶が得られなくなってしまう。
このような背景のもとに、3C−SiCをエピタキシャル成長させる際の昇温レートを速くして、なるべく昇華させないようにする対策が提案されている(特許文献1参照)。
特開2007−123675号公報
しかしながら、特許文献1の技術をもってしても、十分な品質の炭化珪素単結晶膜を得ることが困難であるのが現状である。
本発明の一態様は、立方晶炭化珪素の単結晶膜を高品位(高品質)に作製することができる、半導体基板の製造方法を提供するものである。
本発明の半導体基板の製造方法は、
少なくとも一面に単結晶シリコンを有する基板の前記一面上に、炭素を主に含んでなる炭素層を厚さ1nm以上50nm以下に形成する工程と、前記炭素層に電磁波としてのエキシマレーザーを照射して、炭化珪素の単結晶膜を生成するための炭化緩衝層を形成する工程と、を含み、前記炭化緩衝層を形成する工程では、前記炭素層の加熱温度を、1300℃以上2300℃以下にすることを特徴とする。
本発明の半導体基板の製造方法は、少なくとも一面に単結晶シリコンを有する基板の前記一面上に、炭素を主に含んでなる炭素層を形成する工程と、
前記炭素層に電磁波を照射して加熱し、炭化珪素を含む炭化緩衝層を形成する工程と、を含むことを特徴としている。
この半導体基板の製造方法によれば、炭素層に電磁波を照射して加熱するので、電磁波の波長、強度等を適宜に調整することにより、単結晶シリコンを直接加熱することなく、炭素層を選択的に加熱することが可能になる。したがって、このように炭素層を選択的に加熱することにより、特に炭素層と単結晶シリコンとの界面における炭素層側を加熱することで、例えばこの炭素層側の炭素を単結晶シリコン側に熱拡散させることにより、炭素と単結晶シリコンとを反応させて立方晶炭化珪素(3C−SiC)からなる炭化緩衝層を形成することが可能になる。また、単結晶シリコンを直接加熱しないことで、シリコンの蒸発を防止することができる。よって、このようにして形成した炭化緩衝層上に、立方晶炭化珪素を高品位に結晶成長させることが可能になる。
また、前記半導体基板の製造方法においては、前記電磁波が、レーザーであるのが好ましい。
電磁波としてレーザーを用いることにより、その強度等を適宜に調整することにより、単結晶シリコンを直接加熱することなく、炭素層を選択的に加熱することが容易になる。
また、前記半導体基板の製造方法においては、前記レーザーが、エキシマレーザーであるのが好ましい。
主に紫外領域の波長のエキシマレーザーを用いることにより、照射エネルギーのほとんどが炭素層に吸収されて熱となるため、炭素層を十分に高い温度に加熱することが可能になる。
本発明の他の半導体装置の製造方法は、少なくとも一面に単結晶シリコンを有する基板の前記一面上に、炭素を含んだ炭素層を形成する工程と、
前記炭素層を選択的に加熱し、炭化珪素からなる炭化緩衝層を形成する工程と、を含むことを特徴としている。

この半導体基板の製造方法によれば、炭素層を選択的に加熱するので、単結晶シリコン膜を直接加熱することなく、炭素層のみを加熱することが可能になる。したがって、このように炭素層を選択的に加熱することにより、特に炭素層と単結晶シリコン膜との界面における炭素層側を加熱することで、例えばこの炭素層側の炭素を単結晶シリコン膜側に熱拡散させることにより、炭素と単結晶シリコン膜とを反応させて立方晶炭化珪素(3C−SiC)からなる炭化緩衝層を形成することが可能になる。また、単結晶シリコンを直接加熱しないことで、シリコンの蒸発を防止することができる。よって、このようにして形成した炭化緩衝層上に、立方晶炭化珪素を高品位に結晶成長させることが可能になる。
また、前記半導体基板の製造方法においては、レーザー照射を用いて前記炭素層を選択的に加熱するのが好ましい。
レーザー照射を用いることにより、その強度等を適宜に調整することにより、単結晶シリコンを直接加熱することなく、炭素層を選択的に加熱することが容易になる。
また、前記半導体基板の製造方法において、前記レーザー照射は、エキシマレーザーを用いるのが好ましい。
主に紫外領域の波長のエキシマレーザーを用いることにより、照射エネルギーのほとんどが炭素層に吸収されて熱となるため、炭素層を十分に高い温度に加熱することが可能になる。
また、前記半導体基板の製造方法においては、前記炭化珪素からなる炭化緩衝層を形成する工程では、前記炭素層の加熱温度を、1300℃以上2300℃以下に、さらに望ましくは1800℃以下にするのが好ましい。
加熱温度が1300℃未満では、炭化珪素の生成が困難である。また、1800℃を超えると、形成する炭化珪素が立方晶でなく六方晶になってしまい、この六方晶の炭化珪素からなる炭化緩衝層上に、立方晶炭化珪素の単結晶を形成するのが難しくなる。また、2300℃を超える温度では炭化珪素自体が昇華してしまうおそれがある。
本発明の半導体基板の製造方法の、工程を説明するため断面図である。 半導体基板の製造方法の、図1に続く工程を説明するため断面図である。 半導体基板の製造方法の、図2に続く工程を説明するため断面図である。 半導体基板の製造方法の、図3に続く工程を説明するため断面図である。
以下、本発明における半導体基板の製造方法の一実施形態について、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
本実施形態の半導体基板の製造方法では、まず、図1に示すようにシリコン単結晶基板(以下、シリコン基板と記す)1を用意する。ここで、シリコン基板1は本発明の基板となるものであり、その一面1aに単結晶シリコン膜を有したものとなる。なお、このシリコン基板1の一面1aに露出する単結晶シリコンの結晶面は、例えば、ミラー指数(100)で表される結晶面(以下、単に(100)面と略記する。)をなすものとされるが、(100)面以外にも、(100)面に対して54.73°傾斜した(111)面であってもよい。
続いて、このシリコン基板1の一面1aに形成された自然酸化膜を除去(洗浄)する。自然酸化膜の除去(洗浄)については、例えば、シリコン基板1を真空チャンバー内に配置し、減圧雰囲気下でアニール処理を行うことにより、一面1aに付着した自然酸化膜(SiO)を除去する。
アニール処理については、シリコン基板1を例えば750℃で5分程度加熱することで行うことができる。また、その際、真空チャンバー内に水素ガスを導入し、水素ガスと自然酸化膜とを反応させて、シリコン基板1の一面1aから自然酸化膜を除去してもよい。
さらに、アニール処理に代えて、フッ化水素酸(HF)等のエッチング液でシリコン基板1の一面1aをエッチングし、自然酸化膜を除去してもよい。
次に、図2に示すように、前記シリコン基板1の一面1a上に、スパッタリング法によって炭素を主に含んでなる炭素層2を形成する。ここで、「炭素を主に含んでなる」とは、炭素を主成分としたものであれば、炭素以外の成分を不純物として含んでいてもよいことを意味している。すなわち、炭素以外の成分を不純物として含んだ層も、本発明の炭素層2の範囲内となる。この炭素層2として具体的には、アモルファスカーボンやグラファイト、ダイヤモンドライクカーボン(DLC)等からなる層が挙げられる。
本実施形態では、前記したようにスパッタリング法でアモルファスカーボンを成膜し、一面1a上にアモルファスカーボン層を形成することにより、炭素層2を形成する。炭素層2の膜厚としては、特に限定されないものの、1nm以上50nm以下程度とするのが好ましい。このような範囲が好ましいのは、後述するようにこの炭素層2を加熱するのにエキシマレーザーを用いた場合に、シリコン基板1を直接加熱することなく、このシリコン基板1と炭素層2との界面における炭素層2側を加熱することが容易になるからである。なお、本実施形態では、炭素層2の膜厚を10nmに形成する。
次いで、炭素層2を形成したシリコン基板1を真空チャンバー内に入れ、真空チャンバー内を1×10−3Pa以下に減圧する。また、シリコン基板1を加熱してその温度を400℃にまで上昇させる。そして、その状態のもとで、炭素層2に電磁波を照射し、炭素層2を加熱する。電磁波としてはレーザーが好適に用いられるが、電子線等も使用可能である。
このような電磁波で炭素層2を加熱するにあたっては、電磁波の強度等を炭素層2の膜厚等に対応させて適宜に調整することにより、シリコン基板1を直接加熱することなく、炭素層2を選択的に加熱する。詳しくは、炭素層2とシリコン基板1の一面1aとの界面における炭素層2側を、集中的に加熱する。
なお、「シリコン基板1を直接加熱することなく」とは、シリコン基板1が間接的に加熱されることは、本発明の範囲内であることを意味している。すなわち、シリコン基板1と炭素層2とは接しているため、炭素層2を加熱することで炭素層2の温度が上昇すれば、熱伝導によってシリコン基板1も温度上昇し、間接的に加熱されたことになる。しかし、このような間接的な加熱は、シリコンの蒸発を引き起こすような直接的な加熱とは異なり、後述する炭素とシリコンとの反応を促進するためにのみ機能するようになるため、本発明においては当然ながら許容されることとなる。
このように、炭素層2とシリコン基板1との界面における炭素層2側を加熱すると、例えばこの炭素層2側の炭素がシリコン基板1側に熱拡散する。すると、前記したように界面側のシリコン基板1は、熱伝導によって間接的に加熱されているため、熱拡散してきた炭素とシリコン基板1の一面1a側のシリコンとが反応し、図3に示すように立方晶炭化珪素(3C−SiC)からなる炭化緩衝層3が形成される。
ここで、炭素層2を加熱するための電磁波としては、前記したようにレーザーが好適に用いられる。レーザーとしては、特に波長が紫外領域となるエキシマレーザーが好適に用いられる。具体的には、波長が308nmのXeClエキシマレーザー、波長が248nmのKrFエキシマレーザー、波長が193nmのArFエキシマレーザーなどが好適に用いられる。
炭素層2は、ダイアモンド以外の前記したアモルファスカーボンや、グラファイト、ダイヤモンドライクカーボン(DLC)であれば、紫外領域に吸収領域がある。したがって、このようなエキシマレーザーを用いることにより、炭素層2を良好に選択加熱することができる。なお、可視光領域のレーザーを用いることも可能ではあるが、より高温での加熱が難しく、また、レーザー光が照射面から深く入るため、その分炭素層2の膜厚を十分に厚くする必要があり、好ましくない。
前記したように、炭素層2の膜厚を1nm以上50nm以下程度にしたのは、電磁波としてエキシマレーザーを用いることを前提にしている。1nm未満であると、例えば波長が193nmのArFエキシマレーザーを用いた場合でも、レーザー光が炭素層2を透過してシリコン基板1に到達し、シリコン基板1を直接加熱してしまう。また、50nmを超えると、波長が308nmのXeClエキシマレーザーを用いても、レーザー光が炭素層2とシリコン基板1との界面にまで到達せず、したがってこの界面近傍の炭素層2を良好に加熱するのが難しくなるからである。
本実施形態では、前記したように炭素層2の膜厚を10nmに形成し、電磁波として、波長が308nmのXeClエキシマレーザーを用いる。
XeClエキシマレーザーの光照射時間については、過度に加熱するとシリコン基板1の溶融を引き起こすおそれがあるため、十分に短い時間とする。具体的には、数ナノ秒(10−9秒)〜数百ナノ秒程度、好ましくは十ナノ秒程度以下のパルス照射とされ、最大でも、1パルスが1マイクロ秒(10−6秒)未満とされる。このようなパルス長とすることにより、シリコン基板1の温度がほとんど上昇しなくなり、したがってシリコン基板1を融解させるおそれもなくなる。
すなわち、このような時間のパルス照射を行うことにより、炭素層2とシリコン基板1との界面における炭素層2側を、選択的に加熱し、炭素層2のみをシリコンの融点以上に加熱することが可能になる。
つまり、前記した条件でXeClエキシマレーザー(電磁波)を照射し、炭素層2を選択的に加熱して特に炭素層2とシリコン基板1との界面における炭素層2側を集中的に加熱すると、XeClエキシマレーザーはその波長が308nmと十分に短いため、ほとんどの照射エネルギーはアモルファスカーボンからなる炭素層2に吸収される。
すると、アモルファスカーボンの融点は十分に高温であるため(グラファイトで融点が3550℃)、高い強度でエキシマレーザーを照射しても、炭素層2はレーザーアブレーションを起こすことなく、十分に高温化される。炭素層2の加熱温度として具体的には、1300℃以上2300℃以下、さらに望ましくは1800℃以下とするのが好ましい。加熱温度が1300℃未満では、炭化珪素の生成が困難である。また、1800℃を超えると、形成する炭化珪素が立方晶でなく六方晶になってしまい、この六方晶の炭化珪素からなる炭化緩衝層3上に、立方晶炭化珪素の単結晶を形成するのが難しくなるからである。また、2300℃を超える温度では炭化珪素自体が昇華してしまうおそれがある。
このような高温で加熱することにより、炭素層2の炭素原子とシリコン基板1のシリコン原子とを、前記界面又はその近傍にて、十分な高温領域で反応させることができ、これによって図3に示したように、十分な強度と安定性とを備えた立方晶炭化珪素(3C−SiC)からなる炭化緩衝層3を、形成することができる。
なお、このようなXeClエキシマレーザーによる加熱、すなわちレーザー光のパルス照射は、基本的には炭素層2の炭素の全量がシリコンと反応して、炭化珪素になるまで行うのが望ましい。しかし、炭素層2の膜厚を比較的厚くした場合などでは、その全厚を反応させるのは時間がかかり過ぎ、困難な場合もある。そのような場合には、必要に応じて、CMP法(化学機械研磨法)で炭素層2の未反応な表層部を除去する。すなわち、未反応な炭素の状態に残された表層部のみを、CMP法で研磨除去する。あるいは、酸素プラズマを用いたアッシング処理を行うことにより、炭素層2の未反応な表層部を除去するようにしてもよい。
このようにして、炭素層2の未反応な表層部を必要に応じて除去したら、立方晶炭化珪素(3C−SiC)からなる炭化緩衝層3を形成したシリコン基板1を、エピタキシャル成長用真空チャンバー内に入れる。そして、基板温度を例えば1000℃になるまで上昇させ、その状態で真空チャンバー内に、原料ガスとしてモノメチルシランを例えば1.0sccmの流量で供給する。
これにより、図4に示すように前記炭化緩衝層3上に、立方晶炭化珪素(3C−SiC)を所望の厚さにエピタキシャル成長させ、単結晶膜4を形成する。そして、シリコン基板1上に、炭化緩衝層3を介して立方晶炭化珪素(3C−SiC)の単結晶膜4を形成した、半導体基板5を得る。
シリコン基板1の温度については、原料ガスであるモノメチルシランが熱分解可能な温度にまで上昇すればよく、例えば700℃以上1100℃以下とすればよい。
また、単結晶膜4の原料ガスとして用いるモノメチルシラン(SiHCH)は、分子中にシリコン原子と炭素原子とを含むため、それ自体で炭化珪素膜を形成することが可能になる。
また、シリコン原子と炭素原子の組成比が1:1であるため、例えばジメチルシランやトリメチルシラン等の他のガス種を用いる場合に比べて、炭化珪素単結晶膜の組成比を良好に制御することができる。さらに、比較的低温で熱分解するため、単結晶膜4を形成した後、シリコン基板1を室温に戻すときに、単結晶膜4とシリコン基板1との間の熱膨張係数の違いによって、新たな結晶欠陥を引き起こすおそれも少ない。
以上の方法により、シリコン基板1上に立方晶炭化珪素(3C−SiC)の単結晶膜4を形成した半導体基板5が完成したら、半導体基板5をそのままパワーデバイス用半導体基板として出荷してもよく、あるいは、半導体基板5上に、単結晶膜4と格子整合し易い立方晶窒化ガリウム層をさらに成長させ、窒化ガリウム半導体装置を作製してもよい。
以上に説明した半導体基板5の製造方法にあっては、炭素層2にエキシマレーザーを照射してシリコン基板1を直接加熱することなく、炭素層2を選択的に加熱するようにしたので、特に炭素層2とシリコン基板1との界面における炭素層2側を集中的に加熱することにより、炭素と単結晶シリコン膜とを反応させて立方晶炭化珪素(3C−SiC)からなる炭化緩衝層3を形成することができる。
その際、シリコン基板1を直接加熱せず、また、熱伝導によってシリコン基板1が高温になることも回避しているため、シリコンの蒸発を最小限に抑えることができる。その結果、炭化緩衝層3上に形成される単結晶膜4へのボイドやミスフィット転位の発生を防止することができ、これにより、立方晶炭化珪素の単結晶膜を高品位(高品質)に作製することができる。よって、大面積の炭化珪素単結晶基板を製造することができる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、前記実施形態では、本発明の基板として単結晶シリコン基板を用いたが、例えば石英等からなる基板上に、単結晶シリコン膜を形成したものであってもよい。
1…シリコン単結晶基板(シリコン基板)、1a…一面、2…炭素層、3…炭化緩衝層、4…単結晶膜、5…半導体基板

Claims (1)

  1. 少なくとも一面に単結晶シリコンを有する基板の前記一面上に、炭素を主に含んでなる炭素層を厚さ1nm以上50nm以下に形成する工程と、
    前記炭素層に電磁波としてのエキシマレーザーを照射して、炭化珪素の単結晶膜を生成するための炭化緩衝層を形成する工程と、
    を含み、
    記炭化緩衝層を形成する工程では、前記炭素層の加熱温度を、1300℃以上2300℃以下にすることを特徴とする半導体基板の製造方法。
JP2009219387A 2009-09-24 2009-09-24 半導体基板の製造方法 Active JP5482051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009219387A JP5482051B2 (ja) 2009-09-24 2009-09-24 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009219387A JP5482051B2 (ja) 2009-09-24 2009-09-24 半導体基板の製造方法

Publications (3)

Publication Number Publication Date
JP2011071219A JP2011071219A (ja) 2011-04-07
JP2011071219A5 JP2011071219A5 (ja) 2012-10-04
JP5482051B2 true JP5482051B2 (ja) 2014-04-23

Family

ID=44016232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009219387A Active JP5482051B2 (ja) 2009-09-24 2009-09-24 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP5482051B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904106A (zh) * 2019-02-28 2019-06-18 云谷(固安)科技有限公司 柔性显示面板及柔性显示面板的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259615B2 (ja) * 2019-07-24 2023-04-18 株式会社Sumco ヘテロエピタキシャルウェーハの製造方法
WO2023058355A1 (ja) * 2021-10-06 2023-04-13 信越半導体株式会社 ヘテロエピタキシャル膜の作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06157190A (ja) * 1992-11-20 1994-06-03 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904106A (zh) * 2019-02-28 2019-06-18 云谷(固安)科技有限公司 柔性显示面板及柔性显示面板的制备方法
CN109904106B (zh) * 2019-02-28 2021-12-14 云谷(固安)科技有限公司 柔性显示面板及柔性显示面板的制备方法

Also Published As

Publication number Publication date
JP2011071219A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
JP6631517B2 (ja) ダイヤモンド基板、及び、ダイヤモンド複合基板
CN101052754B (zh) 碳化硅衬底的表面重建方法
JP5896038B2 (ja) ナノカーボン膜の作製方法
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
JP4227315B2 (ja) 窒化ガリウム単結晶基板の製造方法
JP2009519193A5 (ja)
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP3557457B2 (ja) SiC膜の製造方法、及びSiC多層膜構造の製造方法
JP5482051B2 (ja) 半導体基板の製造方法
TWI222104B (en) Semiconductor wafer and method of fabricating the same
JP4511378B2 (ja) SOI基板を用いた単結晶SiC層を形成する方法
JP2012031011A (ja) グラフェンシート付き基材及びその製造方法
JP2007223878A (ja) Iii族窒化物結晶の製造方法およびiii族窒化物結晶基板
WO2009107188A1 (ja) 単結晶SiCの成長方法
JPWO2014123171A1 (ja) GaN基板及びGaN基板の製造方法
JP3508356B2 (ja) 半導体結晶成長方法及び半導体薄膜
KR100366706B1 (ko) 질화갈륨 단결정 기판의 제조방법
JP5471258B2 (ja) 半導体基板とその製造方法
JP2006253617A (ja) SiC半導体およびその製造方法
JP2010251523A (ja) 部分soiウェーハの製造方法
JP4894780B2 (ja) 半導体基板の製造方法
JP2010225733A (ja) 半導体基板の製造方法
KR20060074804A (ko) 내부 게터링된 이종에피택시얼 반도체 웨이퍼 및 그 제조방법
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP5145488B2 (ja) サファイア単結晶基板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5482051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350