JPH06104283A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH06104283A JPH06104283A JP25324892A JP25324892A JPH06104283A JP H06104283 A JPH06104283 A JP H06104283A JP 25324892 A JP25324892 A JP 25324892A JP 25324892 A JP25324892 A JP 25324892A JP H06104283 A JPH06104283 A JP H06104283A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor thin
- semiconductor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 より高いオン電流と、より低いオフ電流とが
得られ、しかも液晶表示装置に適用した場合に開口率を
向上し得る薄膜トランジスタを提供する。 【構成】 絶縁膜１３、１４を挟んで一方にゲート電極
１２が形成され、他方に半導体薄膜１５、ソース電極１
８およびドレイン電極１９が形成されている。半導体薄
膜１５は、シリコンおよび炭素を含む原料ガスをプラズ
マ分解させてシリコンカーバイド半導体膜を成膜する成
膜工程と、この半導体膜に処理を施す水素プラズマ処理
工程とを１回または２回以上行うことにより形成された
微結晶相を含むシリコンカーバイドからなる。
得られ、しかも液晶表示装置に適用した場合に開口率を
向上し得る薄膜トランジスタを提供する。 【構成】 絶縁膜１３、１４を挟んで一方にゲート電極
１２が形成され、他方に半導体薄膜１５、ソース電極１
８およびドレイン電極１９が形成されている。半導体薄
膜１５は、シリコンおよび炭素を含む原料ガスをプラズ
マ分解させてシリコンカーバイド半導体膜を成膜する成
膜工程と、この半導体膜に処理を施す水素プラズマ処理
工程とを１回または２回以上行うことにより形成された
微結晶相を含むシリコンカーバイドからなる。
Description
【０００１】
【産業上の利用分野】本発明は、大型高精細液晶表示装
置に適用が可能な、薄膜トランジスタに関する。
置に適用が可能な、薄膜トランジスタに関する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）は、液晶表
示パネルにおいて解像度の高い映像を実現することが可
能であるため、液晶表示パネルにおける各絵素のアクテ
ィブ（能動）素子として用いられている。かかるＴＦＴ
は大面積にわたって形成することができ、かつ非常に大
量の画素等を制御できるという特長を有している。上記
ＴＦＴは半導体薄膜を有して構成され、その半導体薄膜
としては、アモルファスシリコン（ａ−Ｓｉ）膜や多結
晶シリコン（ｐ−Ｓｉ）膜が広く用いられている。ａ−
Ｓｉ膜は、高周波プラズマ化学蒸気成膜（ＲＦ−ＰＣＶ
Ｄ）法によって形成され、ｐ−Ｓｉ膜は、熱化学蒸気成
膜（熱ＣＶＤ）法により形成した膜を固相成長法または
レーザーアニール法により結晶化して形成される。
示パネルにおいて解像度の高い映像を実現することが可
能であるため、液晶表示パネルにおける各絵素のアクテ
ィブ（能動）素子として用いられている。かかるＴＦＴ
は大面積にわたって形成することができ、かつ非常に大
量の画素等を制御できるという特長を有している。上記
ＴＦＴは半導体薄膜を有して構成され、その半導体薄膜
としては、アモルファスシリコン（ａ−Ｓｉ）膜や多結
晶シリコン（ｐ−Ｓｉ）膜が広く用いられている。ａ−
Ｓｉ膜は、高周波プラズマ化学蒸気成膜（ＲＦ−ＰＣＶ
Ｄ）法によって形成され、ｐ−Ｓｉ膜は、熱化学蒸気成
膜（熱ＣＶＤ）法により形成した膜を固相成長法または
レーザーアニール法により結晶化して形成される。
【０００３】更に、上述したａ−Ｓｉ膜やｐ−Ｓｉ膜の
他に、微結晶相を含むシリコンカーバイド（μｃ−Ｓｉ
Ｃ）膜が挙げられる。このμｃ−ＳｉＣ膜は、ｐｉｎ構
造のアモルファス太陽電池のｐ層として用いることによ
り開放電圧が増加して効率が向上すること、および薄膜
発光ダイオードのキャリア注入層に用いることにより輝
度が向上することが報告されている（Y.HAMAKAWA, Y.MA
TSUMOTO, G.HARATA and H.OKAMOTO: Material Research
Society Symposium Proceeding Vol. 164 (1990) 29
1）。また、多結晶シリコン太陽電池においてｎ型多結
晶シリコンウエハ上のｐ層としてμｃ−ＳｉＣ膜を用い
ることにより、開放電圧が増加して効率が向上するこ
と、そしてこの多結晶シリコン太陽電池と上記ｐｉｎ構
造のアモルファス太陽電池とを組み合わせて用いると、
太陽電池としての変換効率が１９．１％になることが報
告されている（W.MA, T.HORIUCHI, M.YOSHIMI, K.HATTO
RI, H.OKAMOTO and Y.HAMAKAWA: Proceeding of 22nd I
EEE Photovoltaic SpecialistConference (1991) 138
0）。しかし、μｃ−ＳｉＣ膜を形成する方法としては
現在のところ、上述したY.HAMAKAWAらにより電子サイク
ロトロン共鳴ＰＣＶＤ（ＥＣＲ−ＰＣＶＤ）法を用いて
行われたことが報告されているのみである。
他に、微結晶相を含むシリコンカーバイド（μｃ−Ｓｉ
Ｃ）膜が挙げられる。このμｃ−ＳｉＣ膜は、ｐｉｎ構
造のアモルファス太陽電池のｐ層として用いることによ
り開放電圧が増加して効率が向上すること、および薄膜
発光ダイオードのキャリア注入層に用いることにより輝
度が向上することが報告されている（Y.HAMAKAWA, Y.MA
TSUMOTO, G.HARATA and H.OKAMOTO: Material Research
Society Symposium Proceeding Vol. 164 (1990) 29
1）。また、多結晶シリコン太陽電池においてｎ型多結
晶シリコンウエハ上のｐ層としてμｃ−ＳｉＣ膜を用い
ることにより、開放電圧が増加して効率が向上するこ
と、そしてこの多結晶シリコン太陽電池と上記ｐｉｎ構
造のアモルファス太陽電池とを組み合わせて用いると、
太陽電池としての変換効率が１９．１％になることが報
告されている（W.MA, T.HORIUCHI, M.YOSHIMI, K.HATTO
RI, H.OKAMOTO and Y.HAMAKAWA: Proceeding of 22nd I
EEE Photovoltaic SpecialistConference (1991) 138
0）。しかし、μｃ−ＳｉＣ膜を形成する方法としては
現在のところ、上述したY.HAMAKAWAらにより電子サイク
ロトロン共鳴ＰＣＶＤ（ＥＣＲ−ＰＣＶＤ）法を用いて
行われたことが報告されているのみである。
【０００４】
【発明が解決しようとする課題】ところで、従来のＴＦ
Ｔには以下のような問題点があった。すなわち、基板に
入射する光は半導体薄膜に吸収され、自由に動き得る電
子および正孔を発生させるので、ＴＦＴのオフ電流が増
加し、オン／オフのコントラスト比が低下する。特に、
強い光を用いるプロジェクション用液晶表示パネルやオ
ーバーヘッドプロジェクター用液晶表示パネルにおいて
は不利である。そこで現状では、カラーフィルター部に
ブラックマトリックスを形成して、ＴＦＴに光が入らな
いようにしているが、こうすると、開口率が低下し、光
が通り難く表示面が暗くなってしまう。
Ｔには以下のような問題点があった。すなわち、基板に
入射する光は半導体薄膜に吸収され、自由に動き得る電
子および正孔を発生させるので、ＴＦＴのオフ電流が増
加し、オン／オフのコントラスト比が低下する。特に、
強い光を用いるプロジェクション用液晶表示パネルやオ
ーバーヘッドプロジェクター用液晶表示パネルにおいて
は不利である。そこで現状では、カラーフィルター部に
ブラックマトリックスを形成して、ＴＦＴに光が入らな
いようにしているが、こうすると、開口率が低下し、光
が通り難く表示面が暗くなってしまう。
【０００５】また、半導体薄膜としてａ−Ｓｉ膜を用い
た場合には、移動度が小さくなるためオン電流を大きく
することができなかった。オン電流を大きくしようとす
ると、ＴＦＴを大きくする必要があり開口率の低下を招
いていた。さらに、大型で高精細な液晶表示装置を作成
するには、短時間のゲートスイッチング時間に液晶層お
よび蓄積コンデンサからなる容量を充電する動作が必要
であるが、オン電流が小さいことからこのような動作が
困難であった。
た場合には、移動度が小さくなるためオン電流を大きく
することができなかった。オン電流を大きくしようとす
ると、ＴＦＴを大きくする必要があり開口率の低下を招
いていた。さらに、大型で高精細な液晶表示装置を作成
するには、短時間のゲートスイッチング時間に液晶層お
よび蓄積コンデンサからなる容量を充電する動作が必要
であるが、オン電流が小さいことからこのような動作が
困難であった。
【０００６】ｐ−Ｓｉ膜を半導体薄膜に用いた場合に
は、高い移動度のＴＦＴが得られ、オン電流を大きくで
きる。しかし、固相成長法で再結晶化するには６００℃
以上で１０時間程度の熱処理を行う必要があり、基板と
して通常のガラスを用いることが困難であった。また、
レーザーアニール法で再結晶化するには高価で処理速度
の遅いレーザーアニール装置を用いる必要があり、大量
生産には適していない。このような問題点に鑑み、本発
明者等は上述した太陽電池等に用いられるμｃ−ＳｉＣ
膜をＴＦＴの半導体薄膜に適用することを試みた。この
μｃ−ＳｉＣ膜は光が吸収し難く、かつ高い移動度が得
られるので、開口率の低下やオン電流の低下といった問
題が生じない。しかし、このような半導体薄膜において
も、依然としてμｃ−ＳｉＣ膜を形成するためのＥＣＲ
−ＰＣＶＤ装置がＲＦ−ＰＣＶＤ装置等に比べるとあま
り広く用いられておらず、ＴＦＴの大面積化が容易でな
いという問題があった。
は、高い移動度のＴＦＴが得られ、オン電流を大きくで
きる。しかし、固相成長法で再結晶化するには６００℃
以上で１０時間程度の熱処理を行う必要があり、基板と
して通常のガラスを用いることが困難であった。また、
レーザーアニール法で再結晶化するには高価で処理速度
の遅いレーザーアニール装置を用いる必要があり、大量
生産には適していない。このような問題点に鑑み、本発
明者等は上述した太陽電池等に用いられるμｃ−ＳｉＣ
膜をＴＦＴの半導体薄膜に適用することを試みた。この
μｃ−ＳｉＣ膜は光が吸収し難く、かつ高い移動度が得
られるので、開口率の低下やオン電流の低下といった問
題が生じない。しかし、このような半導体薄膜において
も、依然としてμｃ−ＳｉＣ膜を形成するためのＥＣＲ
−ＰＣＶＤ装置がＲＦ−ＰＣＶＤ装置等に比べるとあま
り広く用いられておらず、ＴＦＴの大面積化が容易でな
いという問題があった。
【０００７】本発明は上記問題点を解決しようとするも
ので、その目的とするところは、より高いオン電流とよ
り低いオフ電流とが得られ、しかも液晶表示装置に適用
した場合に開口率を向上し得る薄膜トランジスタを提供
することを目的とする。
ので、その目的とするところは、より高いオン電流とよ
り低いオフ電流とが得られ、しかも液晶表示装置に適用
した場合に開口率を向上し得る薄膜トランジスタを提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タは、絶縁膜を挟んで一方にゲート電極が形成され、他
方に半導体薄膜、ソース電極およびドレイン電極が形成
された薄膜トランジスタであって、該半導体薄膜は、プ
ラズマ化学蒸気成膜装置の反応室に導入したシリコンお
よび炭素を含む原料ガスをプラズマ分解させてシリコン
カーバイド半導体膜を成膜する成膜工程と、該反応室か
ら原料ガスを除去し水素ガスのみのプラズマとして該半
導体膜に処理を施す水素プラズマ処理工程とを１回また
は２回以上行うことにより形成された微結晶相を含むシ
リコンカーバイドからなり、そのことにより上記目的が
達成される。
タは、絶縁膜を挟んで一方にゲート電極が形成され、他
方に半導体薄膜、ソース電極およびドレイン電極が形成
された薄膜トランジスタであって、該半導体薄膜は、プ
ラズマ化学蒸気成膜装置の反応室に導入したシリコンお
よび炭素を含む原料ガスをプラズマ分解させてシリコン
カーバイド半導体膜を成膜する成膜工程と、該反応室か
ら原料ガスを除去し水素ガスのみのプラズマとして該半
導体膜に処理を施す水素プラズマ処理工程とを１回また
は２回以上行うことにより形成された微結晶相を含むシ
リコンカーバイドからなり、そのことにより上記目的が
達成される。
【０００９】
【作用】本発明の薄膜トランジスタは、μｃ−ＳｉＣ膜
からなる半導体薄膜を有する。このμｃ−ＳｉＣ膜は、
ａ−Ｓｉ膜に比較して光の吸収係数が全波長領域にわた
って小さいので、光を吸収し難く、かつＴＦＴとしての
オフ電流を小さく抑えられる。また、高い移動度を有す
るので、ＴＦＴとしてのオン電流が増大する。
からなる半導体薄膜を有する。このμｃ−ＳｉＣ膜は、
ａ−Ｓｉ膜に比較して光の吸収係数が全波長領域にわた
って小さいので、光を吸収し難く、かつＴＦＴとしての
オフ電流を小さく抑えられる。また、高い移動度を有す
るので、ＴＦＴとしてのオン電流が増大する。
【００１０】
【実施例】以下、本発明を図面を参照して説明する。
【００１１】図１は本実施例のＴＦＴを用いた液晶表示
装置の略断面図であり、図２はμｃ−ＳｉＣ膜の形成に
用いるＲＦ−ＰＣＶＤ装置の断面概略図である。
装置の略断面図であり、図２はμｃ−ＳｉＣ膜の形成に
用いるＲＦ−ＰＣＶＤ装置の断面概略図である。
【００１２】図１に示すように、ガラス基板１１上に
は、逆スタガ構造を有する本実施例のＴＦＴを覆うよう
に絵素電極２０と保護膜２１とがガラス基板１１上に順
次形成されている。このＴＦＴは以下のような構造とな
っている。すなわち、ガラス基板１１の上にタンタルＴ
ａからなるゲート電極１２が形成されており、ゲート電
極１２を覆うようにガラス基板１１の全面にＳｉ3Ｎ4絶
縁膜１４が形成されている。ゲート電極１２とＳｉ3Ｎ4
絶縁膜１４とは間にＴａ2Ｏ5絶縁膜１３を介している。
ゲート電極１２の上方のＳｉ3Ｎ4絶縁膜１４上にはｐ型
μｃ−ＳｉＣ膜からなる半導体薄膜１５が形成されてお
り、半導体薄膜１５上の両側部には相互に離隔してｎ+
型ａ−Ｓｉ膜からなる半導体薄膜１７、１７が、中央部
にはエッチングストッパー１６が形成されている。さら
に、半導体薄膜１７を覆うようにソース電極１８および
ドレイン電極１９が形成されている。
は、逆スタガ構造を有する本実施例のＴＦＴを覆うよう
に絵素電極２０と保護膜２１とがガラス基板１１上に順
次形成されている。このＴＦＴは以下のような構造とな
っている。すなわち、ガラス基板１１の上にタンタルＴ
ａからなるゲート電極１２が形成されており、ゲート電
極１２を覆うようにガラス基板１１の全面にＳｉ3Ｎ4絶
縁膜１４が形成されている。ゲート電極１２とＳｉ3Ｎ4
絶縁膜１４とは間にＴａ2Ｏ5絶縁膜１３を介している。
ゲート電極１２の上方のＳｉ3Ｎ4絶縁膜１４上にはｐ型
μｃ−ＳｉＣ膜からなる半導体薄膜１５が形成されてお
り、半導体薄膜１５上の両側部には相互に離隔してｎ+
型ａ−Ｓｉ膜からなる半導体薄膜１７、１７が、中央部
にはエッチングストッパー１６が形成されている。さら
に、半導体薄膜１７を覆うようにソース電極１８および
ドレイン電極１９が形成されている。
【００１３】次に、ＲＦ−ＰＣＶＤ装置を用いたμｃ−
ＳｉＣ膜の成膜方法について図２を参照しながら説明す
る。なお、この方法はシャープ株式会社が平成４年３月
２３日に出願した特願平４−６４３２９号に詳細に記載
されている。
ＳｉＣ膜の成膜方法について図２を参照しながら説明す
る。なお、この方法はシャープ株式会社が平成４年３月
２３日に出願した特願平４−６４３２９号に詳細に記載
されている。
【００１４】図２において、ＲＦ−ＰＣＶＤ装置は、原
料ガスの導入ライン１および水素ガスの導入ライン２の
２つの導入ラインを有している。導入ライン１における
圧空バルブ３が開で圧空バルブ４が閉の時には、原料ガ
スが反応室に導入され、逆に圧空バルブ３が閉で圧空バ
ルブ４が開の時には、原料ガスは、直接排気ポンプ５に
より排気される。圧空バルブ３、４の開閉をタイマーに
より制御することにより、一定時間、原料ガスおよび水
素ガス、または水素ガスのみを反応室に導入できる。
料ガスの導入ライン１および水素ガスの導入ライン２の
２つの導入ラインを有している。導入ライン１における
圧空バルブ３が開で圧空バルブ４が閉の時には、原料ガ
スが反応室に導入され、逆に圧空バルブ３が閉で圧空バ
ルブ４が開の時には、原料ガスは、直接排気ポンプ５に
より排気される。圧空バルブ３、４の開閉をタイマーに
より制御することにより、一定時間、原料ガスおよび水
素ガス、または水素ガスのみを反応室に導入できる。
【００１５】このようなＲＦ−ＰＣＶＤ装置において、
反応室内のアノード電極６とカソード電極７との間に高
周波電源８によって電力を印加すると、原料ガスが反応
室内に導入されている時間に、原料ガスはプラズマ９に
よって分解されて基板１０上に成膜され、水素ガスのみ
が反応室に導入されている時間に、形成された膜が水素
プラズマ処理される。この２つの工程を繰り返すことに
より所望の膜厚のμｃ−ＳｉＣ膜を形成する。
反応室内のアノード電極６とカソード電極７との間に高
周波電源８によって電力を印加すると、原料ガスが反応
室内に導入されている時間に、原料ガスはプラズマ９に
よって分解されて基板１０上に成膜され、水素ガスのみ
が反応室に導入されている時間に、形成された膜が水素
プラズマ処理される。この２つの工程を繰り返すことに
より所望の膜厚のμｃ−ＳｉＣ膜を形成する。
【００１６】本実施例においては原料ガスとして、モノ
シランＳｉＨ4およびメタンＣＨ4を用い、流量はそれぞ
れ１ｓｃｃｍ、１ｓｃｃｍとし、水素プラズマ処理にお
ける水素Ｈ2は流量１００ｓｃｃｍで用いた。また、上
記成膜−水素プラズマ処理１回当りのμｃ−ＳｉＣ膜の
成長膜厚は１０〜５０オングストロームとした。これを
繰り返すことによりμｃ−ＳｉＣ膜の膜厚を約３００オ
ングストロームとした。さらに、本実施例においてはド
ーピングガスとしてジボランＢ2Ｈ6を１％のガスドーピ
ング比で用い、ｐ型のμｃ−ＳｉＣ膜を形成したが、他
にドーピングガスとしてホスフィンＰＨ3を用いればｎ
型の、ドーピングガスを用いなければｉ型のμｃ−Ｓｉ
Ｃ膜を形成することができる。なお、形成された膜は組
成分析、ラマン分光法およびＸ線回析により、微結晶を
含むシリコーンカーボン膜であることが確認された。
シランＳｉＨ4およびメタンＣＨ4を用い、流量はそれぞ
れ１ｓｃｃｍ、１ｓｃｃｍとし、水素プラズマ処理にお
ける水素Ｈ2は流量１００ｓｃｃｍで用いた。また、上
記成膜−水素プラズマ処理１回当りのμｃ−ＳｉＣ膜の
成長膜厚は１０〜５０オングストロームとした。これを
繰り返すことによりμｃ−ＳｉＣ膜の膜厚を約３００オ
ングストロームとした。さらに、本実施例においてはド
ーピングガスとしてジボランＢ2Ｈ6を１％のガスドーピ
ング比で用い、ｐ型のμｃ−ＳｉＣ膜を形成したが、他
にドーピングガスとしてホスフィンＰＨ3を用いればｎ
型の、ドーピングガスを用いなければｉ型のμｃ−Ｓｉ
Ｃ膜を形成することができる。なお、形成された膜は組
成分析、ラマン分光法およびＸ線回析により、微結晶を
含むシリコーンカーボン膜であることが確認された。
【００１７】ところで、水素プラズマ処理を行う時間
は、図３に示すように、処理時間に対するμｃ−ＳｉＣ
膜の暗導電率を測定することにより求めた。すなわち、
４０秒間のプラズマ放電により１０オングストロームの
μｃ−ＳｉＣ膜を得た後、図３に示す種々の時間の水素
プラズマ処理を２００回行って２０００オングストロー
ムとした膜の暗導電率を測定した。図３において横軸は
水素プラズマ時間であり、縦軸はμｃ−ＳｉＣ膜の暗導
電率である。それによると、μｃ−ＳｉＣ膜の暗導電率
は水素プラズマ処理時間が５０秒程度で約７桁急激に向
上し、この程度の水素プラズマ処理でμｃ−ＳｉＣ膜が
微結晶化することがわかる。μｃ−ＳｉＣ膜が非常に薄
い膜であれば、この水素プラズマ処理によって、結晶格
子が大きく変化する。よって、本実施例においては、水
素プラズマ処理時間を５０秒程度とした。
は、図３に示すように、処理時間に対するμｃ−ＳｉＣ
膜の暗導電率を測定することにより求めた。すなわち、
４０秒間のプラズマ放電により１０オングストロームの
μｃ−ＳｉＣ膜を得た後、図３に示す種々の時間の水素
プラズマ処理を２００回行って２０００オングストロー
ムとした膜の暗導電率を測定した。図３において横軸は
水素プラズマ時間であり、縦軸はμｃ−ＳｉＣ膜の暗導
電率である。それによると、μｃ−ＳｉＣ膜の暗導電率
は水素プラズマ処理時間が５０秒程度で約７桁急激に向
上し、この程度の水素プラズマ処理でμｃ−ＳｉＣ膜が
微結晶化することがわかる。μｃ−ＳｉＣ膜が非常に薄
い膜であれば、この水素プラズマ処理によって、結晶格
子が大きく変化する。よって、本実施例においては、水
素プラズマ処理時間を５０秒程度とした。
【００１８】このようなμｃ−ＳｉＣ膜を半導体薄膜１
５とするＴＦＴを用いた液晶表示パネルは、以下のよう
にして製造した。
５とするＴＦＴを用いた液晶表示パネルは、以下のよう
にして製造した。
【００１９】まず、ガラス基板１１の上に、スパッタリ
ングによりタンタルＴａ薄膜を形成し、その後、フォト
リソグラフィとエッチングとを行うパターニングによっ
てＴａからなるゲート電極１２を形成する。その後、ガ
ラス基板１１を酒石酸アンモニウム溶液中に浸し、外部
より電流を流して陽極酸化することにより、ゲート電極
１２上にＴａ2Ｏ5からなる絶縁膜１３を約３００ｎｍの
厚さに形成する。
ングによりタンタルＴａ薄膜を形成し、その後、フォト
リソグラフィとエッチングとを行うパターニングによっ
てＴａからなるゲート電極１２を形成する。その後、ガ
ラス基板１１を酒石酸アンモニウム溶液中に浸し、外部
より電流を流して陽極酸化することにより、ゲート電極
１２上にＴａ2Ｏ5からなる絶縁膜１３を約３００ｎｍの
厚さに形成する。
【００２０】次いで、窒化シリコンＳｉ3Ｎ4からなる絶
縁膜１４、μｃ−ＳｉＣ膜からなる半導体薄膜１５およ
びＳｉ3Ｎ4からなるエッチングストッパー１６の３層
を、図４に示すインライン式ＣＶＤ装置を用いて、以下
の方法に従って形成する。
縁膜１４、μｃ−ＳｉＣ膜からなる半導体薄膜１５およ
びＳｉ3Ｎ4からなるエッチングストッパー１６の３層
を、図４に示すインライン式ＣＶＤ装置を用いて、以下
の方法に従って形成する。
【００２１】まず、ロード室２２より上述の状態のガラ
ス基板１１を搬入した後、Ｓｉ3Ｎ4成膜室２３におい
て、モノシランＳｉＨ4、アンモニアＮＨ3および水素Ｈ
2を導入してプラズマ放電により窒化シリコンＳｉ3Ｎ4
からなる絶縁膜１４を約３００ｎｍの厚さに形成する。
次いで、μｃ−ＳｉＣ成膜室２４において上述の方法に
よりμｃ−ＳｉＣ膜からなる半導体薄膜１５を約３００
オングストロームの厚さで形成し、Ｓｉ3Ｎ4成膜室２５
において、モノシランＳｉＨ4、アンモニアＮＨ3および
水素Ｈ2を導入してプラズマ放電によりＳｉ3Ｎ4からな
るエッチングストッパー１６を３００ｎｍの厚さに形成
する。以上の操作を行った後、ガラス基板１１をアンロ
ード室２６より搬出する。
ス基板１１を搬入した後、Ｓｉ3Ｎ4成膜室２３におい
て、モノシランＳｉＨ4、アンモニアＮＨ3および水素Ｈ
2を導入してプラズマ放電により窒化シリコンＳｉ3Ｎ4
からなる絶縁膜１４を約３００ｎｍの厚さに形成する。
次いで、μｃ−ＳｉＣ成膜室２４において上述の方法に
よりμｃ−ＳｉＣ膜からなる半導体薄膜１５を約３００
オングストロームの厚さで形成し、Ｓｉ3Ｎ4成膜室２５
において、モノシランＳｉＨ4、アンモニアＮＨ3および
水素Ｈ2を導入してプラズマ放電によりＳｉ3Ｎ4からな
るエッチングストッパー１６を３００ｎｍの厚さに形成
する。以上の操作を行った後、ガラス基板１１をアンロ
ード室２６より搬出する。
【００２２】次に、エッチングストッパー１６をパター
ニングし、ｎ+型ａ−Ｓｉ膜からなる半導体薄膜１７を
形成すると共にパターニングを行う。そして、スパッタ
リング法によりチタンＴｉからなるソース電極１８とド
レイン電極１９とを約３００ｎｍの厚さに形成する。こ
の時、μｃ−ＳｉＣ膜からなる半導体薄膜１５によって
形成されるチャネルは長さ１０μｍ、幅４０μｍとし
た。
ニングし、ｎ+型ａ−Ｓｉ膜からなる半導体薄膜１７を
形成すると共にパターニングを行う。そして、スパッタ
リング法によりチタンＴｉからなるソース電極１８とド
レイン電極１９とを約３００ｎｍの厚さに形成する。こ
の時、μｃ−ＳｉＣ膜からなる半導体薄膜１５によって
形成されるチャネルは長さ１０μｍ、幅４０μｍとし
た。
【００２３】これにより、本実施例のＴＦＴが得られる
が、その後、酸化雰囲気下で錫Ｓｎを５％含む酸化イン
ジウム（ＩＴＯ）のターゲットを用いてスパッタリング
を行い、絵素電極２０を約７０ｎｍの厚さで形成する。
次いで、Ｓｉ3Ｎ4からなる保護膜２１を形成する。この
状態でゲート電極に１０Ｖの電圧を印加すると、オン電
流は２×１０-6Ａ以上となり、これは半導体薄膜として
ａ−Ｓｉ膜を用いた場合の約２倍の値であった。また、
通常の蛍光灯下のオフ電流は１０-12Ａ以下となり、こ
れは半導体薄膜としてａ−Ｓｉ膜を用いた場合の１０分
の１以下の値であった。
が、その後、酸化雰囲気下で錫Ｓｎを５％含む酸化イン
ジウム（ＩＴＯ）のターゲットを用いてスパッタリング
を行い、絵素電極２０を約７０ｎｍの厚さで形成する。
次いで、Ｓｉ3Ｎ4からなる保護膜２１を形成する。この
状態でゲート電極に１０Ｖの電圧を印加すると、オン電
流は２×１０-6Ａ以上となり、これは半導体薄膜として
ａ−Ｓｉ膜を用いた場合の約２倍の値であった。また、
通常の蛍光灯下のオフ電流は１０-12Ａ以下となり、こ
れは半導体薄膜としてａ−Ｓｉ膜を用いた場合の１０分
の１以下の値であった。
【００２４】さらに、もう１つのガラス基板にカラーフ
ィルターとブラックマトリックスとを形成し、その上に
透明導電膜を形成する。このガラス基板と上述の状態の
ＴＦＴが形成されたガラス基板とを間隙を設けて貼り合
わせ、その間隙に液晶を注入し、液晶パネルを作成す
る。この液晶パネルの両側に偏光板を貼り付け、バック
ライトを取り付けて液晶表示装置を得る。
ィルターとブラックマトリックスとを形成し、その上に
透明導電膜を形成する。このガラス基板と上述の状態の
ＴＦＴが形成されたガラス基板とを間隙を設けて貼り合
わせ、その間隙に液晶を注入し、液晶パネルを作成す
る。この液晶パネルの両側に偏光板を貼り付け、バック
ライトを取り付けて液晶表示装置を得る。
【００２５】この液晶表示装置においては、ブラックマ
トリックスの面積を小さくでき、開口率も従来の３０％
から３３％に向上した。また、移動度の向上により、上
述のようにオン電流が約２倍に向上したので、従来は困
難であった１６インチの１２８０×３×１０２４の絵素
を有するエンジニアリングワークステーション用の液晶
表示装置が作成できるようになった。
トリックスの面積を小さくでき、開口率も従来の３０％
から３３％に向上した。また、移動度の向上により、上
述のようにオン電流が約２倍に向上したので、従来は困
難であった１６インチの１２８０×３×１０２４の絵素
を有するエンジニアリングワークステーション用の液晶
表示装置が作成できるようになった。
【００２６】なお、本実施例では、半導体薄膜１５とし
てはｐ型のμｃ−ＳｉＣ膜を用いたが、ｉ型およびｎ型
のμｃ−ＳｉＣ膜を本発明のＴＦＴに適用することも可
能である。また本発明のμｃ−ＳｉＣ膜は、通常使用さ
れるＲＦ−ＰＣＶＤ装置を用い、基板に通常のガラスを
も使用し得る温度において形成することができるので、
コスト面および作業性において有利であり、ＴＦＴの大
面積化も可能となる。
てはｐ型のμｃ−ＳｉＣ膜を用いたが、ｉ型およびｎ型
のμｃ−ＳｉＣ膜を本発明のＴＦＴに適用することも可
能である。また本発明のμｃ−ＳｉＣ膜は、通常使用さ
れるＲＦ−ＰＣＶＤ装置を用い、基板に通常のガラスを
も使用し得る温度において形成することができるので、
コスト面および作業性において有利であり、ＴＦＴの大
面積化も可能となる。
【００２７】
【発明の効果】本発明の薄膜トランジスタは、光を吸収
し難くかつ移動度の高い半導体薄膜を有するので、オフ
電流をより低くし、オン電流をより高くすることができ
る。この薄膜トランジスタを液晶表示装置に用いた場合
には、ブラックマトリックスの面積を小さくすることが
でき、開口率が向上する。また、従来は困難であった大
型高精細液晶表示装置にも適用が可能となる。
し難くかつ移動度の高い半導体薄膜を有するので、オフ
電流をより低くし、オン電流をより高くすることができ
る。この薄膜トランジスタを液晶表示装置に用いた場合
には、ブラックマトリックスの面積を小さくすることが
でき、開口率が向上する。また、従来は困難であった大
型高精細液晶表示装置にも適用が可能となる。
【図１】本発明の実施例に係る薄膜トランジスタを用い
た液晶表示装置の略断面図である。
た液晶表示装置の略断面図である。
【図２】本発明の実施例に係るＲＦ−ＰＣＶＤ装置の略
断面図である。
断面図である。
【図３】本発明の実施例にかかるインライン式ＣＶＤ装
置の概略図である。
置の概略図である。
【図４】μｃ−ＳｉＣ膜の水素プラズマ処理時間に対す
る暗導電率の変化を示す特性図である。
る暗導電率の変化を示す特性図である。
１１ ガラス基板 １２ ゲート電極 １３、１４ 絶縁膜 １５ ｐ型のμｃ−ＳｉＣ膜からなる半導体薄膜 １６ エッチングストッパー １７ ｎ+型ａ−Ｓｉ膜からなる半導体薄膜 １８ ソース電極 １９ ドレイン電極 ２０ 絵素電極 ２１ 保護膜
Claims (1)
- 【請求項１】 絶縁膜を挟んで一方にゲート電極が形成
され、他方に半導体薄膜、ソース電極およびドレイン電
極が形成された薄膜トランジスタであって、 該半導体薄膜は、プラズマ化学蒸気成膜装置の反応室に
導入したシリコンおよび炭素を含む原料ガスをプラズマ
分解させてシリコンカーバイド半導体膜を成膜する成膜
工程と、該反応室から原料ガスを除去し、水素ガスのみ
のプラズマとして該半導体膜に処理を施す水素プラズマ
処理工程とを１回または２回以上行うことにより形成さ
れた微結晶相を含むシリコンカーバイドからなる薄膜ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25324892A JPH06104283A (ja) | 1992-09-22 | 1992-09-22 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25324892A JPH06104283A (ja) | 1992-09-22 | 1992-09-22 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104283A true JPH06104283A (ja) | 1994-04-15 |
Family
ID=17248629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25324892A Withdrawn JPH06104283A (ja) | 1992-09-22 | 1992-09-22 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183102B2 (en) | 2007-10-05 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1992
- 1992-09-22 JP JP25324892A patent/JPH06104283A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183102B2 (en) | 2007-10-05 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686349A (en) | Fabrication of a thin film transistor and production of a liquid crystal display apparatus | |
| US5644145A (en) | Process for the formation of an amorphous silicon deposited film with intermittent irradiation of inert gas plasma | |
| US7183229B2 (en) | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device | |
| US6057557A (en) | Semiconductor substrate semiconductor device and liquid crystal display device | |
| US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
| JPS61287176A (ja) | 半導体素子の製造方法 | |
| US6078059A (en) | Fabrication of a thin film transistor and production of a liquid display apparatus | |
| JP3429034B2 (ja) | 半導体膜の製造方法 | |
| JPH06224431A (ja) | 薄膜トランジスタ及び液晶ディスプレイパネル | |
| US4677738A (en) | Method of making a photovoltaic panel | |
| JP4644964B2 (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP4599746B2 (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 | |
| JP2002294451A (ja) | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 | |
| KR100575092B1 (ko) | 게이트 절연막의 형성 방법 | |
| JPH08148690A (ja) | 薄膜トランジスタおよび半導体膜の製造方法 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JPH06104283A (ja) | 薄膜トランジスタ | |
| JPH05160152A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02310932A (ja) | 逆スタガー型薄膜トランジスタの製造方法 | |
| JPH0564862B2 (ja) | ||
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JP2002198311A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP2002293687A (ja) | 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP4599734B2 (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |