KR20050105204A - 능동 매트릭스 디스플레이 장치용 트랜지스터 및 그 제조방법 - Google Patents

능동 매트릭스 디스플레이 장치용 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20050105204A
KR20050105204A KR1020057014528A KR20057014528A KR20050105204A KR 20050105204 A KR20050105204 A KR 20050105204A KR 1020057014528 A KR1020057014528 A KR 1020057014528A KR 20057014528 A KR20057014528 A KR 20057014528A KR 20050105204 A KR20050105204 A KR 20050105204A
Authority
KR
South Korea
Prior art keywords
transistor
active matrix
microcrystalline silicon
display device
silicon film
Prior art date
Application number
KR1020057014528A
Other languages
English (en)
Inventor
페레 로카 아이 카바로카스
레기스 반데라겐
베르나르드 드레비론
Original Assignee
썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄
에꼴레 폴리테크닉
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄, 에꼴레 폴리테크닉 filed Critical 썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄
Publication of KR20050105204A publication Critical patent/KR20050105204A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 능동 매트릭스 디스플레이 장치용 트랜지스터 및 그 제조 방법에 관한 것이다. 상기 트랜지스터(1)는 그레인 크기가 10 nm 내지 400 nm 사이의 범위를 갖는 그레인들(6)을 구비하고, 결정 분율이 80% 보다 큰 미정질 실리콘 막(5); 절연체(3); 상기 절연체(3)와 상기 미정질 실리콘 막(5) 사이에 위치하는 플라즈마 처리된 인터페이스(4)를 포함하고, 1.5 cm2 V-1 s-1 이상의 선형 이동도 그리고 임계 전압 안정성을 갖는다. 본 발명은 또한 능동적으로 어드레스되는 화소들의 라인-컬럼 매트릭스를 포함하는 디스플레이 유닛에 관한 것으로, 상기 화소들 각각은 적어도 트랜지스터를 포함한다.

Description

능동 매트릭스 디스플레이 장치용 트랜지스터 및 그 제조 방법{Transistor for active matrix display and a method for producing said transistor}
본 발명은 능동 매트릭스 디스플레이 장치용 트랜지스터, 능동 매트릭스 디스플레이 장치용 트랜지스터를 구비한 디스플레이 유닛, 및 능동 매트릭스 디스플레이 장치용 트랜지스터를 제조하는 방법에 관한 것이다.
휴대 전화기의 출현과 평탄 디스플레이 패널에 대한 필요성 때문에, 박막 트랜지스터 기술을 구현하는 전자 디스플레이와 액정 장치는 놀라운 성장을 해 오고 있고, CRT 디스플레이와 견줄 수 있는 전 색상 디스플레이가 실현되는 단계까지 성장하였다. 비정질 실리콘 박막 트랜지스터는 주로 큰 유리 기판에 적용되고 저가이며 액정 구동의 요구에 잘 매칭되므로, 능동 매트릭스 액정 표시 장치에서의 화소 충전 장치로서 널리 이용되고 있다. 그럼에도 불구하고 지난 10 년 동안, 고성능(우수한 대비, 컬러의 균일성, 고 휘도, 및 광 시야각 등)을 제공하고, 예를 들면 이동 전화에 대한 마이크로 패널로 작아지는 치수를 갖는 고 정보 내용 디스플레이에 대한 빠른 성장의 필요성 때문에, 유기 발광 다이오드(organic light emissive diode, 이하 'OLED'라 함), 폴리머 재료 기반 발광 다이오드와 같은 새로운 기술에 대한 관심이 증가하게 되었다. OLED 장치의 응답 시간은 OLED를 비디오 속도에 가장 적합하게 만든다.
이러한 요구는 능동 매트릭스 디스플레이 장치용 박막 트랜지스터에 사용되는 활성 재료에 제한을 가한다. 즉, 비정질 실리콘 (a-Si:H) 박막에 제공할 수 있는 것 보다 높은 안정성과 더 급속한 충전 특성을 필요로 한다. 또한, 외부 회로들을 연결하는 대신 구동 회로를 직접적으로 유리 패널에 처리하기 위하여, 고 집적도 및 상기 디스플레이 장치의 가격을 더욱 낮출 필요가 있다.
미정질 실리콘(μc-Si:H)이 비정질 실리콘 기술과 양립할 수 있고, 추가적인 열 또는 레이저 처리 없이 저온에서 플라즈마 증착 기술을 이용하여 직접 증착될 수 있다는 것은 알려져 있다.
현재까지 μc-Si:H 박막에 대한 연구{ROCA ICABARROCAS, P 등; J. Appl. Phys. 86(1999) 7079 및 본 발명에 인용된 종래 기술}는 a-Si:H 박막 트랜지스터의 선형 이동도와 유사한 선형 이동도를 보고했을 뿐이다. 따라서, 이러한 연구로부터는 상기 μc-Si:H 박막 트랜지스터를 이용한 화소의 충전 시간 및 구동 회로 집적도에 대한 어떠한 개선도 기대할 수 없다.
본 발명의 목적과 장점은 다음의 첨부도면에 의거한 상세한 설명에 의하여 명백해진다. 첨부된 도면에서,
도 1은 본 발명에 따른 하부 게이트 트랜지스터의 박막 트랜지스터 구조를 나타낸 개략도이다.
도 2는 SiF4-Ar-H2 혼합물로부터 생성된 μc-Si:H 박막의 선형 이동도에 대한 침투 두께 (nm) 함수로서 얻어진 실험값을 나타내는 도면이다.
도 3은 SiF4-Ar-H2 혼합물로부터 생성된 μc-Si:H 박막의 원자력 현미경 구조를 나타낸 도면이다.
도 4는 SiF4-Ar-H2 혼합물로부터 생성된 μc-Si:H 박막의 원자력 현미경 구조를 나타낸 도면이다.
그러므로, 상기한 문제점을 해결하기 위하여, 본 발명은 다음과 같은 특징 및 장점, 즉 고 전계 효과 이동도, 우수한 임계 전압 안정성, 고 구동 회로 집적도, 및 고 듀티 비를 갖는 능동 매트릭스 디스플레이 장치용 트랜지스터를 제안하여 능동 매트릭스 디스플레이 장치에 사용되는 화소 충전 장치용의 저가의 트랜지스터를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 특히 공업상의 트랜지스터 제조 장치에서 즉시 빠르고 용이하게 구현될 수 있는, 능동 매트릭스 디스플레이 장치용 트랜지스터를 제조하는 방법을 제공하는데 있다.
이것 때문에, 본 발명은 결정 분율이 80% 보다 큰 미정질 실리콘 막 및 절연체를 구비한 능동 매트릭스 디스플레이 장치용 트랜지스터에 관한 것이다.
본 발명에 의하면, 상기 트랜지스터는 상기 절연체와 상기 미정질 실리콘 막 사이에 위치하는 플라즈마 처리된 인터페이스를 포함하여 상기 트랜지스터가 1.5 cm2 V-1 s-1 이상의 선형 이동도 및 임계 전압 안정성을 갖게 된다.
상기 미정질 실리콘 막은 비정질 티슈와 결정화된 그레인들인 정자(crystallites; 晶子)의 혼합물로 이루어진다. 이하에서는 본 발명에서 "결정 분율"이라 함은 상기 그레인들의 체적율을 의미한다. 100%의 결정 분율에서는 어떠한 비정질 상이 없는 미정질 실리콘 박막이 얻어진다. 다시 말하면, 상기 박막은 완전히 결정화된다.
이하에서는 본 발명에서 "임계 전압 안정성"이라 함은 상기 박막 트랜지스터가 바이어스 스트레스를 받을 때, 임계 전압 쉬프트가 0.5V 이하인 것을 의미한다. 전형적인 스트레스 시험들은 예를 들면 30V의 게이트 전압, 60 ℃의 기판 온도에서 수행된다.
다양한 실시예에 의하면, 본 발명은 또한 개별적으로 고려되거나 또는 기술적으로 가능한 모든 조합에 의해 고려되는 하기 특징들에 관한 것이다.
＊ 상기 미정질 실리콘 막은 그레인 크기가 10 nm 내지 400 nm 사이의 범위를 갖는 그레인들을 포함하고,
＊ 상기 그레인들의 크기는 100 nm 내지 200 nm 사이의 범위에 있고,
＊ 상기 미정질 실리콘 막의 두께가 100 nm 내지 450 nm 사이이고,
＊ 상기 트랜지스터는 상부-게이트 전극을 포함하고,
＊ 상기 트랜지스터는 하부-게이트 전극을 포함하고,
＊ 상기 미정질 실리콘 막은 열선 기술에 의해 형성되고,
＊ 상기 미정질 실리콘 막은 고주파수 글로우 방전 기술에 의해 제조된다.
더욱이, 본 발명은 능동적으로 어드레스되는 화소들의 라인-컬럼 매트릭스를 갖는 디스플레이 유닛을 포함한다. 본 발명에 의하면, 상기 화소들 각각은 적어도 하나의 트랜지스터를 포함한다.
다양한 실시예에 의하면, 본 발명은 또한 개별적으로 고려되거나 또는 기술적으로 가능한 모든 조합에 의해 고려된 하기 특징들에 관한 것이다.
＊ 상기 화소들은 유기 발광 재료들을 포함하고,
＊ 상기 화소들은 액정들을 포함하고,
＊ 상기 화소들은 폴리머 발광 재료들을 포함하고,
＊ 각 화소를 구동하는 전자 제어 수단은 대응하는 미정질 실리콘 막에 적어도 부분적으로 일체화된다.
상기한 디스플레이 장치는 컴퓨터, 비디오 카메라, 디지털 카메라, 휴대용 단말기, 기록 매체용 플레이어, 전자 게임 장비 및 프로젝터로 이루어진 그룹으로부터 선택된 장치에 바람직하게 적용될 수 있다. 본 발명은 활성 재료 및 전극들을 형성하는 단계를 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법에 관한 것으로, 상기 활성 재료는 기상 증착 방법에 의해 형성되고, 상기 트랜지스터는 절연체를 포함한다.
본 발명에 의하면,
- 상기 절연체의 상부에 플라즈마 처리된 인터페이스를 형성하고,
- 적어도 하나의 증착 화학 원소 및 결정화 화학 원소를 이용하여, 100 내지 400℃의 온도에서 상기 플라즈마 처리된 인터페이스의 상부에 미정질 실리콘 막을 형성한다.
다양한 실시예에 의하면, 본 발명은 또한 개별적으로 고려된 또는 기술적으로 가능한 모든 조합에 의해 고려된 아래 특징들에 관한 것이다.
＊ 상기 플라즈마 처리된 인터페이스는 SiNx 층, SiNxOy 층, SiO2 층, 및 유리로 이루어진 그룹으로부터 선택되고,
＊ 상기 플라즈마 처리된 인터페이스를 N2, O2, N2O, 및 NH3로 이루어진 그룹으로부터 선택된 가스를 이용하여 형성한다.
상기 절연체는 플라즈마 증착에 의해 처리되어 플라즈마 처리된 인터페이스를 형성하여 결정핵 생성 사이트들(sites)의 밀도를 감소시킨다.
＊ 상기 미정질 실리콘 막은 Ar, Xe, Kr, 및 He로 이루어진 그룹으로부터 선택된 완충 가스를 이용하여 형성하고,
＊ 상기 화학 증착 원소는 H2이고,
＊ 상기 결정화 화학 원소는 SiH4 및 SiF4로 이루어진 그룹으로부터 선택되고,
＊ 상기 증착 화학 원소의 플럭스 및 상기 결정화 화학 원소의 플럭스는 상기 미정질 실리콘 막이 성장하는 중에 평형 상태에 있고,
＊ 상부 게이트 트랜지스터를 형성하고,
＊ 금속층을 갖는 기판을 패터닝하여 소스 및 드레인 전극들을 형성하고,
＊ 하부 게이트 트랜지스터가 형성되고,
＊ 상기 기판은 게이트 전극을 포함하고,
＊ 상기 미정질 실리콘 막은 크기가 10 nm 내지 400 nm 사이의 범위를 갖는 그레인들을 포함하고,
＊ 상기 미정질 실리콘 막의 두께는 100 nm 내지 450 nm이고,
＊ 상기 기상 증착 방법은 고주파수 글로우 방전 기술을 이용하고,
＊ 13.56 MHz PECVD 반응기를 이용한다.
본 발명에서, 용어 "13.56 MHz PECVD 반응기"는 플라즈마 개량된 화학 기상 증착 방법에서 사용되는 13.56 MHz 주파수의 고주파수 에너지에 의해 전력을 공급받는 반응기를 의미한다.
본 명세서에서 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
본 발명은 활성 재료 및 전극들(2)을 형성하는 단계를 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터를 제조하는 방법에 관한 것이다. 상기 활성 재료는 기상 증착 방법에 의해 형성되고, 트랜지스터(1)는 절연체(3)를 포함한다. 상기 기상 증착 방법은 예를 들면 고주파수 글로우 방전 기술을 이용한다. 본 발명의 실시예에 의하면, 상기 기상 증착 방법에서는 13.56 MHz PECVD 반응기를 이용한다. 하지만, 상기 반응기에는 다른 주파수에서 고주파수 에너지에 의해 전력이 공급될 수 있다. 상기 기상 증착 방법은 또한 마이크로웨이브 전자 사이클로트론 공진 (ECR; electron cyclotron resonance) 기술에 의해 구현될 수 있다.
본 발명에 의하면, 플라즈마 처리된 인터페이스(4)가 상기 절연체(3)의 상부에 형성된다. 바람직한 실시예에 의하면, 상기 플라즈마 처리된 인터페이스(4)는 SiNx 층, SiNxOy 층, SiO2 층, 및 유리로 이루어진 그룹으로부터 선택된다. 상기 플라즈마 처리된 인터페이스(4)는 N2, O2, N2O, 및 NH3로 이루어진 그룹으로부터 선택된 가스에 의해 형성될 수 있다.
적어도 화학 증착 원소 및 화학 결정화 원소를 이용하여 100 내지 400℃의 온도에서 상기 플라즈마 처리된 인터페이스(4)의 상부에 미정질 실리콘 막(5)을 형성한다. 상기 결정화 화학 원소는 μc-Si:H 박막(5) 결정화를 향상시키는 것으로, 그 예에는 H2가 있다. 상기 화학 증착 원소 및 상기 화학 결정화 원소는 동시에 또는 선택적으로 증착될 수 있다. 상기 화학 증착 원소는 SiH4 및 SiF4로 이루어진 그룹으로부터 선택된다. 완충 가스는 상기 플라즈마 조건을 최적화하기 위하여 첨가될 수 있다. 상기 가스는 Ar, Xe, Kr, 및 He로 이루어진 그룹으로부터 선택된다.
특별한 실시예에 의하면, 수소는 μc-Si:H 박막 형성용 결정화 원소로서 플라즈마 증착을 통하여 사용된다. 순수 실란으로부터 형성된 a-Si:H 박막의 수소 플라즈마 노출은 그 표면 및 기판 반응을 통하여 상기 a-Si:H 박막을 결정화시킨다. 그 후, 이 방법은 시간 τ1 동안 a-Si:H의 증착을 다수회 반복하고, 이어서 시간 τ2 동안 a-Si:H 박막을 수소 플라즈마에 노출함으로써 이루어진다. 상기 μc-Si:H 박막은 SiH4, H2 혼합물로부터의 플라즈마 증착에 의해 형성된다. 바람직한 실시예에 의하면, 상기 화학 증착 원소 플럭스 및 상기 화학 결정화 원소 플럭스는 상기 미정질 실리콘 막(5)이 성장하는 중에 평형 상태에 있는 것이 바람직하다.
상기 미정질 실리콘 (5)의 두께는 100 nm 내지 450 nm이고, 그레인 크기가 10 nm 내지 400 nm 사이의 범위를 갖는 그레인들(6)을 포함한다.
하부 게이트 트랜지스터 또는 상부 게이트 트랜지스터를 준비하기 위하여, 상기 미정질 실리콘 (5)이 절연체(3) 상에 성장한다. 상기 절연체(3)가 처리될때, 고 이동도의 미정질 실리콘 막(5)이 얻어져서 결정핵 생성 사이트들의 밀도가 감소하게 된다. 상기 처리는 상기 하부 게이트 트랜지스터 또는 상부 게이트 트랜지스터에 대하여 행해질 수 있다.
제1 실시예에 의하면, 상부 게이트 트랜지스터가 형성될 때, 금속층 또는 전도성 투명 산화층을 갖는 기판이 패터닝되어 소스 및 드레인 전극들(2)을 형성한다.
제2 실시예에 의하면, 하부 게이트 트랜지스터, 그리고 상기 게이트 전극(2)을 갖는 상기 기판을 형성한다.
본 발명은 또한 능동 매트릭스 디스플레이 장치용 트랜지스터에 관한 것이다. 도 1에는 본 발명의 실시예에 따른 트랜지스터(1)가 도시되어 있다. 상기 트랜지스터(1)는 결정 분율이 80% 보다 큰 미정질 실리콘 막(5) 및 절연체(3)를 포함한다. 상기 능동 매트릭스 디스플레이 장치용 트랜지스터(1)는 또한 상기 절연체(3)와 상기 미정질 실리콘 막(5) 사이에 위치하는 플라즈마 처리된 인터페이스(4)를 포함하고, 1.5 cm2 V-1 s-1 이상의 선형 이동도 그리고 임계 전압 안정성을 가진다. 우수한 전압 안정성이 이루어졌기 때문에 (쉬프트가 0.15V보다 작으므로), 상기 결정 분율은 85 % 보다 높은 것이 바람직하다.
상기 트랜지스터(1)의 구성에 대한 이해를 돕기 위하여, 플라즈마 처리된 인터페이스(4)의 형성은 결정핵 생성 사이트들(sites)의 밀도를 감소시켜 정자(6)의 측면 성장을 가능하게 한다. 상기 성장은 큰 그레인들(6)의 형성을 유도하여 측정된 더 높은 이동도를 얻도록 한다.
상기 미정질 실리콘 막(5)은 열선 기술 또는 고주파수 글로우 방전 기술에 의해 형성될 수 있다.
상기 미정질 실리콘 막(5)은 그레인 크기가 10 nm 내지 400 nm 사이의 범위인 결정화 그레인들(6)인 정자(6)를 포함하고, 상기 그레인들(6)은 그레인 크기가 100 nm 내지 200 nm 사이의 범위인 것이 바람직하다.
실시예에 의하면, 상기 미정질 실리콘 막(5)는 두께는 100 nm 내지 450 nm 사이이고, 저 오프 전류를 갖도록 100 nm 내지 150 nm 사이의 두께를 갖는 것이 바람직하다. 저 오프 전류가 전기 광학 변환기 (LCD, 유기 발광 디스플레이 등)에서의 화질을 결정하므로, 고 선형 이동도 및 안정성 이외에 상기 저 오프 전류가 산업상 응용에 요구된다.
도 1에는 하부 게이트 전극을 갖는 능동 매트릭스 디스플레이용 박막 트랜지스터(1)가 도시되어 있다. 하지만, 상기 트랜지스터(1)은 상부 게이트 전극을 갖도록 구현될 수도 있다.
본 발명은 또한 상기한 바와 같은 적어도 트랜지스터(1)를 갖는 화소들의 라인-컬럼 매트릭스를 구비한 디스플레이 유닛에 관한 것이다. 상기 화소들은 매트릭스 방식 디스플레이 장치가 프레임 시간 동안 1 라인씩 주사되고, 전류가 전체 프레임 시간 동안 상기 화소들에 공급되는 능동적으로 어드레스되는 수단이다. 상기 어드레스 방법은 상기 디스플레이 장치가 유기 또는 폴리머 발광 재료들을 갖는 화소들에 가장 적합하게 만든다. 상기 어드레스 방법은 액정을 갖는 화소들용으로 사용되는 것이 가장 유리할 수 있다. 바람직한 실시예에 의하면, 각 화소를 구동하는 전자 제어 수단이 대응하는 디스플레이 패널에 적어도 부분적으로 일체화된다. 그에 따라, 외부 구동 회로의 수가 감소된다.
본 발명에 따른 능동 매트릭스 디스플레이 장치용 트랜지스터 및 그 제조 방법이 아래의 다양한 실시예에 의해 설명된다. 아래 실시예에서는 얻어진 결과를 설명하고 있다.
제1 실시 예
본 발명에 따른 트랜지스터(1)를 제조하는 방법은 먼저 SiF4-Ar-H2 혼합물로부터 생성된 하부 게이트 박막 트랜지스터를 조사함으로써 구현된다. 도 2에는 SiF4-Ar-H2 혼합물로부터 생성된 μc-Si:H 박막 트랜지스터의 선형 이동도(cm2 V-1 s-1 ) (8)에 대한 침투 두께 (nm) (7)의 함수로서 얻어진 실험(원형, 각 역삼각형)값이 나타나 있다. 상기 용어 "침투 두께"는 상기 막에서의 결정 분율이 100%에 이르는 두께로서 정의된 파라미터이다. 대시(-) 라인(9) (각 실선 10)은 안내 라인을 눈에 제공되도록 만 도시되어 있다.
원형 값들(11)은 35분 동안 SiF4-Ar-H2 혼합물의 전체 1 토르 압력 및 240 mW/cm2 의 RF 전력 하에 플라즈마 증착에 의해 SiNx 기판 상에 형성된 μc-Si:H 박막에 대하여 얻어진 값이다. 역 삼각형 값들(12)은 280 mW/cm2 의 RF 전력에서 플라즈마 증착에 의해 형성된 μc-Si:H 박막에 대하여 얻어진 값이다. 상기 혼합물의 압력은 1.5 토르이다. 사각형 값(13)은 SiNx 기판을 60분 동안 전체 1 토르 압력 및 280 mW/cm2 의 RF 전력 하에 SiF4-Ar-H2 혼합물 플라즈마 처리함으로써 형성된 μc-Si:H 박막에 대하여 얻어진 값이다. 상기 모든 증착은 200℃의 온도에서 수행된다.
상기 실험 값들에 의하면, 일련의 시편의 이동도가 침투 두께의 증가에 따라 증가하는 추세임을 알 수 있다. 그러므로, 저 결정화 속도를 가짐에도 불구하고, 결정화를 완전히 완료한 막들은 가장 높은 이동도를 갖는다. 3 cm2 /V.s.의 이동도를 갖는 박막 드랜지스터들이 보고되어 있다.
제 2 실시 예
도 3은 μc-Si:H 박막(5)의 원자력 현미경 구조를 나타낸 도면이다. 도 3에서, 상기 μc-Si:H 박막은 Ar 플라즈마로 처리된 SiNx 박막 상에 형성된다. 상기 영상은 2×2㎛2 면적에 걸쳐 측면으로 연장되어 형성된다. 상기 μc-Si:H 박막(5)은 SiNx 박막(3)을 Ar 플라즈마 처리한 후, SiF4-Ar-H2 혼합물 플라즈마로 처리함으로 형성된다. 상기 영상은 2×2 ㎛2 면적에 걸쳐 측면으로 연장되어 형성된다. 상기 μc-Si:H 박막에 의해 실현된 상기 박막 트랜지스터에 대한 측정은 약 0.02 cm2 /V.s.의 선형 이동도에 대한 값을 나타낸다. 상기 원자력 현미경 영상은 80 nm 보다 작은 평균 크기를 갖는 작은 미세 결정(6)을 명확하게 보여 준다.
도 4는 SiF4-Ar-H2 혼합물로부터 생성된 μc-Si:H 박막(5)의 원자력 현미경 구조를 나타낸 도면이다. 도 4에서, 상기 μc-Si:H 박막은 N2 플라즈마로 처리된 SiNx 박막 상에 형성된다. 상기 영상은 5×5㎛2 면적에 걸쳐 측면으로 연장되어 형성된다. 상기 μc-Si:H 박막(5)은 N2 처리된 SiNx 박막 상에 형성된다. 상기 영상은 5×5㎛2 면적에 걸쳐 측면으로 연장되어 형성된다. 상기 μc-Si:H 박막에 의해 실현된 상기 박막 트랜지스터에 대한 측정은 약 3 cm2 /V.s.의 선형 이동도에 대한 값을 나타낸다. 상기 원자력 현미경 영상에서는 400 nm의 평균 크기를 갖는 작은 미세 결정을 명확하게 보임을 알 수 있다.
μc-Si:H 박막(5)을 증착하기 전에, SiNx 층(3)상에서의 플라즈마 처리된 SiNx 인터페이스(4)의 형성은 저온에서 큰 그레인(6) 재료에 대한 증착을 확실하게 향상시킨다. 그 후, 얻어진 막의 선형 이동도는 2 cm2 /V.s.를 초과함을 알 수 있다.
상기한 바와 같이, 본 발명에 따른 능동 매트릭스 디스플레이 장치용 트랜지스터는 고 자장 효과 이동도, 우수한 임계 전압 안정성, 고 구동 회로 집적도, 및 고 듀티 비를 갖는다. 또한, 본 발명에 따른 능동 매트릭스 디스플레이 장치용 트랜지스터를 제조하는 방법은 특히 공업상 트랜지스터 제조 장치에서 빠르고 용이하게 구현될 수 있다.

Claims (27)

  1. 능동 매트릭스 디스플레이 장치용 트랜지스터(1)로서,
    그레인 크기가 10 nm 내지 400 nm 사이의 범위를 갖는 그레인들(6)을 구비하고, 결정 분율이 80% 보다 큰 미정질 실리콘 막(5);
    절연체(3);
    상기 절연체(3)와 상기 미정질 실리콘 막(5) 사이에 위치하는 플라즈마 처리된 인터페이스(4)를 포함하고,
    1.5 cm2 V-1 s-1 이상의 선형 이동도 그리고 임계 전압 안정성을 갖는 능동 매트릭스 방식 디스플레이 장치용 트랜지스터.
  2. 제 1 항에 있어서, 상기 그레인들의 크기는 100 nm 내지 200 nm 사이인 능동 매트릭스 디스플레이 장치용 트랜지스터.
  3. 제 1 또는 2 항에 있어서, 상기 미정질 실리콘 막(5)의 두께가 100 nm 내지 450 nm 사이인 능동 매트릭스 디스플레이 장치용 트랜지스터.
  4. 제 1 내지 3 항 중의 어느 한 항에 있어서, 상기 트랜지스터(1)는 상부-게이트 전극을 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터.
  5. 제 1 내지 3 항 중의 어느 한 항에 있어서, 상기 트랜지스터(1)는 하부-게이트 전극을 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터.
  6. 능동적으로 어드레스되는 화소들의 라인-컬럼 매트릭스를 포함하고, 상기 화소들 각각은 적어도 청구항 제 1 내지 5 항 중의 어느 한 항에 따른 트랜지스터(1)를 포함하는 디스플레이 유닛.
  7. 제 6 항에 있어서, 상기 화소들은 유기 발광 재료들을 포함하는 디스플레이 유닛.
  8. 제 6 항에 있어서, 상기 화소들은 액정들을 포함하는 디스플레이 유닛.
  9. 제 6 항에 있어서, 상기 화소들은 폴리머 발광 재료들을 포함하는 디스플레이 유닛.
  10. 제 6 내지 9 항 중의 어느 한 항에 있어서, 각 화소를 구동시키는 전자 제어 수단은 대응하는 미정질 실리콘 막에 적어도 부분적으로 일체화되는 디스플레이 유닛.
  11. 기상 증착 방법에 의해 형성되는 활성 재료 및 전극들(2)을 형성하는 단계를 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법으로서, 상기 트랜지스터(1)는 절연체(3)를 포함하고, 상기 방법은
    상기 절연체(3)의 상부에 플라즈마 처리된 인터페이스(4)를 형성하는 단계; 및
    적어도 화학 증착 원소 및 화학 결정화 원소를 이용하여 100 내지 400℃의 온도에서 상기 플라즈마 처리된 인터페이스(4)의 상부에 그레인 크기가 10 nm 내지 400 nm 사이의 범위를 갖는 그레인들(6)을 구비하고 결정 분율이 80% 보다 큰 미정질 실리콘 막(5)을 형성하는 단계를 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  12. 제 11 항에 있어서, 상기 플라즈마 처리된 인터페이스(4)는 SiNx 층, SiNxOy 층, SiO2 층, 및 유리로 이루어진 그룹으로부터 선택되는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  13. 제 12 항에 있어서, 상기 플라즈마 처리된 인터페이스(4)는 N2, O2, N2O, 및 NH3로 이루어진 그룹으로부터 선택된 가스를 이용하여 형성하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  14. 제 11 내지 13 항 중의 어느 한 항에 있어서, 상기 미정질 실리콘 막(5)은 Ar, Xe, Kr, 및 He로 이루어진 그룹으로부터 선택된 완충 가스를 이용하여 형성하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  15. 제 11 내지 14 항 중의 어느 한 항에 있어서, 상기 증착 화학 원소는 H2인 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  16. 제 11 내지 15 항 중의 어느 한 항에 있어서, 상기 결정화 화학 원소는 SiH4 및 SiF4로 이루어진 그룹으로부터 선택되는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  17. 제 11 내지 16 항 중의 어느 한 항에 있어서, 상기 증착 화학 원소의 플럭스 및 상기 결정화 화학 원소의 플럭스는 상기 미정질 실리콘 막(5)이 성장하는 중에 평형 상태에 있는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  18. 제 11 내지 17 항 중의 어느 한 항에 있어서, 상부 게이트 트랜지스터를 형성하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  19. 제 18 항에 있어서, 금속층을 갖는 상기 기판을 패터닝하여 소스 및 드레인 전극들을 형성하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  20. 제 11 내지 17 항 중의 어느 한 항에 있어서, 하부 게이트 트랜지스터를 형성하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  21. 제 20 항에 있어서, 상기 기판은 게이트 전극을 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  22. 제 11 내지 21 항 중의 어느 한 항에 있어서, 상기 미정질 실리콘 막(5)은 그레인 크기가 10 nm 내지 400 nm 사이의 범위를 갖는 그레인들(6)을 포함하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  23. 제 11 내지 22 항 중의 어느 한 항에 있어서, 상기 미정질 실리콘 막(5)의 두께는 100 nm 내지 450 nm인 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  24. 제 11 내지 23 항 중의 어느 한 항에 있어서, 상기 미정질 실리콘 막(5)은 열선 기술에 의해 형성되는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  25. 제 11 내지 24 항 중의 어느 한 항에 있어서, 상기 미정질 실리콘 막(5)은 고주파수 글로우 방전 기술에 의해 형성되는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  26. 제 11 내지 25 항 중의 어느 한 항에 있어서, 상기 기상 증착 방법은 고주파수 글로우 방전 기술을 이용하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
  27. 제 26 항 중의 어느 한 항에 있어서, 상기 기상 증착 방법은 13.56 MHz PECVD 반응기를 이용하는 능동 매트릭스 디스플레이 장치용 트랜지스터 제조 방법.
KR1020057014528A 2003-02-06 2004-02-06 능동 매트릭스 디스플레이 장치용 트랜지스터 및 그 제조방법 KR20050105204A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03290304A EP1445802A1 (en) 2003-02-06 2003-02-06 Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
EP03290304.9 2003-02-06

Publications (1)

Publication Number Publication Date
KR20050105204A true KR20050105204A (ko) 2005-11-03

Family

ID=32605442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014528A KR20050105204A (ko) 2003-02-06 2004-02-06 능동 매트릭스 디스플레이 장치용 트랜지스터 및 그 제조방법

Country Status (5)

Country Link
US (1) US7863113B2 (ko)
EP (2) EP1445802A1 (ko)
JP (1) JP2006518935A (ko)
KR (1) KR20050105204A (ko)
WO (1) WO2004070848A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120098639A (ko) * 2009-10-19 2012-09-05 썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251351B1 (ko) * 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
US8030147B2 (en) * 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
TW201017888A (en) * 2008-10-22 2010-05-01 Au Optronics Corp Bottom-gate thin-film transistor and method for fabricating the same
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
CN102576738B (zh) * 2009-10-16 2015-06-03 株式会社半导体能源研究所 逻辑电路和半导体器件
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
US8778745B2 (en) * 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8440548B2 (en) * 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
WO2013119617A1 (en) * 2012-02-06 2013-08-15 President And Fellows Of Harvard College Electrically-driven phase transitions in functional oxide heterostructures
US10224430B1 (en) 2017-12-06 2019-03-05 International Business Machines Corporation Thin film transistors with epitaxial source/drain and drain field relief
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
CN114908336A (zh) * 2022-01-26 2022-08-16 贵州理工学院 管式pecvd增强气相沉积微晶硅的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
US6078059A (en) * 1992-07-10 2000-06-20 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid display apparatus
KR0130955B1 (ko) * 1992-10-07 1998-04-14 쓰지 하루오 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
EP0714140B1 (en) * 1994-06-15 2003-09-03 Seiko Epson Corporation Method of manufacturing a semiconductor thin film transistor
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JPH09265108A (ja) * 1996-03-27 1997-10-07 Toshiba Corp 薄膜半導体装置
JP4101340B2 (ja) * 1997-12-12 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6734038B2 (en) * 2001-09-04 2004-05-11 The Trustees Of Princeton University Method of manufacturing high-mobility organic thin films using organic vapor phase deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120098639A (ko) * 2009-10-19 2012-09-05 썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치

Also Published As

Publication number Publication date
EP1604406A1 (en) 2005-12-14
US20060240602A1 (en) 2006-10-26
US7863113B2 (en) 2011-01-04
WO2004070848A1 (en) 2004-08-19
EP1445802A1 (en) 2004-08-11
JP2006518935A (ja) 2006-08-17

Similar Documents

Publication Publication Date Title
CN100505313C (zh) 半导体器件及其制造方法
US7777231B2 (en) Thin film transistor and method for fabricating same
US7863113B2 (en) Transistor for active matrix display and a method for producing said transistor
US6410372B2 (en) Manufacture of thin film transistors
JP2019071431A (ja) 発光装置
US9818607B2 (en) Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
US20060001051A1 (en) Thin film semiconductor circuit, manufacturing method thereof, and image display apparatus utilizing the same thin film semiconductor circuit
JPH11354444A (ja) 多結晶半導体膜の製造方法
TW200814163A (en) Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
JP4701467B2 (ja) 多結晶膜の製造方法および半導体装置の製造方法
JPH11284198A (ja) 半導体装置およびその作製方法
KR100366960B1 (ko) 실리콘 결정화 방법
KR100731732B1 (ko) 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치
KR20010002273A (ko) 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법
JP2001077372A (ja) 薄膜トランジスタ
KR100494705B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
CN108231693B (zh) 阵列基板及其制作方法、显示装置
JPH11284199A (ja) 半導体装置およびその作製方法
KR20020091313A (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
CN1328768C (zh) 薄膜晶体管及其电路的制作方法
KR0127836B1 (ko) 다결정 실리콘 박막 형성방법 및 이를 이용한 박막트랜지스터 제조방법
KR101203518B1 (ko) 실리콘 박막의 결정화방법 및 이를 이용한 액정표시소자
KR20020017779A (ko) 실리콘 결정화방법
JP2002294450A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee