KR20030057150A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20030057150A KR20030057150A KR1020010087527A KR20010087527A KR20030057150A KR 20030057150 A KR20030057150 A KR 20030057150A KR 1020010087527 A KR1020010087527 A KR 1020010087527A KR 20010087527 A KR20010087527 A KR 20010087527A KR 20030057150 A KR20030057150 A KR 20030057150A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- layer
- thin film
- forming
- dehydrogenation process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 24
- 238000006356 dehydrogenation reaction Methods 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 230000003197 catalytic effect Effects 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 238000002425 crystallisation Methods 0.000 claims description 23
- 230000008025 crystallization Effects 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000001179 sorption measurement Methods 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 6
- 238000004904 shortening Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000003054 catalyst Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010828 elution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 다결정 박막트랜지스터를 형성하는 방법에 관한 것으로, 특히 박막트랜지스터의 액티브층으로 사용되는 비정질 실리콘을 결정화하는 방법에 관한 것이다.
본 발명을 간략히 요약하면, 미량의 촉매금속이 증착된 기판 상에 비정질 실리콘을 증착한 후, 탈 수소화 공정을 마친 상기 비정질 실리콘에 레이저 빔을 조사해 결정화하는 것이다.
이와 같은 방법은, 상기 탈수소화 공정 동안, 미리 증착된 금속과 실리콘이 반응하여 결정핵을 만들고, 상기 결정핵의 분포에 따라 다결정 실리콘이 형성되기 때문에 결정립의 크기를 ㎛단위로 조대하게 분포하도록 할 수 있고, 넓은 면적을 빠른 시간에 결정화 할 수 있다.
Description
본 발명은 액정 표시장치에 관한 것으로, 특히 액정표시장치의 스윗칭 소자인 다결정 박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로 다결정 실리콘박막을 형성하기 위해서는 순수 비정질 실리콘(intrinsic amorphous silicon)을 소정의 방법 즉, 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD) 방법으로 절연 기판에 500Å의 두께로 비정질 실리콘 막을 증착한 후, 이를 다시 결정화하는 방법을 사용했다. 결정화 방법은 다음과 같이 크게 세가지로 분류될 수 있다.
첫째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.
둘째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다.
셋째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.
첫번째 방법인 레이저 열처리는 현재 널리 연구되고 있는 다결정 실리콘 형성 방법으로 비정질 실리콘이 증착된 기판에 레이저 에너지를 공급하여 상기 비정질 실리콘을 용융상태로 만든후 냉각에 의해 다결정 실리콘을 형성하는 방법이다.
두번째 방법인 고상 결정화는 600℃ 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층(buffer layer)을 형성하고,상기 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스에서 고온 장시간 열처리 하여 다결정 실리콘을 얻는 방법으로, 전술한 바와 같이 상기 고상 결정화는 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인 성장 방향성이 불규칙하여 박막 트랜지스터로의 응용시 다결정 실리콘과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복전압이 낮아지는 문제점이 있고, 다결정 실리콘의 입경(grain)의 크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
세번째 방법인 금속유도 결정화는 저가의 대면적 유리기판을 사용하여 다결정 실리콘을 형성할 수 있으나, 상기 다결정 실리콘 내부의 네트워크(network) 속에 금속의 잔류물이 존재할 가능성이 많기 때문에 막질의 신뢰성을 보장하기 힘들지만, 상기 MIC 방법을 새로이 응용하여, 결정화된 다결정 실리콘을 박막 트랜지스터 및 액정표시장치의 스위칭 소자에 적용하려는 시도가 진행중이다.
이하, 첨부된 도면을 참조하여, 레이저를 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화하는 공정을 설명한다.
도 1a 내지 도 1c는 레이저 빔을 이용한 결정화 공정을 종래의 공정 순서에 따라 도시한 도면이다.
먼저, 도 1a에 도시한 바와 같이, 기판(10)상에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 실리콘 절연물질 그룹 중 선택된 하나를 증착하여 버퍼층(12)을 형성한다.
상기 버퍼층(12)은 가해진 열에 의해 기판(10)의 내부에서 알칼리 물질의 용출을 방지하기 위함이다.
연속하여, 상기 버퍼층(12)의 상부에 비정질 실리콘(a-Si:H)을 증착하여 비정질 실리콘층(14)을 형성한다.
다음으로, 도 1b에 도시한 바와 같이, 상기 비정질 실리콘층(14)이 형성된 기판(10)에 400℃∼500℃ 열을 가하여, 상기 비정질 실리콘에 포함된 수소를 제거하는 탈 수소화 공정을 진행한다.
다음으로, 도 1c에 도시한 바와 같이, 상기 탈 수화 공정을 마친 기판(10)의 표면에 레이저 빔을 조사하여 비정질 실리콘을 결정질 실리콘(15)으로 결정화하는 공정을 진행한다.
전술한 바와 같은 공정을 통해 종래의 레이저 결정화를 통한 다결정 실리콘을 제작할 수 있다.
그러나, 종래의 다결정 실리콘 결정화 방법은 레이저빔 조사로 결정핵 생성 반응과 결정립 성장이라는 두 가지 반응이 동시에 순간적으로 진행됨으로써 프로세스 윈도우가 매우 좁다.
즉, 예를 들면 결정화를 위해 레이저 빔의 에너지 밀도를 높이거나, 낮은 에너지 대의 레이저 빔을 여러번 조사해야 하는 문제가 있다.
이와 같은 경우에는 결정화 시간이 오래 걸리므로 수율(yield)이 저하되는문제가 있다.
또한, 결정립의 크기가 통상 수천 Å의 크기로 매우 작기 때문에, 이를 소자로 활용하게 되면 소자의 동작특성이 안정하지 않다.
왜냐하면, 상기 일정한 면적에 다수의 결정립이 존재하게 되면, 상기 결정립에 전자를 트랩 할 수 있는 트랩 준위가 다수 존재하기 때문에 전자의 이동도를 저하 할 수 있기 때문이다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로, 레이저 빔을 조사하기 전 미리 결정 핵의 분포를 정의하여 결정립의 분포가 조대하게 구성되도록 한다.
도 1a 내지 도 1c는 종래의 비정질 실리콘을 결정화하는 공정을 순서대로 도시한 도면이고,
도 2a 내지 도 2d는 비정질 실리콘을 결정화하는 공정을 본 발명의 순서대로 도시한 도면이고,
도 3a 내지 도 3g는 본 발명에 따른 다결정 실리콘 결정화 공정을 포함한 박막트랜지스터 제조 공정을 순서대로 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 버퍼층
104 : 비정질 실리콘층 106 : 촉매금속
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 폴리 실리콘 결정화 방법은 기판 상에 절연막인 버퍼층을 형성하는 단계와; 상기 버퍼층의 상부에 극 미량의 촉매금속을 증착하는 단계와; 상기 버퍼층이 형성된 기판의 전면에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘에 소정의 온도로 탈 수소화 공정을 진행하는 단계와; 상기 탈수소화 공정이 완료된 비정질 실리콘층의 표면에 레이저 빔을 조사하여 결정화하는 단계를 포함한다.
상기 탈수소화 공정은 대략 400℃∼500℃의 온도에서 진행된다.
상기 탈수소화 공정에서, 상기 비정질 실리콘과 촉매금속이 반응하여 결정핵이 형성된다.
본 발명에 따른 다결정 실리콘 박막트랜지스터 제조방법은 기판 상에 제 1 절연막인 버퍼층을 형성하는 단계와; 상기 버퍼층의 상부에 극 미량의 촉매금속을 증착하는 단계와; 상기 버퍼층이 형성된 기판의 전면에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘에 소정의 온도로 탈 수소화 공정을 진행하는 단계와; 상기 탈수소화 공정이 완료된 비정질 실리콘층의 표면에 레이저 빔을 조사하여 다결정 실리콘층으로 결정화하는 단계와; 상기 다결정 실리콘층을 아일랜드 형상으로 패턴하여 액티브층을 형성하는 단계와; 상기 액티브층 상에 제 2 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부의 액티브층 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 양측으로 노출된 액티브층에 불순물을 도핑하여 상기 액티브층의 양측에 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층이 형성된 기판의 전면에 제 3 절연막을 형성하는 단계와; 상기 제 3 절연막을 패턴하여, 상기 오믹콘택층을 노출하도록 상기 게이트 전극의 양측에 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와; 상기 제 1 콘택홀을 통해 노출된 오믹콘택층과 접촉하는 소스전극과, 상기 제 2 콘택홀을 통해 오믹콘택층과 접촉하는 드레인 전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면과 실시예를 참조하여 본발명을 상세히 설명한다.
--실시예--
도 2a 내지 도 2e를 참조하여, 본 발명에 따른 비정질 실리콘의 결정화 방법을 설명한다.
먼저 도 2a에 도시한 바와 같이, 기판(100)상에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 기판 상에 버퍼층(102)을 형성한다.
연속하여, 상기 버퍼층(102)의 상부에 미량의 금속촉매(103)를 스퍼터링 방법, CVD 방법, 스핀 코팅(spin coating)방법 등으로 5×1018/㎠이하로 흡착시킨다.
상기 극미량의 촉매금속(103)이 흡착된 버퍼층(102)의 상부에 비정질 실리콘을 증착하여, 비정질 실리콘층(104)을 형성한다.
이때, 촉매금속(103)의 흡착은 비정질 실리콘을 증착한 후에 그 상부에 행하여도 되며 촉매 금속이 흡착된 비정질 실리콘 상에 또 다른 비정질 실리콘을 증착하여 비정질 실리콘 내부에 존재하도록 하는것도 가능하다.
연속하여, 도 2b에 도시한 바와 같이, 상기 비정질 실리콘을 400℃∼500℃의 범위에서 탈 수소화 공정을 진행한다.
상기 탈수소화 공정 중, 상기 미량으로 흡착된 금속과 비정질 실리콘의 실리콘이 반응하여 실리사이드(silicide)가(106) 형성된다. 상기 촉매금속이 니켈(Ni)이라면 반응물은 NiSi2로 반응한다.
상기 실리사이드는 결정핵으로 작용하게 된다.
다음으로, 도 2c에 도시한 바와 같이, 상기 탈 수소화 공정이 완료된 비정질 실리콘층(104)의 표면에 레이저 빔을 조사하여 결정화한다.
상기 레이저 빔이 조사되면 비정질 실리콘은 순간적으로 용융되고, 냉각되면서 결정화가 이루어 진다.
이때, 결정핵이 미리 생성되어 있으므로, 레이저 빔 조사로는 결정립 성장 반응만을 제어 할 수 있으므로 프로세스 윈도우가 상대적으로 넓다.
즉, 결정화를 위한 최적 조건들의 허용오차가 크기 때문에 그만큼 안정된 상태에서 결정화를 이룰 수 있고 또한, 결정화하는 시간을 단축 할 수 있다.
전술한 바와 같은 공정으로 제작된 폴리실리콘의 결정립(110)은 제한된 결정핵에서 결정화 반응이 유도되어 도 2d에 도시한 바와 같이 수 ㎛로 매우 조대하다.
이하, 도 3a 내지 도 3g를 참조하여, 본 발명에 따른 다결정 실리콘 박막 공정을 포함하는 결정질 박막트랜지스터의 제조방법을 설명한다.
먼저 도 3a에 도시된 도면은 기판(200)상에 질화 실리콘(SiO2)과 산화 실리콘을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 버퍼층(202)을 형성한다.
상기 버퍼층(202)은 추후 공정에서 생성될 수 있는 기판(200) 내부의 알칼리 물질의 용출을 방지하기 위함이다.
연속하여, 상기 버퍼층(202)이 형성된 기판(200)의 전면에 스퍼터링 방법, CVD 방법, 스핀 코팅방법 등을 이용하여 촉매금속(204)을 5*1018/㎠로 흡착한다.
상기 촉매금속은 니켈(Ni), 코발트(Co), 납(Pb)등이며 극 미량을 흡착한다.
다음으로, 도 3b에 도시한 바와 같이, 극미량의 촉매금속(204)이 5*1018/㎠ 이하의 촉매금속이 흡착된 버퍼층의 상부에 비정질 실리콘을 증착하여 비정질 실리콘층(206)을 형성한다.
이때, 앞의 제 1 실시예의 경우와 같이, 촉매금속의 흡착은 비정질 실리콘의 상부 또는 그 내부에 행하여도 된다.
연속하여, 상기 비정질 실리콘층(206)을 대략 400℃∼500℃의 온도에서 탈 수소화 공정을 진행한다.
상기 탈 수소화 공정을 진행하는 이유는 비정질 실리콘층(206)을 결정화하기 전 상기 비정질 실리콘에 포함된 수소를 미리 제거하여, 결정화 공정 동안 수소가 떨어져 나가면서 결정층에 결함이 발생하는 것을 미리 예방하기 위해서이다.
또한, 탈수소화 공정에서 버퍼층(202)에 흡착된 미량의 촉매금속(204)과 비정질 실리콘층(206)이 실리콘(Si)이 반응하여 결정핵(205)이 생성된다.
도 3c에 도시한 바와 같이, 상기 탈수소화 공정이 완료된 비정질 실리콘에 레이저 빔을 조사하여 결정화 공정을 진행하여 다결정 실리콘층(208)을 형성한다.
이때, 상기 다결정 실리콘층을 이루는 결정립은 수 ㎛의 크기로 형성되며 매우 조대하게 구성된다.
다음으로, 도 3d에 도시한 바와 같이, 상기 다결정 실리콘 박막을 패턴하여 아일랜드(208)를 형성한다.
다음, 도 3e에 도시된 공정은 게이트 절연막 및 게이트 전극을 형성하는 단계로, 상기 아일랜드(208) 상부에 제 2 절연막인 게이트 절연막(210) 및 게이트 전극(212)을 형성한다. 상기 아일랜드(208)는 두 개의 영역으로 구분될 수 있으며, 제 1 액티브 영역(214)은 순수 실리콘 영역이고, 제 2 액티브 영역(216, 217)은 불순물 영역이 그것이다. 상기 제 2 액티브 영역(216, 217)은 상기 제 1 액티브 영역(214)의 양 가장자리에 위치하고 있다.
그리고, 상기 게이트 절연막(210) 및 상기 게이트 전극(212)은 상기 제 1 액티브 영역(214) 상에 형성되게 되는 것이다.
이때, 상기 제 1 절연막과 제 2 절연막은 질화 실리콘(SiNx), 산화 실리콘(SiO2), TEOS(Tetra Ethoxy Silane)로 구성된 집단에서 선택된 물질로 형성한다.
상기 게이트 전극(212)과 게이트 절연막(210)은 마스크의 수를 절감하기 위해 동일 패턴으로 형성된다. 상기 게이트 전극(212) 형성 후에 상기 제 2 액티브 영역에 저항성 접촉층을 형성하기 위해 이온도핑을 한다. 이 때, 상기 게이트 전극(212)은 상기 제 1 액티브 영역(214)에 도펀트가 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다. 상기 이온도핑 시 도펀트의 종류에 따라 상기 실리콘 아일랜드(208)의 전기적 특성이 바뀌게 되며, 상기 도펀트가 B2H6등의 3족 원소가 도핑이 되면 P-형 반도체로, PH3등의 5족 원소가 도핑이 되면 N-형 반도체로서 동작을 하게 된다. 상기 도펀트는 반도체 소자의 사용 용도에 따라 적절한 선택이 요구된다.
도 3f는 게이트 전극(212)과 제 2 액티브 영역(216, 217) 및 제 2 절연층(210)의 전면에 걸쳐 제 3 절연층인 층간 절연막(Inter layer insulator ; 218)을 증착하고 패터닝하는 단계로, 상기 제 2 액티브 영역(216, 217)에 제 1 콘택홀과 제 2 콘택홀(216', 217')을 형성한다.
도 3g에 도시된 도면은 여러 가지 공정을 복합적으로 나타내고 있다.
먼저, 도 3f에서 형성한 콘택홀(216', 217')을 통해 제 2 액티브 영역(216, 217)과 각각 접촉하는 소스 전극(220) 및 드레인 전극(222)을 형성한다.
이후, 상기 전극들(220, 222) 및 기판의 전면에 걸쳐 보호층(226)을 증착하고 패터닝하여 상기 드레인 전극(222) 상부 상기 보호층(226)에 콘택홀을 형성한다.
그리고, 투명 도전전극을 증착하고 패터닝하여, 상기 드레인 전극(222) 상부 상기 보호층(226)에 형성된 콘택홀을 통해 상기 드레인 전극(222)과 전기적으로 접촉하는 화소전극(228)을 형성한다.
이와 같은 방법으로 본 발명에 따른 다결정 실리콘 박막트랜지스터를 포함한 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명에 따른 실리콘 결정화 방법은 결정립의 크기를 ㎛단위로 조대 하게 분포하도록 할 수 있도록 하여, 소자의 동작특성을 개선할 수 있는 효과가 있다.
또한, 결정화 공정시간을 단축 할 수 있으므로 수율을 개선하는 효과가 있다.
Claims (11)
- 기판 상에 절연막인 버퍼층을 형성하는 단계와;상기 버퍼층 상부에 극미량의 촉매금속이 흡착된 비정질 실리콘을 증착하는 단계와;상기 비정질 실리콘에 소정의 온도로 탈 수소화 공정을 진행하는 단계와;상기 탈수소화 공정이 완료된 비정질 실리콘층의 표면에 레이저 빔을 조사하여 결정화하는단계를 포함하는 폴리실리콘 결정화 방법.
- 제 1 항에 있어서,상기 극미량의 촉매금속의 흡착은 비정질 실리콘의 증착전, 비정질 실리콘의 증착후 또는 두 번의 비정질 실리콘 증착 사이 공정 중, 어느 하나의 공정에서 진행되는 폴리실리콘 결정화 방법.
- 제 1 항에 있어서,상기 탈수소화 공정은 대략 400℃∼500℃의 온도에서 진행되는 폴리실리콘 결정화 방법.
- 제 1 항에 있어서,상기 탈수소화 공정에서, 상기 비정질 실리콘과 촉매금속이 반응하여 결정핵이 형성되는 폴리실리콘 결정화 방법.
- 기판 상에 제 1 절연막인 버퍼층을 형성하는 단계와;상기 버퍼층 상부에 극미량의 촉매금속이 흡착된 비정질 실리콘을 증착하는 단계와;상기 비정질 실리콘에 소정의 온도로 탈 수소화 공정을 진행하는 단계와;상기 탈수소화 공정이 완료된 비정질 실리콘층의 표면에 레이저 빔을 조사하여 다결정 실리콘층으로 결정화하는 단계와;상기 다결정 실리콘층을 아일랜드 형상으로 패턴하여 액티브층을 형성하는 단계와;상기 액티브층 상에 제 2 절연막인 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상부의 액티브층 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극 양측으로 노출된 액티브층에 불순물을 도핑하여 상기 액티브층의 양측에 오믹 콘택층을 형성하는 단계와;상기 오믹 콘택층이 형성된 기판의 전면에 제 3 절연막을 형성하는 단계와;상기 제 3 절연막을 패턴하여, 상기 오믹콘택층을 노출하도록 상기 게이트전극의 양측에 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와;상기 제 1 콘택홀을 통해 노출된 오믹콘택층과 접촉하는 소스전극과, 상기 제 2 콘택홀을 통해 오믹콘택층과 접촉하는 드레인 전극을 형성하는 단계를 포함하는 다결정 박막트랜지스터 제조방법.
- 제 5 항에 있어서,상기 극미량의 촉매금속의 흡착은 비정질 실리콘의 증착전, 비정질 실리콘의 증착후 또는 두 번의 비정질 실리콘 증착 사이 공정 중, 어느 하나의 공정에서 진행되는 다결정 박막 트랜지스터 제조방법.
- 제 5 항에 있어서,상기 제 1 및 제 2 절연막은 실리콘 질화막(SiNx), 실리콘 산화막(SiO2), TEOS(Tetra Ethoxy Silane)로 구성된 집단에서 선택된 물질인 다결정 박막 트랜지스터 제조방법.
- 제 5 항에 있어서,상기 불순물은 N-형 또는 P-형 반도체인 다결정 박막 트랜지스터 제조방법.
- 제 5 항에 있어서,상기 흡착된 금속은 니켈(Ni), 납(Pb), 코발트(Co)로 구성된 집단에서 선택된 물질인 다결정 박막 트랜지스터 제조방법.
- 제 5 항에 있어서,상기 탈수소화 공정은 대략 400℃∼500℃의 온도에서 진행되는 다결정 박막트랜지스터 제조방법.
- 제 5 항에 있어서,상기 탈수소화 공정에서, 상기 비정질 실리콘과 촉매금속이 반응하여 결정핵이 형성되는 다결정 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087527A KR100470021B1 (ko) | 2001-12-28 | 2001-12-28 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087527A KR100470021B1 (ko) | 2001-12-28 | 2001-12-28 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030057150A true KR20030057150A (ko) | 2003-07-04 |
| KR100470021B1 KR100470021B1 (ko) | 2005-02-04 |
Family
ID=32215268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0087527A KR100470021B1 (ko) | 2001-12-28 | 2001-12-28 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100470021B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560793B1 (ko) * | 2004-04-27 | 2006-03-13 | 삼성에스디아이 주식회사 | 반도체 소자 형성 방법 |
| KR100599966B1 (ko) * | 2003-08-25 | 2006-07-12 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터 제조방법 |
| KR101148526B1 (ko) * | 2005-06-30 | 2012-05-23 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 제조방법 |
| US8633484B2 (en) | 2010-06-03 | 2014-01-21 | Samsung Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
| US9070717B2 (en) | 2009-11-20 | 2015-06-30 | Samsung Display Co., Ltd. | Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3844552B2 (ja) * | 1997-02-26 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100483484B1 (ko) * | 1998-07-13 | 2005-04-15 | 후지쯔 가부시끼가이샤 | 다결정 박막의 형성 방법 및 형성 장치 |
| JP3331999B2 (ja) * | 1999-02-09 | 2002-10-07 | 日本電気株式会社 | 半導体薄膜の製造方法 |
| JP3432187B2 (ja) * | 1999-09-22 | 2003-08-04 | シャープ株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-12-28 KR KR10-2001-0087527A patent/KR100470021B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599966B1 (ko) * | 2003-08-25 | 2006-07-12 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터 제조방법 |
| KR100560793B1 (ko) * | 2004-04-27 | 2006-03-13 | 삼성에스디아이 주식회사 | 반도체 소자 형성 방법 |
| KR101148526B1 (ko) * | 2005-06-30 | 2012-05-23 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 제조방법 |
| US9070717B2 (en) | 2009-11-20 | 2015-06-30 | Samsung Display Co., Ltd. | Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same |
| US9576797B2 (en) | 2009-11-20 | 2017-02-21 | Samsung Display Co., Ltd. | Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same |
| US8633484B2 (en) | 2010-06-03 | 2014-01-21 | Samsung Display Co., Ltd. | Organic light emitting display and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100470021B1 (ko) | 2005-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780693B2 (en) | Method of fabricating polysilicon thin film transistor | |
| KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100930362B1 (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100397876B1 (ko) | 박막트랜지스터와 그 제조방법 | |
| KR20030056247A (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
| KR100375390B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100947269B1 (ko) | 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법 | |
| KR20050000685A (ko) | 다결정 박막트랜지스터 제조방법 | |
| KR20030055404A (ko) | 박막 트랜지스터 제조방법 | |
| KR20040038236A (ko) | 히팅장치와 이를 이용한 다결정 실리콘 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |