JP2005167057A - 高オン特性薄膜トランジスタ及びその製造方法 - Google Patents
高オン特性薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005167057A JP2005167057A JP2003405622A JP2003405622A JP2005167057A JP 2005167057 A JP2005167057 A JP 2005167057A JP 2003405622 A JP2003405622 A JP 2003405622A JP 2003405622 A JP2003405622 A JP 2003405622A JP 2005167057 A JP2005167057 A JP 2005167057A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- film transistor
- ldd
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】LDDに対するドーピングをやや高ドーズ・高加速とし、比較的低濃度にドーピングされた上側層と、比較的高濃度にドーピングされた下側層とが形成されるようにして、ホットキャリア劣化を回避し、しかもオン抵抗の増大を回避する。
【代表図】 図2
Description
101 下地酸化珪素膜
102 チャネル領域
103、104 オーバラップ領域
103a,104a 下側層
103b,104b 上側層
105、106 ソース・ドレイン領域
107 酸化珪素膜
108 W膜
109 TaN膜
Claims (5)
- 基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にLDD領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタであって、
前記LDD領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。 - 前記ゲートが前記LDD領域を少なくとも部分的に覆うことを特徴とする請求項1に記載の薄膜トランジスタ。
- 基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にLDD領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタの製造方法であって、
前記LDD領域に対するドーピングを、比較的高ドーズ・高加速により行い、前記LDD領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。 - 基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にLDD領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタの製造方法であって、
前記LDD領域に対するドーピングを、高加速及び低加速により、2段階に分けて行なうことにより、前記LDD領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。 - 基板上に形成された非単結晶の結晶性シリコン膜を島状領域とし、それぞれソース・ドレイン領域、該ソース・ドレイン領域間にLDD領域を介して設定されるチャネル領域及び該チャネル領域上に絶縁膜を介して配置されたゲートを有する薄膜トランジスタの製造方法であって、
前記LDD領域に対するドーピングを、軽重2種のイオンを用いて行い、前記LDD領域の上層部に所定の濃度にドープされた領域を設け、その下層部に、相対的に高濃度にドープされた領域を設けたことを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405622A JP4253245B2 (ja) | 2003-12-04 | 2003-12-04 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405622A JP4253245B2 (ja) | 2003-12-04 | 2003-12-04 | 薄膜トランジスタの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005167057A true JP2005167057A (ja) | 2005-06-23 |
JP2005167057A5 JP2005167057A5 (ja) | 2006-04-06 |
JP4253245B2 JP4253245B2 (ja) | 2009-04-08 |
Family
ID=34728240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003405622A Expired - Fee Related JP4253245B2 (ja) | 2003-12-04 | 2003-12-04 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4253245B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038076A (ja) * | 2007-07-31 | 2009-02-19 | National Institute Of Advanced Industrial & Technology | 二重絶縁ゲート電界効果トランジスタ |
US7535024B2 (en) * | 2005-11-17 | 2009-05-19 | Hitachi Displays, Ltd. | Display device and fabrication method thereof |
-
2003
- 2003-12-04 JP JP2003405622A patent/JP4253245B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535024B2 (en) * | 2005-11-17 | 2009-05-19 | Hitachi Displays, Ltd. | Display device and fabrication method thereof |
JP2009038076A (ja) * | 2007-07-31 | 2009-02-19 | National Institute Of Advanced Industrial & Technology | 二重絶縁ゲート電界効果トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP4253245B2 (ja) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100246602B1 (ko) | 모스트랜지스터및그제조방법 | |
KR100237279B1 (ko) | Misfet, 상보형misfet 및 그 제조방법 | |
KR960011183B1 (ko) | 반도체 장치 | |
KR101228366B1 (ko) | Ldmos 소자 제조 방법 | |
KR100965962B1 (ko) | 낮은 온-저항을 갖는 고전압 전력 mosfet | |
JP2008199029A (ja) | 半導体装置及びその製造方法 | |
CN100356583C (zh) | 用于制造薄膜半导体器件的方法 | |
JP2005228819A (ja) | 半導体装置 | |
US7442600B2 (en) | Methods of forming threshold voltage implant regions | |
US7544549B2 (en) | Method for manufacturing semiconductor device and MOS field effect transistor | |
KR100579188B1 (ko) | 엘디디 구조를 갖는 박막트랜지스터 | |
JP2004040108A (ja) | Ldd構造を有する薄膜トランジスタとその製造方法 | |
KR20020050085A (ko) | 박막 트랜지스터 | |
JPH0851207A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4253245B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4313822B2 (ja) | 半導体装置の製造方法 | |
JP2009206434A (ja) | 表示装置およびその製造方法 | |
JP5414708B2 (ja) | 半導体装置の製造方法 | |
JP5295172B2 (ja) | 半導体装置 | |
KR100840787B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
KR100271034B1 (ko) | Soi mosfet의 장점을 갖는 mosfet 및 그제조방법 | |
KR100219073B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
US8237222B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20020058257A (ko) | Bc pmosfet 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090123 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |