JP2009038076A

JP2009038076A - 二重絶縁ゲート電界効果トランジスタ

Info

Publication number: JP2009038076A
Application number: JP2007198653A
Authority: JP
Inventors: Toshihiro Sekikawa; 敏弘関川; Itaru Nakagawa; 格中川; Hanpei Koike; 帆平小池
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2007-07-31
Filing date: 2007-07-31
Publication date: 2009-02-19
Anticipated expiration: 2027-07-31
Also published as: JP5196470B2

Abstract

【課題】高電位がドレインに印加された状態で二重絶縁ゲート電界効果トランジスタをオフ状態とするときのドレイン漏れ電流の増加を従来手法よりも軽減する素子構造を提供する。
【解決手段】二重絶縁ゲート電界効果トランジスタは、第一導電形の不純物がそれぞれ高濃度に導入されたソース領域およびドレイン領域と、それら領域の間に接して介在させたチャネル領域と、該チャネル領域の前記両領域と接しない対向面の第一の面に第一のゲート絶縁物を介して設けた第一のゲート電極と、前記チャネル領域の前記対向面の第二の面に第二のゲート絶縁物を介して設けた第二のゲート電極とを有し、前記ソース領域およびドレイン領域に、前記不純物の濃度特性が前記ゲート絶縁物と接する面から内方に離れるに従い漸次高くなる領域を形成する。
【選択図】図１１

Description

本発明は二重絶縁ゲートＭＯＳトランジスタの改良構造に関する。

図１は従来の二重ゲート電界効果トランジスタの構成図である。図１に示される従来の二重ゲート電界効果トランジスタは、第一導電形の高濃度不純物がそれぞれ導入されたソース領域１およびドレイン領域２と、その間に接して介在するチャネル領域３と、チャネル領域３の第一の面４に第一のゲート絶縁物５を介して接する第一のゲート電極６およびチャネル領域３の第一の面に対向する第二の面７に第二のゲート絶縁物８を介して接する第二のゲート電極９とを有し、例えば、特許文献１の「二重ゲート電界効果トランジスタ」、特許文献２の「二重ゲート・トランジスタおよびその製造方法」等で知られている。

これらの二重絶縁ゲート電界効果トランジスタはいわゆる短チャネル効果（従来構造ではソースまたはドレイン領域の高濃度不純物分布の厚さ方向(Y方向)にほぼ一定であった。そのため、両ゲート電極端部チャネル領域のドレイン領域近傍で高電界が発生し易く、バンド間トンネル現象でドレイン電流の増大(GIDL)が見られた。

ゲート長（およびチャネル長）の縮小に伴って顕在化してくる電気的特性の劣化。ソース、ドレインの接近に伴ってドレインの効果がソースにまで及ぶことに起因し、具体的には、ゲートしきい値電圧の低下、ドレイン電流立ち上がりの低下（Ｓ−スロープの増大）、および、スタンバイ漏れ電流の増大などの集積回路では致命的な問題が発生する。）を軽減できる構造として有望であると知られている。なお、ソース領域とドレイン領域はその役割を入れ替えても同様な電気特性になるようにチャネル領域に対して対称に配置されるのが通常である。

図１において、説明の都合上、ソース領域からドレイン領域に向かう方向をＸ方向、第一のゲート電極から第二のゲート電極に向かう方向をＹ方向、さらにＸ方向、Ｙ方向で作られる平面に垂直な方向をＺ方向とする。図１の二重絶縁ゲート電界効果トランジスタは基板上に作製されるが、基板に対するＸ、Ｙ、Ｚの方向は任意で良い。

以後、説明の都合上、基板面がＸＹ面に平行であると仮定しておく。チャネル領域のＺ方向の長さをチャネル幅（Ｗ）、Ｘ方向の長さをチャネル長（ＬＣ）、チャネル領域３のＹ方向の長さをチャネル厚さ（ＴＳ）、ゲート電極がチャネル領域にゲート絶縁膜を介して接触している部分のＸ方向の長さをゲート長（ＬＧ）と称する。

ゲート電極材料は金属や、高濃度に不純物が導入されたポリシリコン等、電気導電率の極めて低いものが望ましく、また必ずしも同じ材料でなくても良く、第一ゲート電極と第二ゲート電極では異なる材料が用いられる場合もある。

さらに、それぞれに対するゲート絶縁膜厚さをＴｏ１およびＴｏ２とするが、この値も必ずしも同じでなくても良い場合がある。さらに、普通にはソース領域およびドレイン領域の高濃度不純物分布はＹ、Ｚ方向にはほぼ一様で、Ｘ方向にはある分布関数、例えばガウス分布とか誤差関数分布でそれぞれチャネル領域内に向かって減少している。したがって、通常ＬＣはＬＧより小さいが明確に定義することは難しい。

上記のような二重絶縁ゲート電界効果トランジスタは、微細構造化に適していると認められているが、チャネル長ＬＣ（ゲート長ＬＧと言っても良い）が短くなるとトランジスタ動作がオフ状態のときのドレイン漏れ電流の増大が顕在化してくる。
この点は消費電力削減の観点から解決すべき問題として重要視され、その解決のために様々な提案がなされている。

上記ドレイン漏れ電流の増大は、低電源電圧化に対応するためのしきい値電圧の低下によって生じるいわゆるサブしきい値領域でのドレイン電流増加の他に、オフ状態のドレインとゲート電極の電位によってドレイン近傍の電界が増大し、いわゆるバンド間トンネル現象（ＢＢＴと略称する）が生じ、キャリヤがチャネル領域内に発生し、過剰なドレイン電流が流れる（ＧＩＤＬ、ＧａｔｅＩｎｄｕｃｅｄＤｒａｉｎＬｅａｋａｇｅと呼ばれている）ことに原因がある。

特に二重絶縁ゲートＭＯＳトランジスタのようにチャネル領域が電気的に浮遊状態にある場合には、通常の電流を担うキャリヤ１とは反対導電形のキャリヤ２がチャネル領域内に蓄積し、そのためソース領域からのキャリヤ１の注入が増加することによりその増大現象は通常の電界効果トランジスタより深刻である。このＧＩＤＬによる過剰なドレイン電流増加を軽減するためにはオフ状態におけるドレイン近傍の電界の強さを軽減してやれば良い。

その一方法として、図２のようにゲート電極端とソースまたはドレインへの不純物導入端とをある距離（Ｌｕ）を置いて離す（アンダーラップ構造）ことが下記非特許文献１〜４等で提案されている。
図２は、図１のソース領域１、チャネル領域３およびドレイン領域２をＸ方向断面で見た略図であり、従来の二重ゲート電界効果トランジスタにおけるアンダーラップ構造の概念図である。

すなわち、ドレイン領域の高不純物濃度導入孔端と低電位が印加されているゲート電極端をアンダーラップ長Ｌｕだけ離す（通常はソース領域においても同様構造にしている）ことによってほぼ電源電圧に等しい電位がドレインに印加されたときに、ドレイン領域近傍のゲート電極下の電界を低下させることができるわけである。

図３は二重ゲート電界効果トランジスタに従来のソースまたはドレイン不純物濃度分布を適用した場合において、アンダーラップのＧＩＤＬの軽減効果を示した図である。
この図３は、二次元デバイスシミュレーションによるゲート電圧（Ｖ）対ドレイン電流（Ａ／μｍ、アンペア／マイクロメータ）特性の例である。ただし、第一ゲート電極と第二ゲート電極は同じ電位が印加されているものとする。特性上、ゲート電圧が０．０〜０．１の間のドレイン電流値に問題がある。

特許第３５４３１１７号公報特開２００３ー１６３３５６号公報 Y. -K. Choi, D. Ha, T. -J. King and J. Bokor : "Investigation of Gate-Induced Drain Leakage(GIDL) Current in Thin Body Devices", Jpn. J. Appl. Phys. Vol.42(2003)pp.2073-2076. V. Trivedi, J. G. Fossum, and M. M. Chowdhury:"Nanoscale FinFETs With Gate-Source/Drain Underlap", IEEE Trans. on Electron Devices, Vol.52, No.1, 2005, pp.56-62. K. Tanaka, K. Takeuchi, and M. Hane:"Practical FinFET Design Considering GIDL for LSTP(Low Standby Power) Devices", IEDM 2005, pp.1001-1004. K. Tanaka, K. Takeuchi, and M. Hane:"Source/Drain Optimization of Double Gate FinFET Considering GIDL for Low Standby Power Devices", IEICE, Electron, Vol.E90-C, No. 4 April, 2007, pp.842-847.

図３に示されるように、ドレイン電圧Ｖｄが電源電圧（図３の場合は１Ｖ）に等しい時、ゲート電圧を下げていくとしきい値電圧（約０．３Ｖ）以下でドレイン電流Ｉｄは指数関数的に減少していくが、ゲート電圧がオフ電位（０Ｖ）付近で急激な増加が見られる。この現象がＧＩＤＬ効果である。この現象は、第一ゲート電極と第二ゲート電極が別々の電位が印加される場合においてもドレインが高電位な状態で二重絶縁ゲート電界効果トランジスタをオフにするようなゲート電位とするときにも生じる。

さて、図３にＬｕ（ｎｍ）を０、５、１０、１５にとったときのゲート電圧（ｖ）−ドレイン電流（Ａ／ｕｍ）特性が示されている。この図３に示されるように、ＧＩＤＬによるドレイン漏れ電流の増加はＬｕが大きい値になるほど低下するが、ソース、あるいはドレイン寄生抵抗の増加や、ゲート電極によるドレイン電流の制御性が低下することが原因で、いわゆるオン電流が低下する欠点が生じる。そこで、出来るだけ小さいＬｕで、オン電流の低下を押さえつつＧＩＤＬによるドレイン漏れ電流を低下させることが望ましい。すなわち、同じＬｕであってもＧＩＤＬ現象を従来法より軽減できる素子構造が望まれる。

本発明の目的は、上記問題点に鑑み、高電位がドレインに印加された状態で二重絶縁ゲート電界効果トランジスタをオフ状態とするときのドレイン漏れ電流の増加を従来手法よりも軽減する素子構造を提供することにある。

本発明は、上記目的を達成するために、以下の解決手段を採用する。
第一導電形の不純物がそれぞれ高濃度に導入されたソース領域およびドレイン領域と、それら領域の間に接して介在させたチャネル領域と、該チャネル領域の前記両領域と接しない対向面の第一の面に第一のゲート絶縁物を介して設けた第一のゲート電極と、前記チャネル領域の前記対向面の第二の面に第二のゲート絶縁物を介して設けた第二のゲート電極とを有する二重絶縁ゲート電界効果トランジスタにおいて、前記ソース領域およびドレイン領域に、前記不純物の濃度特性が前記ゲート絶縁物と接する面から内方に離れるに従い漸次高くなる領域を形成する。

また、この不純物濃度特性は、ソース領域およびドレイン領域の内部の第一の不純物の濃度がそれらの中央部のピーク（最高）濃度領域から両ゲート電極に向かって指数関数的に漸減することが好ましい。

具体的には、以下の解決手段を採用する。
（１）二重絶縁ゲート電界効果トランジスタは、第一導電形の不純物がそれぞれ高濃度に導入されたソース領域およびドレイン領域と、それら領域の間に接して介在させたチャネル領域と、該チャネル領域の前記両領域と接しない対向面の第一の面に第一のゲート絶縁物を介して設けた第一のゲート電極と、前記チャネル領域の前記対向面の第二の面に第二のゲート絶縁物を介して設けた第二のゲート電極とを有する二重絶縁ゲート電界効果トランジスタにおいて、前記ソース領域およびドレイン領域に、前記不純物の濃度特性が前記ゲート絶縁物と接する面から内方に離れるに従い漸次高くなる領域を形成したことを特徴とする。
（２）上記（１）記載の二重絶縁ゲート電界効果トランジスタは、前記不純物の濃度特性は、前記不純物の濃度が前記ゲート絶縁物と接する面から内方に離れるに従い漸次高くなる濃度特性領域を含むと共に、前記ソース領域およびドレイン領域内の最高濃度の濃度特性領域を含んで形成されていることを特徴とする。
（３）上記（２）記載の二重絶縁ゲート電界効果トランジスタは、前記ソース領域およびドレイン領域内の最高濃度の濃度特性領域を、前記第一のゲート絶縁物から前記第二のゲート絶縁物に向かう方向において、前記ソース領域および前記ドレイン領域の内部の中央部に位置するようにしたことを特徴とする。
（４）上記（１）乃至（３）のいずれか１項記載の二重絶縁ゲート電界効果トランジスタは、前記第一導電形の不純物による最高濃度の濃度ピーク位置を、前記ソース領域から前記ドレイン領域に向かう方向において、前記第一のゲート電極および前記第二のゲート電極の端部より離れた位置としたことを特徴とする。
（５）上記（１）乃至（４）のいずれか１項記載の二重絶縁ゲート電界効果トランジスタは、前記第一のゲート電極と前記第二のゲート電極が電気的に接続されていることを特徴とする。
（６）上記（１）乃至（５）のいずれか１項記載の二重絶縁ゲート電界効果トランジスタは、前記第一のゲート電極の構成材料の仕事関数と前記第二のゲート電極の構成材料の仕事関数を異なるものとしたことを特徴とする。

本発明の二重絶縁ゲート電界効果トランジスタは、前記ソース領域およびドレイン領域に、前記不純物の濃度特性が前記ゲート絶縁物と接する面から内方に離れるに従い漸次高くなる領域を形成したので、ソース電極およびドレイン電極がゲート電極と対向する部位の不純物濃度を漸減する構造とすることができ、これら電極端に電界が集中しないようにできる。

また、前記ソース領域およびドレイン領域における、前記不純物のピーク濃度端位置をゲート電極端位置よりも所定Ｌｕだけ離間するように形成するので、ＧＩＤＬによるドレイン漏れ電流の増加を抑制し、ソース、あるいはドレイン寄生抵抗の増加を抑制し、ゲート電極によるドレイン電流の制御性を向上させ、いわゆるオン電流の低下を抑制することができる。
本発明は、このように構成したので、同じアンダーラップ長ＬｕであってもＧＩＤＬ現象を従来法より軽減できるようになる。

本発明の実施の形態を図に基づいて詳細に説明する。

図１１は、本発明の二重ゲート電界効果トランジスタの説明図である。
図１１（ａ）は本発明の二重ゲート電界効果トランジスタの構成図であり、図１１（ｂ）は図１１（ａ）のソース領域１およびドレイン領域２におけるＹ方向（絶縁膜５から絶縁膜８へ向かう方向）の不純物濃度分布図である。
図１１（ａ）の構成は、図１の従来の二重ゲート電界効果トランジスタの構成と同じなので図１の説明を援用し、説明を省略する。

図１１（ｂ）には、ソース領域およびドレイン領域に、Ｙ方向に同じ濃度分布を示す従来の濃度分布と、不純物の濃度分布特性がゲート絶縁物と接する面から内方に離れるに従い漸次高くなる領域を形成する本発明の濃度分布の一例が示されている。
また、好ましくは、この不純物濃度特性は、ソース領域およびドレイン領域の内部の第一の不純物の濃度がそれらの中央部のピーク（最高）濃度領域から両ゲート電極に向かって指数関数的に漸減する。

また、ソース領域およびドレイン領域の内部の最高濃度の濃度特性領域を、第一のゲート絶縁物から第二のゲート絶縁物に向かう方向において、ソース領域およびドレイン領域の内部の中央部に位置するようにした。
さらに、ソース領域およびドレイン領域内の最高濃度の濃度特性領域を、第一のゲート絶縁物から第二のゲート絶縁物に向かう方向において、ソース領域およびドレイン領域の内部の中央部に位置するようにした。
また、第一導電形の不純物による最高濃度の濃度ピーク位置を、ソース領域からドレイン領域に向かう方向において、第一のゲート電極および第二のゲート電極の端部より離れた位置とする。

図４は、本発明の図１１の二重ゲート電界効果トランジスタにおけるソース、ドレイン領域の不純物分布の等不純物濃度線を、図１１のＸ−Ｙ面上に表した図である。
図４中の連続する点線および波線は、二重絶縁ゲート電界効果トランジスタ内部の不純物分布の等高線（等しい不純物濃度の点の集合を線で示したもの）を示す。

図４においてゲート長ＬＧ（両ゲート電極端位置間の長さ）は１００ｎｍ、ゲート絶縁膜（図中、縦軸±０．００５の実線の両外側（不図示））厚さＴｏ１、Ｔｏ２は２ｎｍ、チャネル厚さＴｓ（図中、縦軸±０．００５の実線間の長さ）は１０ｎｍとした。また、ソース、ドレイン領域に置ける高濃度不純物分布はガウス分布とし、その特性長（ピーク濃度位置から濃度が約０．1倍になる点までの距離）は１０ｎｍとした。

図４中、ゲート電極端位置を示す両実線ｄの内側の領域ｅの等不純物濃度線は、その実線ｄに最も近い等不純物濃度線が縦軸±０．００５の位置ａ、ｃより縦軸０の中央位置ｂが実線からより離れるように少し湾曲していることに代表されるように、全体的に実線ｄから離れるように少し湾曲している。

図４のゲート電極端位置を示す両実線ｄに対し平行な位置での不純物濃度特性は、図５に示すように、ソース領域Ｙ方向（横軸方向）の両側端位置の対数不純物濃度値に対し、ソース領域Ｙ方向中央位置の対数不純物濃度値が大きくなっている。すなわち、図５のソース領域Ｙ方向の不純物濃度特性は中央部が上に突出するように湾曲している。これにより、ゲート電極と対向するソース領域端は、ソース領域の他の部分より不純物濃度が低下し、電界の集中が抑制される。

ドレイン領域も上記ソース領域と同様のＹ方向の不純物濃度特性を有し、ゲート電極と対向するドレイン領域端は、ドレイン領域の他の部分より不純物濃度が低下し、電界の集中が抑制される。

また、ソース領域およびドレイン領域の不純物濃度特性は、例えば、図４に示されるように、各領域のＹ方向の中央位置（縦軸が０の位置）が線状のピーク濃度（１０^２０ｃｍ^−３）となるように構成する。この線状のピーク濃度の端部は、チャネル領域の不純物濃度特性の最高値を表す等不純物濃度線から離間している（ピーク濃度端位置参照）。これにより、ソース領域およびドレイン領域の高濃度不純物領域がチャネル領域端から離間していることを表す。これにより、ゲート領域端、とソース領域端およびドレイン領域端の間の電界の集中を緩和することができる。

以上の説明から、等不純物濃度線を連続的な値となるようにまとめると、等不純物濃度特性は図４の縦軸０を中心として縦軸に沿ってその上下方向に漸次減少し、図５に示すように、ゲート電極端と対向するソース領域Ｙ方向の不純物濃度特性は中央部が上に突出するように湾曲している。

図５は本発明における二重ゲート電界効果トランジスタのソースまたはドレイン領域のＹ−Ｚ断面の不純物分布を示した図である。図５はドレイン領域（またはソース領域）内の不純物分布のＹ方向分布を示す。
これにより、ゲート電極と対向するソース領域端は、ソース領域の他の部分より不純物濃度が低下し、電界の集中が抑制される。

さらに、図４のＸ方向のソース領域、チャネル領域およびドレイン領域の不純物濃度特性は、縦軸０のピーク濃度をとると、図６のようになる。
図６は本発明における二重ゲート電界効果トランジスタのチャネルの中央部を通るソース領域からドレイン領域に至るＸ−Ｚ断面の不純物分布を示した図である。
図６はソース領域からドレイン領域に至るチャネル中央部に沿ったＸ方向分布を示す。チャネル領域と、その両側のソース領域およびドレイン領域との接続部分の不純物濃度特性は、図６に示すように、急峻な角部が生じないように丸みが付けられている。これにより、対向する領域端における電界の集中を抑制することができる。

この結果、図５のように、ソース領域、ドレイン領域の不純物分布特性の最小値位置をソース領域Ｙ方向の両側端位置とし、ピーク位置をチャネル厚さの中央に一致する位置（Ｙ方向の切断図でソース領域、ドレイン領域のほぼ中央）に置き、さらにＸ方向にはゲート電極端からＬｕだけ離して配置する。そして、Ｙ方向、チャネル表面に向かって、またＸ方向、チャネル内部に向かっても減少する分布とする。

そうすると、アンダーラップ長Ｌｕがゼロであってもゲート電極端付近での不純物濃度は減少し、その近傍での電界強度を低下することができる。さらにＬｕを持たせれば電界の抑制効果は従来構造よりも大きくすることができ、ＧＩＤＬ効果の抑制効果はより大きくすることができる。

図７は本発明の二重ゲート電界効果トランジスタのＧＩＤＬ軽減効果を示した図である。
実際、デバイスシミュレーションにより従来構造（素子の寸法は図４の場合と同じ）、すなわちソース領域およびドレイン領域の不純物分布がＹ方向にほぼ一様な場合のドレイン電流対ゲート電圧の結果である図３の場合と、本発明の構造の場合を同様バイアス条件でのシミュレーション結果である図７の場合とを比較すると、同じＬｕにおいて本発明の方がＧＩＤＬをより軽減していることがわかる。即ち、図７の特性曲線のゲート電圧が０．０Ｖから０．２Ｖ近辺までのドレイン電流の特性が図３の従来例の特性より低下している。

言い換えれば、オフ時のドレインリーク電流を規定した時、本発明ではより小さいＬｕでその値を実現できることを示しており、寄生抵抗の増加を抑制でき、またゲート電極によるドレイン電流の制御性の低下を少なくすることができると言える。なお、元々のチャネル領域の不純物濃度は均一で、Ｎ形、１０^１７／ｃｍ^３としたが、Ｐ形ないし不純物濃度無しでも良い。濃度の値はこの程度以下であればチャネル厚さＴｓが薄いので特性に与える影響は小さい。さらに、高濃度不純物分布の特性長が１０ｎｍ以上と大きくなるほど従来構造に近づいてくるので、ピーク位置からＴｓ／２離れた位置で濃度がピーク値よりも有意な低い値になるように分布を設定することが望ましい。

図８に特性長（ガウス分布を仮定した時、ピーク濃度位置から濃度が約０．1倍になる点までの距離）が５ｎｍの場合の本発明の実施例におけるソース、ドレイン領域の不純物分布の等不純物濃度線を、図１１のＸ−Ｙ面上に表した図である。図８の記載内容は、図４のものに比べると、ソース、ドレイン領域の不純物分布の等不純物濃度線の形成領域が±Ｘ方向においてソース領域およびドレイン領域へずれ込んでいる。これにより、等不純物濃度線ｇに代表されるような不純物濃度分布となる。このため、ゲート電極端と、ソース領域端およびドレイン領域端の電界の集中が図４の場合よりも抑制される。

図９は図８におけるドレイン領域（またはソース領域）内の不純物分布のＹ方向分布を示す。両側面部における不純物濃度が中央部より低くなっていることが図５よりも顕著に表れている。

図１０は、本発明において、特性長５ｎｍのソース、ドレイン不純物分布を用いた場合の二重ゲート電界効果トランジスタのＧＩＤＬ軽減効果を示した図である。
図１０は図７と同様バイアス条件でのシミュレーション結果である。図７よりもＧＩＤＬの軽減効果は大きくなっている。ただし、通常のようにソースまたはドレイン領域の両側面部がピーク濃度であるような構造においても、不純物濃度分布の特性長が小さいとＧＩＤＬは軽減する。

しかし、本発明の方がより効果が大きいことは、図３と図７のドレイン電流の立ち上がり特性の比較と同様に言える。なお、ソースまたはドレイン領域において、ゲート電極端から十分はなれた部分は一様に高濃度として寄生抵抗の更なる低減を図ってもよい。
さらに、本発明は第一ゲート電極と第二ゲート電極が一体となって構成されたいわゆるフィン形二重絶縁ゲート電界効果トランジスタ、例えば特許１８７５５４８「電界効果型半導体装置」に適応して同様効果を得ることができる。

図１１は、本発明と従来例の不純物濃度分布を説明する図である。
図１１に示すように、従来構造ではソース領域またはドレイン領域の高濃度不純物分布特性は厚さ方向（Ｙ方向）にほぼ一定であった。そのため、両ゲート電極端部チャネル領域のドレイン領域近傍で高電界が発生し、バンド間トンネル現象でドレイン電流の増大（ＧＩＤＬ）が見られた。

本発明の構造ではソースまたはドレイン領域の高濃度不純物分布の厚さ方向（Ｙ方向）に、その中央部で濃度ピークとなるようにし、両ゲート電極下では低濃度とする。そのため、両ゲート電極下でチャネル領域のドレイン領域近傍での高電界の発生を抑制することが出来、したがってＧＩＤＬ現象の抑制が出来る。
この不純物分布形状は、ソース領域およびドレイン領域内の該第一の高濃度不純物の濃度ピークがそれらの中央部から両ゲート電極に向かって指数関数で減少することが好ましい。

上記ソース領域およびドレイン領域内の該第一の高濃度不純物の濃度ピークがそれらの中央部から両ゲート電極に向かって指数関数で減少する不純物分布形状が、前記中央部を中心として左右対称形とすることが好ましい。

図では濃度の極大値は一つであるが，要はゲート絶縁物と接する面から内方に離れるに従って漸次濃度が高くなる領域が設けられていれば良く、例えば極大値が二つあるような場合でもＧＩＤＬの削減効果を持たせることが出来る。
さらにまた、特許３５４３１１７号に開示されている構造、すなわち、ソース、ドレイン領域のＹ方向の厚さが、チャネル領域のそれよりも厚くなっている構造に対しても適応しても同様効果を得ることが出来る。

なお、本発明の構造の製造法は任意であるが、例えば、従来のイオン注入法を用いて本発明のソース、ドレイン領域内に本発明で示した不純物分布を形成できる。すなわち、チャネル上にはソース、チャネルおよびドレイン領域のＸ−Ｙ断面形状を確定するためのエッチングマスク、例えばシリコン酸化物からなる薄膜とシリコン窒化物からなる薄膜が堆積されているが、これとゲート電極として形状が確定してあるポリシリコンなどの材料をイオン注入用のマスクとし、斜め方向から、露出したソース、ドレイン領域となるシリコン層両側面に向かって中央部がそのノードピークとなるようにイオン注入エネルギーなどを調整してイオン注入を行うことで実現できる。ゲート電極の側面、あるいはソース、ドレイン領域の側面にシリコン酸化膜などを予め堆積させて、濃度ピークの位置やアンダーラップ距離を調整することもできる。

従来の二重ゲート電界効果トランジスタの構成図である。図１のソース領域１、チャネル領域３およびドレイン領域２をＸ方向断面で見た略図であり、従来の二重ゲート電界効果トランジスタにおけるアンダーラップ構造の概念図である。二重ゲート電界効果トランジスタに従来のソースまたはドレイン不純物分布を適用した場合において、アンダーラップのＧＩＤＬの軽減効果を示した図である。本発明の図１１の二重ゲート電界効果トランジスタにおけるソース、ドレイン領域の不純物分布の等不純物濃度線を、図１１のＸ−Ｙ面上に表した図である。本発明における二重ゲート電界効果トランジスタのソースまたはドレイン領域のＹ−Ｚ断面の不純物分布を示した図である。本発明における二重ゲート電界効果トランジスタのチャネルの中央部を通るソース領域からドレイン領域に至るＸ−Ｚ断面の不純物分布を示した図である。本発明の二重ゲート電界効果トランジスタのＧＩＤＬ軽減効果を示した図である。本発明における二重ゲート電界効果トランジスタのソース、ドレイン領域の不純物分布の特性長５ｎｍにおける等不純物濃度線を示した図である。本発明における二重ゲート電界効果トランジスタのソースまたはドレイン領域のＹ−Ｚ断面の特性長５ｎｍでの不純物分布を示した図である。本発明において、特性長５ｎｍのソース、ドレイン不純物分布を用いた場合の二重ゲート電界効果トランジスタのＧＩＤＬ軽減効果を示した図である。本発明と従来例の不純物濃度分布を説明する図である。

符号の説明

１ソース電極
２ドレイン
３チャネル
４第１の表面
５第１のゲート絶縁物
６第１のゲート電極
７第２の表面
８第２のゲート絶縁物
９第２のゲート電極

Claims

第一導電形の不純物がそれぞれ高濃度に導入されたソース領域およびドレイン領域と、それら領域の間に接して介在させたチャネル領域と、該チャネル領域の前記両領域と接しない対向面の第一の面に第一のゲート絶縁物を介して設けた第一のゲート電極と、前記チャネル領域の前記対向面の第二の面に第二のゲート絶縁物を介して設けた第二のゲート電極とを有する二重絶縁ゲート電界効果トランジスタにおいて、
前記ソース領域およびドレイン領域に、前記不純物の濃度特性が前記ゲート絶縁物と接する面から内方に離れるに従い漸次高くなる領域を形成したことを特徴とする二重絶縁ゲート電界効果トランジスタ。
前記不純物の濃度特性は、前記不純物の濃度が前記ゲート絶縁物と接する面から内方に離れるに従い漸次高くなる濃度特性領域を含むと共に、前記ソース領域およびドレイン領域内の最高濃度の濃度特性領域を含んで形成されていることを特徴とする請求項１記載の二重絶縁ゲート電界効果トランジスタ。
前記ソース領域およびドレイン領域内の最高濃度の濃度特性領域を、前記第一のゲート絶縁物から前記第二のゲート絶縁物に向かう方向において、前記ソース領域および前記ドレイン領域の内部の中央部に位置するようにしたことを特徴とする請求項２記載の二重絶縁ゲート電界効果トランジスタ。
前記第一導電形の不純物による最高濃度の濃度ピーク位置を、前記ソース領域から前記ドレイン領域に向かう方向において、前記第一のゲート電極および前記第二のゲート電極の端部より離れた位置としたことを特徴とする請求項１乃至３のいずれか１項記載の二重絶縁ゲート電界効果トランジスタ。
前記第一のゲート電極と前記第二のゲート電極が電気的に接続されていることを特徴とする請求項１乃至４のいずれか１項記載の二重絶縁ゲート電界効果トランジスタ。
前記第一のゲート電極の構成材料の仕事関数と前記第二のゲート電極の構成材料の仕事関数を異なるものとしたことを特徴とする請求項１乃至５のいずれか１項記載の二重絶縁ゲート電界効果トランジスタ。