TWI302345B - A thin film semiconductor device having arrayed configurated of semiconductor crystals and a method for producing it - Google Patents
A thin film semiconductor device having arrayed configurated of semiconductor crystals and a method for producing it Download PDFInfo
- Publication number
- TWI302345B TWI302345B TW091133119A TW91133119A TWI302345B TW I302345 B TWI302345 B TW I302345B TW 091133119 A TW091133119 A TW 091133119A TW 91133119 A TW91133119 A TW 91133119A TW I302345 B TWI302345 B TW I302345B
- Authority
- TW
- Taiwan
- Prior art keywords
- thin film
- gate electrode
- film layer
- island
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 239000010409 thin film Substances 0.000 title claims description 39
- 239000013078 crystal Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000005286 illumination Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- -1 cerium ions Chemical class 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 4
- 229910052684 Cerium Inorganic materials 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
1302345 玖、發明說明 【發明所屬之技術領域】 本發明關於薄膜半導體元件以及用於半導體元件的半 導體基板，同時也關於它們的製法。 【先前技術】 眾所週知的，薄膜半導體元件（亦知爲薄膜電晶體（thin film transistor，TFT)元件）是形成於半導體基板上，其典型 是由在絕緣材料（例如非鹼性玻璃）或石英玻璃做的基層上之 半導體材料（例如矽）做的薄膜層所構成。在該半導體的薄膜 層中，形成了插於源極區域和汲極區域之間的多個通道， 而每一個通道裝有閘極，該閘極以絕緣膜而與上述區域分 開。 圖4顯示製造TFT之典型的傳統方法，其包括底下順 序的步驟（a)到步驟（e)。 (a) 在絕緣材料（例如玻璃）做的基層（201)上形成非單晶 之半導體材料（例如矽）的薄膜層（202)， (b) 照射能量光束（例如準分子雷射）(203)以使半導體層 (202)結晶， (c) 處理結晶的半導體層（204)以形成「島」（205)之後， 形成絕緣材料（例如矽氧化物Si02)的閘極絕緣膜（206)， (d) 在閘極絕緣膜（206)上形成閘電極（207)之後，使用閘 電極（207)做爲植入遮罩而將雜質離子（例如磷離子）(208)植 入結晶的半導體層（204)， 1302345 (e)形成活化的源極區域（209)和汲極區域（210)以及插入 其間的通道區域（211)之後，在源極區域（209)和汲極區域 (210)上形成接觸孔，最後形成源電極（212)和汲電極（213)。 上面典型之傳統方法的一個缺點是結晶之半導體的晶 粒大小多變，結果在每一單元通道區域之越過通道區域的 晶界數目也是多變的。 此種越過每一通道區域之晶界數目的多變性，會傾向 於造成每一 TFT特性（例如移動性和操作門檻電壓）的多變 性。當以「Lg」表示通道長度而以「0」表示晶粒大小時 ，在「0 / Lg<<l」的情況下有可能使TFT特性的多變性變 得不顯著。然而在「0 / Lg>l/5」的情況下，隨著「（/) / Lg」的增加，TFT特性的多變性變得很顯著。舉例而言， 在製造通道尺寸大約5//χ5//之標準尺寸TFT的情況中， 當多晶矽薄膜之晶粒大小變化從1微米到數十微米時，在 源極/汲極方向延伸的晶界數目以「0〜5」的等級變化，此 不可避免地造成TFT特性的顯著多變性。 此外，前述傳統方法製造的半導體薄膜由於以雷射照 射退火造成結晶化，故不可避免地會在晶界的三重接觸點 處形成山形的突起。在形成50奈米厚之多晶矽薄膜的情形 下，此種突起的高度可爲30〜80奈米。存在此種突起會傾 向於造成閘極絕緣膜和半導體膜之間的介面不平，此轉而 傾向於因載子在介面散射而造成移動性的劣化，或者由於 末端的電場集中而造成功效的劣化。 避免上面缺點的一個可能的做法是增加閘極絕緣膜的 1302345 厚度達到大約100奈米的程度。但是此做法可造成ON狀態 電流程度的劣化。增加厚度可進一步使藉由植入雜質至源 極/汲極區域的活化速率多變，此轉而由於雜質原子偏析 於晶界而造成電極的電阻多變。 爲了增加晶粒大小或避免晶粒大小的多變性，已經做 了許多嘗試，而不改變前述傳統方法的步驟順序。舉例來 說，本發明的發明人已在美國專利申請案第10/19285號中 提出一種製造薄膜半導體元件的新方法，其中提議能量光 束的照射是以照射強度分布方式來進行，其在預定的區域 裡由最大到最小而逐漸減少光束強度，藉此得到呈規則構 形之均勻晶粒大小的薄膜半導體元件。 本發明的發明人意欲發展一種新的方法，其不受限於 傳統方法的步驟順序，而能夠得到大尺寸晶粒在對應於每 一單位通道位置是規則排列的薄膜半導體元件。 【發明內容】 本發明的目的是提供一種薄膜半導體，其中大尺寸晶 粒在每一通道區域是以規則構形的方式排列，並且閘極絕 緣膜和結晶的半導體層之間的介面是平坦的，同時提供一 種此種元件的製法，其可以採用不同於傳統方法的步驟順 序來有效率地得到上述元件，特別是在進行結晶化的步驟 順序有所不同。換言之，在製造本發明之薄膜半導體元件 的方法中，形成閘電極的步驟（其在傳統方法的較晚階段進 行）是在本方法的較早階段進行。 1302345 本發明包括一種製造薄膜半導體元件的方法，其包括 以下步驟：（a)在絕緣材料做的基層上形成非單晶之半導體 做的多個島形薄膜層，（b)形成覆蓋島形薄膜層的絕緣膜層 ，（c)在對應於島形薄膜層的上方位置形成閘電極，（d)使用 閘電極做爲照射遮罩，從上方以雷射光束照射非單晶之半 導體層做的島形薄膜層，因而藉由將閘電極所遮罩住之島 形薄膜層的中央部分加以結晶而形成通道區域，同時藉由 將閘電極未遮罩住之島形薄膜層的兩側部分加以退火而形 成源極區域和汲極區域，以及（e)在絕緣膜層中形成接觸孔 之後，在源極區域和汲極區域上形成源電極和汲電極。 此外，本發明包括提供一種薄膜半導體元件，其包括 :絕緣材料做的基層；形成於基層上的薄膜半導體層，其 中形成有源極區域、汲極區域和通道區域；形成於通道區 域上方的閘電極，該通道區域是藉由使用閘電極做爲照射 遮罩而從上方照射雷射光束所結晶化。 根據本發明的方法，其中使用閘電極做爲照射遮罩來 進行雷射照射，能夠使通道區域的加熱溫度適合形成大尺 寸晶粒，同時使其他區域的加熱溫度適合活化以形成源極 區域和汲極區域，其做法乃簡化成在非單晶之半導體膜層 中要形成通道區域的部分是由閘電極所遮罩住的條件下進 行照射。因此在簡化的方法和低成本下，同時完成了半導 體在通道區域中結晶成大尺寸晶粒以及活化源極/汲極區 域。 本發明的方法能夠降低通道區域的晶界數目以及在每 1302345 一通道區域之此種數目的多變性，因而容易得到顯著降低 移動性或操作門檻電壓之多變性的TFT。 本發明的方法能夠降低由於晶界存在突起所造成之結 晶層表面的粗糙度，並且使結晶層和閘極絕緣膜層之間的 介面變得平坦，藉此能夠降低閘極絕緣膜的厚度，並且避 免載子在介面區域分散。因而能夠獲得移動性高或ON狀 態電流高的TFT。 本發明的方法能夠以瞄準島形薄膜層之點照射的方式 進行照射，而顯著降低照射的成本。 本發明的方法能夠使用多晶矽做爲形成閘電極的材料 ’而不必使用昂貴的材料（例如鎢），藉以顯著降低製程的成 本。 【實施方式】 在根據本發明之製造薄膜半導體元件的方法中，形成 非單晶之半導體做的薄膜層並將它處理成「島」的步驟， 可以根據一般的方式來進行。換言之，使用例如化學氣相 沉積或濺鍍的方法，在薄片材料（例如矽酸玻璃、石英玻璃 、藍寶石、塑性聚醯胺）構成的基層（101)上沉積半導體材料 (102)，例如矽（Si)、鍺（Ge)或SiGe(圖la)。將它的厚度做成 小於60奈米係所想要的。非單晶之半導體做的薄膜層（1〇2) 可以是非晶質半導體做的沉積層，或者是其中已經形成小 尺寸晶體的半導體層。 然後在上述半導體薄膜層（102)中，使用例如蝕刻的方 12 1302345 (107) 的材料。在傳統的方法中，如果使用多晶矽做爲形成 閘電極的材料，則無法使用玻璃板做爲基底絕緣層，因爲 要在爐中大約900°C的高溫進行退火步驟。然而因爲在本發 明的方法中不須要使用如此高的溫度，所以可以使用多晶 矽做爲閘電極（107)的材料，因而不須要使用昂貴的材料(例 如鎢），即使使用玻璃板做爲基層亦如此。 形成閘電極（107)之後，從上方進行能量光束（例如雷射 光束）（103)的照射（圖Id)，藉以使非單晶之半導體做的薄膜 層（105)受到退火結晶。此時島（1〇5)被閘電極（1〇7)遮罩住的 中央部分（也就是通道區域（111))所暴露的輻射光束，要比 島（105)未被閘電極（107)遮罩住的兩邊部分（也就是源極/汲 極區域（109/110))所投射到的輻射光束來得弱。 結果兩邊部分藉由受到較強的退火作用而變成一層微 米尺寸的晶粒。另一方面，在通道區域中產生一種晶體， 並且由於較弱的退火作用而成長至大尺寸晶粒。可以在照 射雷射光束（103)之前或之後進行對島形薄膜層（105)的雜質 離子（108)植入。圖lc顯示的模式是在雷射照射（103)之前進 行離子（108)植入。在植入p型TFT的情形下，雜質離子 (108) 植入量的程度例如爲每平方公分大約ίο”個Bf2+離子 。藉由植入雜質離子（108)至島形的非單晶層（1〇5)，未被閘 電極（107)遮罩住的兩邊區域變成源極區域（1〇9)或汲極區域 (110) ，而被閘電極（107)遮罩住的中央區域變成通道區域 (111) 。 雷射光束（103)的照射可以如傳統方法一樣地對晶圓的 1302345 模式的圖解。 圖4是顯示製造薄膜半導體元件之典型傳統方法的步 驟圖解。 (二）元件代表符號 101 基層 102 半導體材料 103 能量光束 104 結晶的半導體層 105 島 106 絕緣膜層 107 閘電極 107A 表面 107B 多層膜 108 雜質離子 109 源極區域 110 汲極區域 111 通道區域 112 源電極 113 汲電極 201 絕緣材料的基層 202 非單晶之半導體材料的薄膜層 203 能量光束 204 結晶的半導體層 205 島
16 1302345 206 閘極絕緣膜 207 閘電極 208 雜質離子 209 源極區域 210 汲極區域 211 通道區域 212 源電極 213 汲電極
Claims (1)
- 拾、申請專利範圍 1·一種製造薄膜半導體元件的方法，其包括以下步驟 (a) 在絕緣材料做的基層上形成非單晶之半導體做的多 個島形薄膜層， (b) 形成覆蓋島形薄膜層的絕緣膜層， (c) 在非單晶半導體做的絕緣膜層上對應於島形薄膜層 之中央部分的上方位置形成閘電極， (d) 使用閘電極做爲照射遮罩，從上方以雷射光束照射 非單晶之半導體做的島形薄膜層，此係以瞄準半導體做的 島形薄膜層且具有傾斜的雷射光束強度分布之點照射方式 來進行照射，如此使光束強度從島形薄膜層該部分的一邊 增加或減少到另一邊，因而藉由將閘電極所遮罩住之島形 薄膜層的中央部分加以結晶而形成通道區域，同時藉由將 閘電極未遮罩住之島形薄膜層的兩側部分加以退火而形成 源極區域和汲極區域，以及 (e) 在絕緣膜層中形成接觸孔之後，在源極區域和汲極 區域上形成源電極和汲電極。 如申請專利範圍第1項之製造薄膜半導體元件的方 法’其中在雷射照射過程之前，使用該閘電極做爲植入遮 罩而將雜質離子植入半導體做的島形薄膜層。 3·如申請專利範圍第1項之製造薄膜半導體元件的方 法’其中在雷射照射過程之後，使用該閘電極做爲植入遮 罩而將雜質離子植入半導體做的島形薄膜層。 18 1302345 4. 如申請專利範圍第1項之製造薄膜半導體元件的方 法，其中形成閘電極以便在頂端表面有薄膜層，其可以避 免雷射照射的反射。 5. 如申請專利範圍第1項之製造薄膜半導體元件的方 法，其中形成閘電極以便在頂端表面有不平的情形，其可 以避免雷射照射的反射。 6. 如申請專利範圍第1項之製造薄膜半導體元件的方 法，其中閘電極是由摻雜雑質離子的多晶矽所構成。 7. —種薄膜半導體元件，其包括： 絕緣材料做的基層， 形成於基層上的薄膜半導體層，其中形成有源極區域 、汲極區域和通道區域， 形成於通道區域上方的閘電極，該通道區域是藉由使 用閘電極做爲照射遮罩而從上方照射雷射光束所結晶化， 並且該通道區域是由具有傾斜的雷射光束強度分布之雷射 光束照射而形成的單晶所構成。 拾壹、圖式 如次頁 19
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390619A JP4084039B2 (ja) | 2001-11-19 | 2001-11-19 | 薄膜半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200300570A TW200300570A (en) | 2003-06-01 |
| TWI302345B true TWI302345B (en) | 2008-10-21 |
Family
ID=19188395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091133119A TWI302345B (en) | 2001-11-19 | 2002-11-12 | A thin film semiconductor device having arrayed configurated of semiconductor crystals and a method for producing it |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6953714B2 (zh) |
| JP (1) | JP4084039B2 (zh) |
| KR (1) | KR100737438B1 (zh) |
| CN (1) | CN100356583C (zh) |
| TW (1) | TWI302345B (zh) |
| WO (1) | WO2003044867A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4059104B2 (ja) * | 2003-02-28 | 2008-03-12 | セイコーエプソン株式会社 | 相補型薄膜トランジスタ回路、ｃｍｏｓインバータ回路、電気光学装置、電子機器 |
| KR100558284B1 (ko) * | 2003-12-24 | 2006-03-10 | 한국전자통신연구원 | 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법 |
| JP4570028B2 (ja) * | 2004-06-03 | 2010-10-27 | 株式会社アルバック | ポリシリコンパターンの形成方法、薄膜トランジスタの製造方法及び薄膜トランジスタ |
| KR101299604B1 (ko) * | 2005-10-18 | 2013-08-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR100773359B1 (ko) * | 2006-11-20 | 2007-11-05 | 삼성전자주식회사 | 높은 이동도를 갖는 트랜지스터들의 제조방법 및 그에 의해제조된 트랜지스터들 |
| US7972943B2 (en) * | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7569886B2 (en) * | 2007-03-08 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacture method thereof |
| JP4805299B2 (ja) * | 2008-03-28 | 2011-11-02 | 古河電気工業株式会社 | 電界効果トランジスタの製造方法 |
| US8242354B2 (en) * | 2008-12-04 | 2012-08-14 | Sunpower Corporation | Backside contact solar cell with formed polysilicon doped regions |
| JP4948629B2 (ja) * | 2010-07-20 | 2012-06-06 | ウシオ電機株式会社 | レーザリフトオフ方法 |
| WO2013005250A1 (ja) | 2011-07-05 | 2013-01-10 | パナソニック株式会社 | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
| CN105161454B (zh) * | 2015-07-10 | 2018-09-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN108428620B (zh) * | 2018-03-27 | 2021-03-12 | 京东方科技集团股份有限公司 | 低温多晶硅及其产品、制备方法和制备装置、激光组件 |
| KR20200069446A (ko) * | 2018-12-06 | 2020-06-17 | 삼성디스플레이 주식회사 | 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120802B2 (ja) | 1985-08-08 | 1995-12-20 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS63102265A (ja) | 1986-10-20 | 1988-05-07 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| DE69127395T2 (de) * | 1990-05-11 | 1998-01-02 | Asahi Glass Co Ltd | Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter |
| JP3110792B2 (ja) * | 1990-05-15 | 2000-11-20 | 旭硝子株式会社 | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 |
| JP3254072B2 (ja) * | 1994-02-15 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3778456B2 (ja) * | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
| JP2001127302A (ja) * | 1999-10-28 | 2001-05-11 | Hitachi Ltd | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 |
-
2001
- 2001-11-19 JP JP2001390619A patent/JP4084039B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-12 TW TW091133119A patent/TWI302345B/zh active
- 2002-11-14 US US10/293,939 patent/US6953714B2/en not_active Expired - Fee Related
- 2002-11-15 WO PCT/JP2002/011913 patent/WO2003044867A1/ja active Application Filing
- 2002-11-15 KR KR1020047006889A patent/KR100737438B1/ko not_active IP Right Cessation
- 2002-11-15 CN CNB028203380A patent/CN100356583C/zh not_active Expired - Fee Related
-
2005
- 2005-02-23 US US11/062,560 patent/US20050161676A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100737438B1 (ko) | 2007-07-10 |
| US20050161676A1 (en) | 2005-07-28 |
| KR20040066111A (ko) | 2004-07-23 |
| CN100356583C (zh) | 2007-12-19 |
| US6953714B2 (en) | 2005-10-11 |
| JP2003158137A (ja) | 2003-05-30 |
| TW200300570A (en) | 2003-06-01 |
| JP4084039B2 (ja) | 2008-04-30 |
| WO2003044867A1 (fr) | 2003-05-30 |
| US20030132439A1 (en) | 2003-07-17 |
| CN1568549A (zh) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI261358B (en) | Semiconductor device and method of manufacturing the same | |
| JP3942651B2 (ja) | 半導体装置の作製方法 | |
| TWI302345B (en) | A thin film semiconductor device having arrayed configurated of semiconductor crystals and a method for producing it | |
| US7067404B2 (en) | Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization | |
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| JP3968484B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000306859A (ja) | 半導体薄膜の結晶化方法及びレーザ照射装置 | |
| JP2004335839A (ja) | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 | |
| TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JP4784955B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2000260709A5 (zh) | ||
| KR100706136B1 (ko) | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 | |
| TW200408136A (en) | Electronic devices and their manufacture | |
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JPH10189450A (ja) | 半導体装置の製造方法 | |
| KR0170467B1 (ko) | 비단결정 반도체 장치 및 그 제조 방법 | |
| JPH09237767A (ja) | 半導体装置の製造方法 | |
| KR20030015618A (ko) | 결정질 실리콘의 제조방법 | |
| JPH06333826A (ja) | 結晶成長方法および薄膜トランジスタの製造方法 | |
| JPH0645355A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05251465A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2009194348A (ja) | 半導体製造方法 | |
| JP2007317841A (ja) | 結晶質半導体膜の製造方法 | |
| JPH11177098A (ja) | 半導体装置およびその製造方法 |