JP2003197522A

JP2003197522A - 薄膜半導体装置の製造方法

Info

Publication number: JP2003197522A
Application number: JP2001392434A
Authority: JP
Inventors: Takuto Yasumatsu; 拓人安松
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】下地保護膜を厚くすることなく、能動層とし
て機能する多結晶半導体膜を簡易に形成することがで
き、生産性に優れた薄膜半導体装置の製造方法を提供す
る。【解決手段】本発明の薄膜半導体装置の製造方法は、
基板上に膜厚が１０μｍ未満の絶縁膜からなる下地保護
膜を形成する工程と、前記下地保護膜上に非晶質半導体
膜を形成する工程と、前記非晶質半導体膜を所定の形状
にパターニングする工程と、フラッシュランプ光を照射
することにより、パターニングした前記非晶質半導体膜
をアニールし、多結晶半導体膜とする工程とを有するこ
とを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
(ＴＦＴ)等の薄膜半導体装置の製造方法に係り、特に、
６００℃以下の比較的低温にて多結晶半導体膜（能動
層）を形成する技術に関するものである。

【０００２】

【従来の技術】液晶装置、エレクトロルミネッセンス
（ＥＬ）装置等の表示装置として、マトリクス状に配置
された多数の画素を、画素毎に駆動するために、各画素
に薄膜半導体装置であるＴＦＴを設けたアクティブマト
リクス型の表示装置が知られている。かかる用途に用い
られるＴＦＴとしては、多結晶シリコンＴＦＴが広く用
いられている。また、多結晶シリコンＴＦＴの製造プロ
セスとして、能動層を６００℃以下の比較的低温にて製
造することが可能な低温プロセスが知られている。

【０００３】以下、低温プロセスを採用した多結晶シリ
コンＴＦＴの能動層の形成方法について簡単に説明す
る。はじめに、基板の全面に、シリコン酸化膜等からな
る下地保護膜（緩衝膜）を形成した後、全面に、半導体
膜である非晶質シリコン膜を形成する。次いで、この非
晶質シリコン膜にエキシマレーザー光（波長３０８ｎ
ｍ）を照射してレーザーアニールを施す。この工程にお
いて、非晶質シリコンが多結晶化し、多結晶シリコン膜
が形成される。最後に、この多結晶シリコン膜を所定の
形状にパターニングすることにより、能動層として機能
する多結晶半導体膜を形成することができる。かかる方
法を採用すれば、６００℃以下の比較的低温で能動層を
形成することができるので、非晶質シリコンＴＦＴと同
じ比較的安価なガラス基板を用いながら、高性能なＴＦ
Ｔを得ることができる。

【０００４】また、非晶質シリコン膜の多結晶化の方法
としては、上述のレーザーアニールの他に、所定の温度
で熱処理することにより、非晶質シリコンを固相状態に
て多結晶化させる固相成長法も知られている。また、特
開平５−２１８３６７号公報には、非晶質シリコンの多
結晶化の方法として、フラッシュランプを用いてアニー
ルを行うフラッシュランプアニールが開示されている。

【０００５】

【発明が解決しようとする課題】レーザーアニールによ
り、非晶質シリコン膜の多結晶化を行う場合、５０ｎｓ
ｅｃ程度の極めて短い光照射時間で多結晶化を完了する
ことができる。しかしながら、レーザー光のビーム形状
は、面積が非常に小さいスポット形状あるいは長尺形状
のため、レーザー光を一度に照射できる面積が極めて小
さい。従って、基板全面に形成された非晶質シリコン膜
を処理するためには、レーザー光を照射する箇所をずら
しながら、ビームを基板全面に渡って走査しながら、パ
ルス状のビームを多数回照射する必要があった。そのた
め、非晶質シリコン膜上でレーザーのビームとビームが
重なって照射される領域が、結晶性のバラツキの原因と
なることがあった。さらに、レーザー光の照射箇所を変
えて順次照射を行うための複雑な搬送系が必要になり、
製造装置が複雑化するという問題があった。また、基板
全面に形成された非晶質シリコン膜の処理には、基板全
面に渡ってパルス状のビームを走査しながら照射する必
要があり、５分程度などの長い時間を要することとな
り、生産効率が低下するという問題があった。また、固
相成長法により、非晶質シリコン膜の多結晶化を行う場
合には、固相成長に長い時間を要するため、レーザーア
ニールに比較してより一層生産効率が低下するという問
題があった。

【０００６】これに対して、フラッシュランプアニール
により、非晶質シリコン膜の多結晶化を行う場合には、
多結晶化に０．１ｍ〜数ｍｓｅｃと、レーザーアニール
に比較して長い光照射時間を要するものの、基板全面に
一度に光を照射することができるので、レーザーアニー
ルのように複雑な搬送系は不要であると共に、基板全体
の処理時間を大幅に短縮化することができる。このよう
に、フラッシュランプアニールを採用すれば、基板全面
を一度に処理することができ好適であるが、光照射時間
がレーザーアニールに比較して長いため、非晶質シリコ
ン膜に吸収される光の熱により、ガラス基板がダメージ
を受け、基板に変形や割れが発生するなどの恐れがあっ
た。そのため、従来は、基板へのダメージを十分に小さ
くするために、特開平５−２１８３６７号公報に開示さ
れているように、基板と非晶質シリコン膜との間に設け
る下地保護膜の厚みを１０μｍ以上と厚くし、非晶質シ
リコン膜からガラス基板への熱伝導を低下させる必要が
あるとされているが、このように厚い下地保護膜をＣＶ
Ｄ法等により形成するには、１０分程度以上の長い時間
を要するため、実用化は極めて難しい。

【０００７】なお、以上の問題は、シリコン以外の非晶
質半導体膜の多結晶化においても同様に生じる問題であ
る。

【０００８】そこで、本発明は上記事情に鑑みてなされ
たものであり、下地保護膜を厚くすることなく、能動層
として機能する多結晶半導体膜を簡易に形成することが
でき、生産性に優れた薄膜半導体装置の製造方法を提供
することを目的とする。

【０００９】

【課題を解決するための手段】本発明の第１の薄膜半導
体装置の製造方法は、多結晶半導体膜を備えた薄膜半導
体装置の製造方法において、膜厚が１０μｍ未満の絶縁
膜からなる下地保護膜を形成する工程と、前記下地保護
膜上に非晶質半導体膜を形成する工程と、前記非晶質半
導体膜を所定の形状にパターニングする工程と、フラッ
シュランプ光を照射することにより、パターニングした
前記非晶質半導体膜をアニールし、多結晶半導体膜とす
る工程とを有することを特徴とする。すなわち、従来
は、基板の全面に形成した非晶質半導体膜をパターニン
グする前に多結晶化していたのに対し、本発明の薄膜半
導体装置の製造方法では、非晶質半導体膜をパターニン
グした後、フラッシュランプアニールにより多結晶化す
ることを特徴としている。

【００１０】本発明者は、レーザー光は、非晶質半導体
膜（あるいは非晶質半導体膜から生成される多結晶半導
体膜）とガラス基板の双方に吸収されるのに対し、フラ
ッシュランプ光は、非晶質半導体膜（あるいは非晶質半
導体膜から生成される多結晶半導体膜）には吸収される
が、ガラス基板にはほとんど吸収されないことを見出し
た。したがって、非晶質半導体膜をパターニングし、そ
の形成面積を小さくしてから、フラッシュランプアニー
ルを行うことにより、基板の全面にフラッシュランプ光
を照射しても、フラッシュランプ光はパターニングされ
て残った非晶質半導体膜にのみほぼ選択的に吸収される
ことになる。その結果、非晶質半導体膜を、非晶質半導
体膜が吸収する光の熱によりアニールし、多結晶化する
ことができると共に、パターニングされて残った非晶質
半導体膜の形成部分のみがほぼ選択的に加熱されるの
で、非晶質半導体膜に発生する熱を大幅に抑制すること
ができる。

【００１１】そして、このように、非晶質半導体膜に発
生する熱を抑制することができる結果、非晶質半導体膜
から基板に伝導される熱を大幅に低減することができ、
基板へのダメージを著しく低減することができ、基板と
非晶質半導体膜との間に設ける下地保護膜の厚みを著し
く薄くすることができることを見出した。具体的には、
上述したように、フラッシュランプアニールを採用した
場合、従来は下地保護膜の厚みを１０μｍ以上とする必
要があるとされていたが、本発明者は、下地保護膜の厚
みを１０μｍ未満とすることができ、例えば５００ｎｍ
程度（１０μｍの１／２０程度）と薄くしても、基板に
対する影響がないことを見出した。

【００１２】また、本発明の第１の薄膜半導体装置の製
造方法では、非晶質半導体膜を多結晶化する方法とし
て、フラッシュランプアニールを採用しているので、非
晶質半導体膜の多結晶化を行う工程において、基板全面
に一度に光を照射することができ、基板全面を一度に処
理することができる。このように、非晶質半導体膜の多
結晶化を行う工程において、基板全面を一度に処理でき
るので、レーザーアニールを採用した場合のビームとビ
ームの重なり領域における結晶性のバラツキを解消でき
る。さらに、基板全面を走査するための複雑な搬送系は
不要となるので、基板全体の処理時間を大幅に短縮化す
ることができ、能動層として機能する多結晶半導体膜を
簡易に形成することができる。また、下地保護膜を薄く
できることに加えて、非晶質半導体膜の多結晶化を行う
工程において、レーザーアニールのように複雑な搬送系
は不要であると共に、基板全体の処理時間を大幅に短縮
化することができるので、本発明の第１の薄膜半導体装
置の製造方法は生産性に非常に優れている。

【００１３】さらに、本発明者は、本発明の第１の薄膜
半導体装置の製造方法によれば、パターニングされて残
った非晶質半導体膜を集中的にアニールすることができ
るので、単結晶に近い良質な多結晶半導体膜を形成する
ことができ、移動度等の特性に優れた薄膜半導体装置を
製造できることを見出した。

【００１４】また、一度形成した多結晶半導体膜を再結
晶化する場合には、粒径の拡大化と結晶欠陥の低減を図
ることができ、より結晶性の良い膜を得ることができる
ので、移動度等の特性に優れた薄膜半導体装置を得るこ
とができ好適であるが、本発明者は、上記の本発明の第
１の薄膜半導体装置の製造方法は、多結晶半導体膜を再
結晶化する場合にも適用可能であることを見出し、以下
の薄膜半導体装置の製造方法を発明した。

【００１５】本発明の第２の薄膜半導体装置の製造方法
は、多結晶半導体膜を備えた薄膜半導体装置の製造方法
において、基板上に膜厚が１０μｍ未満の絶縁膜からな
る下地保護膜を形成する工程と、前記下地保護膜上に非
晶質半導体膜を形成する工程と、前記非晶質半導体膜を
多結晶化し、多結晶半導体膜とする工程と、前記多結晶
半導体膜を所定の形状にパターニングする工程と、フラ
ッシュランプ光を照射することにより、パターニングし
た前記多結晶半導体膜をアニールし、前記多結晶半導体
膜の再結晶化を行う工程とを有することを特徴とする。

【００１６】このように、フラッシュランプアニール以
外の方法により、非晶質半導体膜を多結晶化した後、形
成された多結晶半導体膜をパターニングしてからフラシ
ュランプアニールにより再結晶化を行うことにより、パ
ターニングされて残った多結晶半導体膜の形成部分のみ
をほぼ選択的に加熱することができるので、多結晶半導
体膜に発生する熱を大幅に抑制することができる。その
結果、本発明の第１の薄膜半導体装置の製造方法と同
様、多結晶半導体膜の再結晶化を行う工程において、基
板へのダメージを著しく低減することができ、基板と多
結晶半導体膜（非晶質半導体膜）との間に設ける下地保
護膜の厚みを著しく薄くできるという効果を得ることが
できる。

【００１７】

【発明の実施の形態】次に、本発明に係る実施形態につ
いて詳細に説明する。図１〜図３に基づいて、本発明に
係る実施形態の薄膜半導体装置の製造方法について説明
する。なお、本実施形態では、ｎチャネル型の多結晶シ
リコンＴＦＴを製造する場合を例として説明する。図１
〜図３はいずれも、本実施形態の薄膜半導体装置の製造
方法を工程順に示す概略断面図である。なお、各図にお
いて、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならせてある。

【００１８】はじめに、図１（ａ）に示すように、超音
波洗浄等により清浄化したガラス基板１０を用意した
後、基板温度が１５０〜４５０℃となる条件下で、ガラ
ス基板１０の全面に、シリコン酸化膜等の絶縁膜からな
る下地保護膜（緩衝膜）１１をプラズマＣＶＤ法等によ
り、例えば５００ｎｍ程度など、１０μｍ未満の厚さに
成膜する。この工程において用いる原料ガスとしては、
モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ
（テトラエトキシシラン、Ｓｉ（ＯＣ₂Ｈ₅）₄）と酸
素、ジシランとアンモニア等が好適である。

【００１９】次に、図１（ｂ）に示すように、基板温度
が１５０〜４５０℃となる条件下で、下地保護膜１１を
形成したガラス基板１０の全面に、非晶質シリコン膜
（非晶質半導体膜）２１をプラズマＣＶＤ法等により３
０〜１００ｎｍの厚さに成膜する。この工程において用
いる原料ガスとしては、ジシランやモノシランが好適で
ある。次に、図１（ｃ）に示すように、非晶質シリコン
膜２１をフォトリソグラフィー法により、形成する能動
層の形状にパターニングする。すなわち、非晶質シリコ
ン膜２１上にフォトレジストを塗布した後、フォトレジ
ストの露光、現像、非晶質シリコン膜２１のエッチン
グ、フォトレジストの除去を行うことにより、非晶質シ
リコン膜２１のパターニングを行う。

【００２０】次に、図１（ｄ）に示すように、キセノン
フラッシュランプ等のフラッシュランプ（図示略）をガ
ラス基板１０と対向配置させ、減圧雰囲気下、窒素雰囲
気中で、非晶質シリコン膜２１を形成したガラス基板１
０の全面に、非晶質シリコン膜２１側からフラッシュラ
ンプ光Lを照射することにより、パターニングした非晶
質シリコン膜２１をアニールし、能動層として機能する
多結晶シリコン膜２２を形成する。なお、配置するフラ
ッシュランプの個数や大きさ等を適宜設計することによ
り、基板全面にフラッシュランプ光Lを照射することが
でき、基板全面を一括処理することができる。フラッシ
ュランプから基板への光照射エネルギーは例えば１５〜
５０Ｊ／ｃｍ²、光照射時間は０．１ｍ〜数ｍｓｅｃに
設定し、一回もしくは複数回照射すれば良い。なお、こ
の工程において、ガラス基板１０の全面にフラッシュラ
ンプ光Lを照射しても、フラッシュランプ光Ｌはガラス
基板１０にはほとんど吸収されず、非晶質シリコン膜２
１にのみほぼ選択的に吸収されるが、非晶質シリコン膜
２１は、非晶質シリコン膜２１に吸収された光の熱によ
り加熱された後、冷却固化過程を経て多結晶化する。

【００２１】次に、図２（ａ）に示すように、３５０℃
以下の温度件下で、多結晶シリコン膜２２を形成したガ
ラス基板１０の全面に、シリコン酸化膜、シリコン窒化
膜等からなるゲート絶縁膜３１を５０〜１５０ｎｍの厚
さに成膜する。この工程において用いる原料ガスとして
は、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。

【００２２】次に、図２（ｂ）に示すように、ゲート絶
縁膜３１を形成したガラス基板１０の全面に、スパッタ
リング法等により、アルミニウム、タンタル、モリブデ
ン等の金属、又はこれらの金属のいずれかを主成分とす
る合金等の導電性材料を成膜した後、フォトリソグラフ
ィー法によりパターニングし、３００〜８００ｎｍの厚
さのゲート電極３２を形成する。すなわち、導電性材料
を成膜したガラス基板１０上にフォトレジストを塗布し
た後、フォトレジストの露光、現像、導電性材料のエッ
チング、フォトレジストの除去を行うことにより、導電
性材料をパターニングし、ゲート電極３２を形成する。

【００２３】次に、図２（ｃ）に示すように、ゲート電
極３２をマスクとして、約０．１×１０¹³〜約１０×１
０¹³／ｃｍ²のドーズ量で低濃度の不純物イオン（リン
イオン）を打ち込み、ゲート電極３２に対して自己整合
的に低濃度ソース領域２２ｂ、低濃度ドレイン領域２２
ｃを形成する。ここで、ゲート電極３２の直下に位置
し、不純物イオンが導入されなかった部分はチャネル領
域２２ａとなる。次に、図２（ｄ）に示すように、ゲー
ト電極３２より幅広のレジストマスク（図示略）を形成
して高濃度の不純物イオン（リンイオン）を約０．１×
１０¹⁵〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込
み、高濃度ソース領域２２ｄ、及び高濃度ドレイン領域
２２ｅを形成する。

【００２４】なお、ＬＤＤ（Lightly Doped Drain）構
造のソース領域及びドレイン領域を形成する代わりに、
低濃度の不純物の打ち込みを行わずにゲート電極３２よ
り幅広のレジストマスクを形成した状態で高濃度の不純
物（リンイオン）を打ち込み、オフセット構造のソース
領域及びドレイン領域を形成しても良い。また、ゲート
電極３２をマスクとして高濃度の不純物を打ち込み、セ
ルフアライン構造のソース領域及びドレイン領域を形成
しても良い。

【００２５】次に、図３（ａ）に示すように、ゲート電
極３２の表面側にＣＶＤ法等により、シリコン酸化膜等
からなる層間絶縁膜３３を３００〜８００ｎｍの厚さに
成膜する。この工程において用いる原料ガスとしては、
ＴＥＯＳと酸素ガスとの混合ガス等が好適である。次
に、レーザーアニール、炉アニール等によりアニールを
行うことにより、ソース領域２２ｂ、２２ｄ及びドレイ
ン領域２２ｃ、２２ｅに注入された不純物の活性化を行
う。次に、図３（ｂ）に示すように、所定のパターンの
レジストマスク（図示略）を形成した後、該レジストマ
スクを介して層間絶縁膜３３のドライエッチングを行
い、層間絶縁膜３３において高濃度ソース領域２２ｄ及
び高濃度ドレイン領域２２ｅに対応する部分にコンタク
トホール３４、３５をそれぞれ形成する。

【００２６】次に、図３（ｃ）に示すように、層間絶縁
膜３３の全面に、アルミニウム、チタン、窒化チタン、
タンタル、モリブデン、又はこれらの金属のいずれかを
主成分とする合金等の導電性材料を、スパッタリング法
等により成膜した後、フォトリソグラフィー法によりパ
ターニングし、４００〜８００ｎｍの厚さのソース電極
３６及びドレイン電極３７を形成する。すなわち、導電
性材料を成膜したガラス基板１０上にフォトレジストを
塗布した後、フォトレジストの露光、現像、導電性材料
のエッチング、フォトレジストの除去を行うことによ
り、導電性材料をパターニングし、ソース電極３６及び
ドレイン電極３７を形成する。以上のようにして、ｎチ
ャネル型の多結晶シリコンＴＦＴ１を製造することがで
きる。

【００２７】本実施形態の製造方法では、非晶質シリコ
ン膜２１をパターニングし、その形成面積を小さくして
から、フラッシュランプアニールを行う構成としている
が、ガラス基板１０の全面にフラッシュランプ光Ｌを照
射しても、フラッシュランプ光Ｌはパターニングされて
残った非晶質シリコン膜２１にのみほぼ選択的に吸収さ
れるので、非晶質シリコン膜２１を、非晶質シリコン膜
２１が吸収した光の熱により加熱（アニール）し、多結
晶化することができ、能動層として機能する多結晶シリ
コン膜２２を形成することができると共に、パターニン
グされて残った非晶質シリコン膜２１の形成部分のみが
ほぼ選択的に加熱されるので、非晶質シリコン膜２１に
発生する熱を大幅に抑制することができる。

【００２８】そして、このように、非晶質シリコン膜２
１に発生する熱を抑制することができる結果、非晶質シ
リコン膜２１からガラス基板１０に伝導される熱を大幅
に低減することができ、ガラス基板１０へのダメージを
著しく低減することができ、ガラス基板１０と非晶質シ
リコン膜２１との間に設ける下地保護膜１１の厚みを著
しく薄くすることができる。具体的には、下地保護膜１
１の厚みを１０μｍ未満とすることができ、例えば５０
０ｎｍ程度（１０μｍの１／２０程度）とすることがで
きる。

【００２９】また、本実施形態の製造方法では、非晶質
シリコン膜２１を多結晶化する方法として、フラッシュ
ランプアニールを採用しているので、非晶質シリコン膜
２１の多結晶化を行う工程において、ガラス基板１０全
面に一度に光を照射することができ、基板全面を一度に
処理することができる。したがって、本実施形態の製造
方法によれば、非晶質シリコン膜２１の多結晶化を行う
工程において、レーザーアニールを採用した場合のビー
ムとビームの重なり領域における結晶性のバラツキを解
消できる。また、基板全面を走査するための複雑な搬送
系は不要となるので、基板全体の処理時間を大幅に短縮
化することができ、能動層として機能する多結晶シリコ
ン膜２２を簡易に形成することができる。また、下地保
護膜１１を薄くできることに加えて、非晶質シリコン膜
２１の多結晶化を行う工程において、レーザーアニール
のように複雑な搬送系は不要であると共に、基板全体の
処理時間を大幅に短縮化することができるので、本実施
形態の製造方法は生産性に非常に優れている。

【００３０】さらに、本実施形態の製造方法によれば、
パターニングされて残った非晶質シリコン膜２１を集中
的にアニールすることができるので、単結晶に近い良質
な多結晶シリコン膜２２を形成することができ、移動度
等の特性に優れたＴＦＴ１を製造することができる。

【００３１】また、本実施形態の製造方法では、非晶質
シリコン膜をパターニングした後、フラッシュランプア
ニールにより非晶質シリコン膜の多結晶化を行う場合に
ついて説明したが、非晶質シリコン膜をパターニングせ
ずに、ガラス基板の全面に形成された非晶質シリコン膜
に対して、レーザーアニール等のフラッシュランプアニ
ール以外の方法により多結晶化を行い、多結晶シリコン
膜を形成し、多結晶シリコン膜を所定の形状にパターニ
ングした後、さらに、フラッシュランプアニールにより
再結晶化する構成としても良い。

【００３２】一度形成した多結晶シリコン膜を再結晶化
する場合には、粒径の拡大化と結晶欠陥の低減を図るこ
とができ、より結晶性の良い膜を得ることができるの
で、移動度等の特性に優れたＴＦＴを得ることができ好
適であるが、フラッシュランプアニール以外の方法によ
り形成された多結晶シリコン膜をパターニングしてから
フラッシュランプアニールにより再結晶化することによ
り、パターニングされて残った多結晶シリコン膜の形成
部分のみをほぼ選択的に加熱することができるので、多
結晶シリコン膜に発生する熱を大幅に抑制することがで
きる。その結果、本実施形態の製造方法と同様、再結晶
化を行う工程において、ガラス基板へのダメージを著し
く低減することができ、ガラス基板と多結晶シリコン膜
（非晶質シリコン膜）との間に設ける下地保護膜の厚み
を著しく薄くできるという効果を得ることができる。

【００３３】なお、本実施形態では、ｎチャネル型のＴ
ＦＴを製造する場合を例として説明したが、ｐチャネル
型のＴＦＴを製造する場合にも同様に適用することがで
きる。また、本実施形態の製造方法は、特に基板上に多
数のＴＦＴを形成するアクティブマトリクス型の液晶装
置やＥＬ装置等の表示装置を製造する場合に好適に適用
することができる。

【００３４】

【発明の効果】以上詳述したように、本発明の第１の
薄膜半導体装置の製造方法によれば、非晶質半導体膜を
パターニングした後、フラッシュランプアニールにより
多結晶化することを特徴としているので、多結晶化を行
う工程において、基板へのダメージを著しく低減するこ
とができ、基板と非晶質半導体膜との間に設ける下地保
護膜を厚くすることなく、能動層として機能する多結晶
半導体膜を簡易に形成することができる。また、本発明
の第２の薄膜半導体装置の製造方法によれば、形成され
た多結晶半導体膜をパターニングしてからフラッシュラ
ンプアニールにより再結晶化することを特徴としている
ので、再結晶化を行う工程において、基板へのダメージ
を著しく低減することができ、基板と多結晶半導体膜と
の間に設ける下地保護膜の厚みを薄くすることができ
る。

【図面の簡単な説明】

【図１】図１（ａ）〜（ｄ）は、本発明に係る実施形
態の薄膜半導体装置の製造方法を示す工程図である。

【図２】図２（ａ）〜（ｄ）は、本発明に係る実施形
態の薄膜半導体装置の製造方法を示す工程図である。

【図３】図３（ａ）〜（ｃ）は、本発明に係る実施形
態の薄膜半導体装置の製造方法を示す工程図である。

【符号の説明】

１多結晶シリコンＴＦＴ（薄膜半導体装置）１０ガラス基板１１下地保護膜２１非晶質シリコン膜（非晶質半導体膜）２２多結晶シリコン膜（多結晶半導体膜）３１ゲート絶縁膜３２ゲート電極３６ソース電極３７ドレイン電極Ｌフラッシュランプ光

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F052 AA02 AA25 CA09 DA02 DB01 DB03 FA19 FA22 HA01 JA01 5F110 AA01 AA16 AA17 BB01 CC02 DD02 DD13 DD25 EE03 EE04 EE06 FF02 FF03 FF29 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL03 HL04 HL06 HL23 HM14 HM15 NN04 NN23 NN35 PP02 PP03 PP13 PP29 QQ11

Claims

【特許請求の範囲】

【請求項１】多結晶半導体膜を備えた薄膜半導体装置
の製造方法において、基板上に膜厚が１０μｍ未満の絶縁膜からなる下地保護
膜を形成する工程と、前記下地保護膜上に非晶質半導体膜を形成する工程と、前記非晶質半導体膜を所定の形状にパターニングする工
程と、フラッシュランプ光を照射することにより、パターニン
グした前記非晶質半導体膜をアニールし、多結晶半導体
膜とする工程とを有することを特徴とする薄膜半導体装
置の製造方法。
【請求項２】多結晶半導体膜を備えた薄膜半導体装置
の製造方法において、基板上に膜厚が１０μｍ未満の絶縁膜からなる下地保護
膜を形成する工程と、前記下地保護膜上に非晶質半導体膜を形成する工程と、前記非晶質半導体膜を多結晶化し、多結晶半導体膜とす
る工程と、前記多結晶半導体膜を所定の形状にパターニングする工
程と、フラッシュランプ光を照射することにより、パターニン
グした前記多結晶半導体膜をアニールし、前記多結晶半
導体膜の再結晶化を行う工程とを有することを特徴とす
る薄膜半導体装置の製造方法。