JP2003303832A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 多結晶半導体膜を効率良く形成することがで
き、生産性に優れた半導体装置の製造方法を提供する。 【解決手段】 薄膜半導体装置の製造方法は、基板１０
上に所定パターンの半導体膜を形成する工程と、パター
ニングされた半導体膜を含む基板上にゲート絶縁膜３１
を形成する工程と、ゲート絶縁膜上にゲート電極３２ｇ
を形成する工程と、半導体膜の所定領域に選択的に不純
物を注入し、ソース領域２２ｄ及びドレイン領域２２ｅ
を形成する工程と、ゲート絶縁膜及びゲート電極上に層
間絶縁膜３３を形成する工程と、層間絶縁膜及びゲート
絶縁膜を貫通しソース領域及びドレイン領域に達するコ
ンタクトホールを形成する工程と、層間絶縁膜上及びコ
ンタクトホール内に導電膜３９を形成する工程と、半導
体膜に対し導電膜側とは異なる側からの光照射により熱
処理を行う工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置等に用い
られる薄膜トランジスタ(ＴＦＴ)等の半導体装置の製造
方法に係り、特に、半導体膜に対する熱処理により該半
導体膜の結晶化ないし不純物活性化を促進させる技術に
関するものである。

【０００２】

【従来の技術】液晶装置、エレクトロルミネッセンス
（ＥＬ）装置等の表示装置として、マトリクス状に配置
された多数の画素を、画素毎に駆動するために、各画素
に薄膜半導体装置である薄膜トランジスタ(ＴＦＴ)を設
けたアクティブマトリクス型の表示装置が知られてい
る。かかる用途に用いられるＴＦＴとしては、多結晶シ
リコンＴＦＴが広く用いられている。また、多結晶シリ
コンＴＦＴの製造プロセスとして、非晶質シリコンを熱
処理（アニール）して多結晶化するプロセスが知られて
いる。

【０００３】具体的には、基板の全面にシリコン酸化膜
等からなる下地保護膜（緩衝膜）を形成した後、該下地
保護膜の全面に半導体膜である非晶質シリコン膜を形成
する。次いで、この非晶質シリコン膜にエキシマーレー
ザー光を照射してレーザーアニール等を施すことによ
り、非晶質シリコンが多結晶化し、多結晶シリコン膜が
形成される。エキシマレーザーアニール法では、波長が
３０８ｎｍのＸｅＣｌエキシマレーザー、或いは波長が
２４９ｎｍのＫｒＦエキシマレーザーが一般的に用いら
れる。そして、この多結晶シリコン膜を所定の形状にパ
ターニングすることにより、能動層として機能する多結
晶シリコン膜を形成することができる。レーザー照射に
ついては、例えば、特開昭５８−１８６９４９号公報に
記載された例がある。

【０００４】さらに、パターニングされた多結晶シリコ
ン膜上に、ゲート絶縁膜及びパターニングしたゲート電
極を順次形成し、このゲート電極をマスクとして、多結
晶シリコン膜に対し、不純物イオンを注入し低濃度のソ
ース領域、ドレイン領域を形成する。この時、多結晶シ
リコン膜において、ゲート電極の直下に位置し、不純物
イオンが導入されなかった部分はチャネル領域となる。
不純物イオン注入後、層間絶縁膜を形成し、レーザーア
ニール等の方法により、ソース領域、ドレイン領域の不
純物の活性化を行うことで、活性化した多結晶シリコン
膜を形成することができる。そして、活性化した多結晶
シリコン膜に達するコンタクトホールを層間絶縁膜に貫
通させ、このコンタクトホール内及び層間絶縁膜上に、
ソース領域及びドレイン領域に接続するソース電極及び
ドレイン電極をパターニングして多結晶シリコンＴＦＴ
を得ている。

【０００５】

【発明が解決しようとする課題】このような方法により
多結晶シリコンＴＦＴを製造するに際して、非晶質シリ
コン膜を成膜した後にレーザーアニールを施す場合に
は、非晶質シリコン膜を比較的低温の熱処理で多結晶化
することができる一方、レーザー光に対する非晶質シリ
コン膜の光吸収率が低いため、光照射効率が低く、非晶
質シリコン膜を十分に結晶成長させることができないと
いう問題点がある。一般的に、非晶質シリコン膜の光吸
収率は、波長３００ｎｍの光に対しては１０％程度、波
長３００〜４００ｎｍの光に対しては１０〜４０％、波
長４００〜５００ｎｍの光に対しては４０〜７０％であ
ることが知られている。前述したように一般的に使われ
るレーザー光の波長は２４９ｎｍ或いは３０８ｎｍであ
るので、レーザー光の９０％程度は透過することとな
る。また、不純物イオンを注入し層間絶縁膜を成膜した
後、ソース領域及びドレイン領域に対するレーザーアニ
ールを施す場合においても、これらソース領域及びドレ
イン領域をレーザー光が透過する割合が高いため、光照
射効率が低く、十分な活性化ないし結晶化を行えない場
合がある。さらに、上記のような結晶成長ないし不純物
の活性化を促すために、光照射を余剰に行うと、光源の
消耗が進むばかりでなく、熱処理に長時間を要し生産性
向上の観点から好ましくない。

【０００６】そこで、本発明はこのような事情に鑑みて
なされたものであり、半導体膜の結晶化やソース領域及
びドレイン領域における不純物の活性化を効率良く行う
ことができ、生産性に優れた半導体装置の製造方法を提
供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、半導体膜を備え
た半導体装置の製造方法であって、基板上に所定パター
ンの半導体膜を形成する半導体膜形成工程と、パターニ
ングされた半導体膜を含む基板上にゲート絶縁膜を形成
するゲート絶縁膜形成工程と、ゲート絶縁膜上にゲート
電極を形成するゲート電極形成工程と、半導体膜の所定
領域に選択的に不純物を注入し、ソース領域及びドレイ
ン領域を形成する不純物注入工程と、ゲート絶縁膜及び
ゲート電極上に層間絶縁膜を形成する層間絶縁膜形成工
程と、層間絶縁膜及びゲート絶縁膜を貫通しソース領域
及びドレイン領域に達するコンタクトホールを形成する
コンタクトホール形成工程と、層間絶縁膜上及びコンタ
クトホール内に導電膜を形成する導電膜形成工程と、半
導体膜に対し導電膜側とは異なる側からの光照射により
熱処理を行う熱処理工程とを含むことを特徴とする。

【０００８】このような製造方法によると、ゲート電極
をマスクとして不純物を注入した後に、層間絶縁膜を形
成し、コンタクトホールを形成してソース電極及びドレ
イン電極となる導電膜を基板全面に形成する。そして、
前記導電膜側と異なる側から光を照射することとしたた
めに、透過して前記導電膜側に達した光を該導電膜の裏
面（前記層間絶縁膜と前記導電膜の接触面）にて反射さ
せることが可能となる。したがって、非晶質半導体膜に
吸収されなかった光（非晶質半導体膜を透過してしまっ
た光や、パターニングされた非晶質半導体膜の非形成領
域を通過した光）が、前記導電膜の裏面で反射されて、
再び非晶質半導体膜及び不純物が注入されたソース領
域、ドレイン領域及びゲート電極に照射することが可能
となるため、光照射効率が向上し、結晶成長及び不純物
の活性化及びゲート電極の低抵抗化を一層促進すること
が可能となる。また、光の利用効率が高まるため、光源
の消耗を抑制することができ、光源のエネルギーを低減
させることもできる。さらに、熱処理時間を短縮できる
ので、当該半導体装置の生産性を向上させることが可能
となる。また、光照射による熱処理により非晶質半導体
膜の多結晶化及び不純物の活性化を比較的低温で行うこ
とが可能となる。一方、本発明の製造方法においては、
導電膜に対しても光照射が行われるため、当該導電膜の
低抵抗化に寄与することも可能となり、また、反射光に
より非晶質半導体膜のゲート絶縁膜との界面における結
晶化効率を向上させることが可能となる。

【０００９】なお、前記導電膜を、光反射率の大きな金
属膜で構成すれば、光照射による結晶化及び不純物の活
性化がさらに促進される。また、前記導電膜は熱伝導率
の高い材質で構成することができ、この場合、熱は放熱
され易く、基板への熱によるダメージを回避することが
できる。さらに、光照射による熱処理が終了した後、前
記導電膜をパターニングする事によりソース電極及びド
レイン電極とすることができるので、工程数の増加には
ならない。

【００１０】また本発明は、ゲート絶縁膜形成工程の後
に、ゲート絶縁膜上にゲート電極用導電膜を形成し、半
導体膜に対しゲート電極用導電膜側とは異なる側からの
光照射により熱処理（第１熱処理）を行う工程を含むも
のとすることができる。この場合、半導体膜は熱処理に
より結晶化される。不純物注入後には、ゲート電極に重
なるチャネル領域の結晶性は保たれるものの、不純物が
注入されたソース領域及びドレイン領域はダメージを受
けて非晶質化している。不純物注入後の熱処理（第２熱
処理工程）においては、ソース領域及びドレイン領域に
注入された不純物の活性化と、不純物注入によりダメー
ジを受けたソース領域及びドレイン領域の結晶性の回復
とが行われることとなるのである。さらには、ゲート電
極の低抵抗化も実現される。

【００１１】なお、本発明の製造方法においては、熱処
理（第２熱処理工程）を行った後、導電膜を所定形状に
パターニングし、ソース領域及びドレイン領域にコンタ
クトホールを介して接続する導電膜からなるソース電極
及びドレイン電極を形成する工程を含むものとすること
ができる。このように熱処理後、導電膜をソース電極及
びドレイン電極となすべくパターニングすることで、活
性化率の高い半導体膜を備えた半導体装置（例えば多結
晶シリコンＴＦＴ等）を提供することが可能となり、ま
た、熱処理により導電膜が低抵抗化するため、ゲート電
極、ソース電極、ドレイン電極をそれぞれ低抵抗化する
ことが可能となる。

【００１２】本発明で用いる基板としては透明性ガラス
基板、例えば無アルカリガラス基板等を用いることがで
き、半導体膜は例えばシリコン膜等にて構成することが
できる。また、絶縁膜は例えばシリコン酸化膜、シリコ
ン窒化膜等にて構成することができ、導電膜は例えばＡ
ｌ（アルミニウム）、あるいは、タンタル、クロム、チ
タン、モリブデン等の金属膜、若しくは多結晶シリコン
膜等を主体として構成することができる。

【００１３】上記半導体膜形成工程においては、例えば
シリコン等の半導体材料をプラズマＣＶＤ法等により基
板全面に対しベタ状に成膜することができる。なお、基
板を保護するために、半導体膜形成工程の前に、シリコ
ン酸化膜等からなる下地保護膜（緩衝膜）を形成する下
地保護膜形成工程を含むものとすることもでき、例えば
スパッタリング法、プラズマＣＶＤ法、真空蒸着法等に
より基板全面に対しベタ状にシリコン酸化膜等を成膜す
ることができる。この場合、下地保護膜の膜厚を１０μ
ｍ以上とすることで、基板へのダメージを一層抑制する
ことが可能となる。

【００１４】上記パターニング工程においては、例えば
フォトリソグラフィ法を用いて半導体膜をパターニング
するものとすることができる。具体的には、レジストを
塗布した後に、マスク露光、現像、エッチング、レジス
ト除去の各工程を行うことによりパターン化した半導体
膜を得ることができる。

【００１５】上記ゲート絶縁膜形成工程においては、例
えばシリコン酸化物、シリコン窒化物等の絶縁材料をス
パッタリング法、プラズマＣＶＤ法、真空蒸着法等によ
り上記パターン化した半導体膜を含む基板上に、該半導
体膜を覆う態様で全面ベタ状に成膜することができる。
また、導電膜形成工程においては、例えばＡｌ等の反射
性金属導電膜をスパッタリング法、真空蒸着法等により
上記絶縁膜上に全面ベタ状に成膜することができる。

【００１６】上述したように、本発明の製造方法におい
て、導電膜は、上記熱処理工程（第２熱処理工程）にお
いて半導体膜側に光を反射させる機能を具備し、上述の
ような製造上の効果を発現する。ここで、導電膜には、
パターニングされた半導体膜に面する傾斜面若しくは湾
曲面を具備させることができ、この場合、半導体膜に面
する傾斜面若しくは湾曲面により、反射光が半導体膜に
集光されやすくなり、光利用効率を一層高くすることが
できる。これら傾斜面若しくは湾曲面は、パターニング
された半導体膜の外縁部の上方に形成することができ
る。この場合、半導体膜の外縁部において反射光が集光
し、結晶成長を一層高めることができるようになり、ひ
いては半導体層の界面における移動度等の電界応答性を
高めることが可能となる。また、パターニングされた半
導体膜の外縁部を裾野状（テーパー状）に構成すること
により、導電膜を成膜した際に、該裾野状の形状に対応
して、パターニングされた半導体膜に面する傾斜面若し
くは湾曲面を形成することができる。なお、本発明に言
う導電膜は、少なくとも２００ｎｍ〜６００ｎｍ程度の
波長の光を少なくとも反射する材料であればよく、例え
ば該波長光に対する反射率が５０％以上のもの、好まし
くは７０％以上のものを採用することができ、さらに好
ましくは９０％以上のものを採用することで本発明の効
果が一層高まることとなる。

【００１７】なお、上記熱処理工程（第１熱処理工程及
び／又は第２熱処理工程）においては、半導体膜に対し
フラッシュランプ光、エキシマーレーザー光、赤外線ラ
ンプ光のいずれかを照射するものとすることができる。
具体的には、フラッシュランプ光を用いたフラッシュラ
ンプアニール（ＦＬＡ）、エキシマーレーザー光を用い
たエキシマーレーザーアニール（ＥＬＡ）、赤外線ラン
プ光を用いた急速熱アニール（ＲＴＡ）により、半導体
膜において効果的に結晶成長（再結晶化も含む）や不純
物の活性化が進むこととなる。なかでも、フラッシュラ
ンプ光は、そのエネルギーピークが４００ｎｍ〜５００
ｎｍ付近にあるため、前述したように非晶質シリコンの
光吸収率が４０〜７０％と高く、結晶成長促進の観点か
ら好ましい。一方、ガラス基板の光吸収率は、約３５０
ｎｍ以下の波長領域において急激に増大することが知ら
れている。従って、レーザー光は、ガラス基板に吸収さ
れるのに対して、フラッシュランプ光はガラス基板には
殆ど吸収されないという違いがある。なお、熱処理工程
においては、光照射により熱処理を行うものの他、光照
射を伴いつつ熱処理を行うものも含むものとする。

【００１８】また、上記導電膜をパターニングし、ソー
ス電極及びドレイン電極を形成した後に、上記熱処理工
程（第２熱処理工程）を行うものとすることもできる。
この場合、導電膜の形成された領域（ソース電極及びド
レイン電極形成領域）について選択的に結晶化ないし不
純物活性化を促進することが可能となり、したがって該
形成領域において移動度等の電界応答性を向上させるこ
とができる。なお、この場合、上記形成領域において選
択的に光反射が行われるものとなるため、基板に対する
ダメージを低減できる効果も兼備している。

【００１９】

【発明の実施の形態】次に、本発明に係る実施形態につ
いて詳細に説明する。図１〜図３に基づいて、本発明に
係る半導体装置の製造方法について説明する。なお、本
実施形態では、ＣＭＯＳ型の多結晶シリコンＴＦＴを製
造する場合を例として説明する。図１〜図３はいずれ
も、本実施形態の半導体装置の製造方法を工程順に示す
概略断面図である。なお、各図において、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならせてある。

【００２０】はじめに、図１（ａ）に示すように、超音
波洗浄等により清浄化したガラス基板１０を用意した
後、基板温度が１５０〜４５０℃となる条件下で、ガラ
ス基板１０の全面に、シリコン酸化膜等の絶縁膜からな
る下地保護膜（緩衝膜）１１をプラズマＣＶＤ法等によ
り、例えば１０μｍ程度の厚さに成膜する（下地保護膜
形成工程）。この工程において用いる原料ガスとして
は、モノシランと一酸化二窒素との混合ガスや、ＴＥＯ
Ｓ（テトラエトキシシラン、Ｓｉ（ＯＣ₂Ｈ₅）₄）と酸
素、ジシランとアンモニア等が好適である。

【００２１】次に、図１（ｂ）に示すように、基板温度
が１５０〜４５０℃となる条件下で、下地保護膜１１を
形成したガラス基板１０の全面に、非晶質シリコン膜
（非晶質半導体膜）２１をプラズマＣＶＤ法等により３
０〜１００ｎｍの厚さに成膜する（非晶質半導体膜形成
工程）。この工程において用いる原料ガスとしては、ジ
シランやモノシランが好適である。

【００２２】次に、図１（ｃ）に示すように、非晶質シ
リコン膜２１をフォトリソグラフィー法により所望の形
状にパターニングする（パターニング工程）。すなわ
ち、非晶質シリコン膜２１上にフォトレジストを塗布し
た後、フォトレジストの露光、現像、非晶質シリコン膜
２１のエッチング、フォトレジストの除去を行うことに
より、非晶質シリコン膜２１のパターニングを行う。

【００２３】続いて、パターニングされた非晶質シリコ
ン膜２１を形成したガラス基板１０の全面に、図２
（ａ）に示すように、例えば３５０℃以下の温度件下
で、シリコン酸化膜、シリコン窒化膜等からなるゲート
絶縁膜３１をプラズマＣＶＤ法等により、例えば５０〜
１５０ｎｍの厚さに成膜する。なお、この工程において
用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合
ガス等が好適である。

【００２４】さらに、図２（ａ）に示すように、ゲート
絶縁膜３１上であって非晶質シリコン膜２１に対向する
位置に所定形状のゲート電極３２ｇをパターン形成す
る。具体的には、ゲート絶縁膜３１を形成したガラス基
板１０の全面に、スパッタリング法等により、導電性を
有するアルミニウム、タンタル、モリブデン等の金属、
又はこれらの金属のいずれかを主成分とする合金、若し
くは多結晶シリコン等の導電膜を成膜した後、該導電膜
をフォトリソグラフィー法により所定形状にパターニン
グする。すなわち、成膜した導電膜上にフォトレジスト
を塗布した後、フォトレジストの露光、現像、導電膜の
エッチング、フォトレジストの除去を行うことにより、
導電膜をパターニングしてゲート電極３２ｇを形成す
る。

【００２５】次に、図２（ｂ）に示すように、ゲート電
極３２ｇをマスクとして、非晶質シリコン膜２１に対
し、約０．１×１０¹³〜約１０×１０¹³／ｃｍ²のドー
ズ量で低濃度の不純物イオン（リンイオン）を打ち込
み、ゲート電極３２ｇに対して自己整合的に低濃度ソー
ス領域２２ｂ、低濃度ドレイン領域２２ｃを形成する。
ここで、ゲート電極３２ｇの直下に位置し、不純物イオ
ンが導入されなかった部分はチャネル領域２２ａとな
る。

【００２６】また、図２（ｃ）に示すように、ゲート電
極３２ｇより幅広のレジストマスク（図示略）を形成し
て高濃度の不純物イオン（リンイオン）を約０．１×１
０¹⁵〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込み、
高濃度ソース領域２２ｄ、及び高濃度ドレイン領域２２
ｅを形成する。これによりＬＤＤ（Lightly Doped Drai
n）構造のソース領域及びドレイン領域が形成される。

【００２７】なお、ＬＤＤ（Lightly Doped Drain）構
造のソース領域及びドレイン領域を形成する代わりに、
低濃度の不純物の打ち込みを行わずにゲート電極３２ｇ
より幅広のレジストマスクを形成した状態で高濃度の不
純物（リンイオン）を打ち込み、オフセット構造のソー
ス領域及びドレイン領域を形成しても良い。また、ゲー
ト電極３２ｇをマスクとして高濃度の不純物を打ち込
み、セルフアライン構造のソース領域及びドレイン領域
を形成しても良い。

【００２８】以上の工程により、ｎチャネル側のソース
領域及びドレイン領域を形成する一方、ｐチャネル側に
ついてもリンイオンの代わりにボロンイオンを打ち込む
ものとすれば、上記と同様の工程により該ｐチャネル側
のソース領域及びドレイン領域を形成することができ
る。なお、以下に示す各工程については、ｎチャネル側
及びｐチャネル側に共通の工程を施すものとする。

【００２９】次に、図３（ａ）に示すように、ゲート電
極３２ｇの表面側にＣＶＤ法等により、シリコン酸化膜
等からなる層間絶縁膜３３を３００ｎｍ〜８００ｎｍの
厚さに成膜する。この工程において用いる原料ガスとし
ては、ＴＥＯＳと酸素ガスとの混合ガス等が好適であ
る。

【００３０】また、図３（ｂ）に示すように、所定のパ
ターンのレジストマスク（図示略）を形成した後、該レ
ジストマスクを介して層間絶縁膜３３のドライエッチン
グを行い、層間絶縁膜３３において高濃度ソース領域２
２ｄ及び高濃度ドレイン領域２２ｅに対応する部分にコ
ンタクトホール３４、３５をそれぞれ形成する。

【００３１】さらに、図３（ｃ）に示すように、層間絶
縁膜３３の全面に、アルミニウム、チタン、窒化チタ
ン、タンタル、モリブデン、又はこれらの金属のいずれ
かを主成分とする合金、若しくは多結晶シリコンを主成
分とする材料等の第２の導電膜３９を、スパッタリング
法等によりベタ状に成膜する。

【００３２】そして、図４（ａ）に示すように、キセノ
ンフラッシュランプ等のフラッシュランプ（図示略）
を、非晶質シリコン膜２１を介して第２の導電膜３９と
対向配置させ（すなわち図４において、ガラス基板１０
の下方にフラッシュランプを対向配置）、フラッシュラ
ンプ光Ｌを照射させつつ熱処理を行う（熱処理工程）。
具体的には、減圧雰囲気下、窒素雰囲気中で、パターン
化した非晶質シリコン膜２１を形成したガラス基板１０
の裏面側（非晶質シリコン膜が形成されていない側）か
らフラッシュランプ光Ｌを照射し熱処理を行う。

【００３３】このような熱処理により、パターニングし
た非晶質シリコン膜２１が結晶化されるとともに、ソー
ス領域２２ｂ、２２ｄ及びドレイン領域２２ｃ、２２ｅ
に注入された不純物イオンが活性化され、能動層として
機能する多結晶シリコン膜２２となる（図４（ｂ）参
照）。なお、配置するフラッシュランプの個数や大きさ
等を適宜設計することにより、基板全面にフラッシュラ
ンプ光Ｌを照射することができ、基板全面を一括処理す
ることができる。フラッシュランプから基板への光照射
エネルギーは例えば１５〜５０Ｊ／ｃｍ²、光照射時間
は０．１ｍ〜数ｍｓｅｃに設定し、一回もしくは複数回
照射すれば良い。

【００３４】続いて、第２の導電膜３９をフォトリソグ
ラフィー法によりパターニングし、図４（ｂ）に示すよ
うな厚さ４００ｎｍ〜８００ｎｍのソース電極３６及び
ドレイン電極３７を形成する。具体的には、第２の導電
膜３９を成膜したガラス基板１０上にフォトレジストを
塗布した後、フォトレジストの露光、現像、導電性材料
のエッチング、フォトレジストの除去を行うことによ
り、第２の導電膜３９をパターニングし、ソース電極３
６及びドレイン電極３７を形成する。以上のようにし
て、ＣＭＯＳ型の多結晶シリコンＴＦＴ１を製造するこ
とができる。

【００３５】このような本実施形態の製造方法による
と、パターニングした非晶質シリコン膜２１に不純物イ
オンを注入した後、該非晶質シリコン膜２１を覆う第２
の導電膜３９を積層し、この第２の導電膜３９と異なる
側、すなわちガラス基板１０側から非晶質シリコン膜２
１に光照射することとしたために、非晶質シリコン膜２
１に吸収されずに第２の導電膜３９側に達した光を、該
第２の導電膜３９にて反射させることが可能となる。し
たがって、非晶質シリコン膜２１に吸収されなかった光
を反射光として、再び非晶質シリコン膜２１の照射に利
用することが可能となるため、光照射効率が向上し、シ
リコン膜の結晶化ないし不純物イオンの活性化を一層促
進することが可能となる。また、光の利用効率が高まる
ため、フラッシュランプ等の光源の消耗を抑制すること
ができ、該光源のエネルギーを低減させることもでき
る。さらに、熱処理工程にかかる時間を短縮し、多結晶
シリコンＴＦＴ１の生産性を向上させることが可能とな
る。

【００３６】なお、本実施形態では、ＣＭＯＳ型のＴＦ
Ｔを製造する場合を例として説明したが、Ｎチャネル型
及びＰチャネル型のＴＦＴを製造する場合にも同様の熱
処理工程を適用することができる。また、本実施形態の
製造方法は、特に基板上に多数のＴＦＴを形成するアク
ティブマトリクス型の液晶装置やＥＬ装置等の表示装置
を製造する場合に好適に適用することができる。さら
に、光照射を行うための光源としては、フラッシュラン
プ以外にも、エキシマーレーザー光源、赤外線ランプ等
を用いることも可能である。

【００３７】また、本実施形態では、非晶質シリコン膜
２１の多結晶化を促進するばかりでなく、一度結晶化し
たシリコン膜を再結晶化する効果も備えている。したが
って、ガラス基板１０上に多結晶シリコン膜を形成し、
これを所定形状にパターニングした後に、不純物イオン
注入及び導電膜形成を行い、ガラス基板１０側から光照
射による熱処理を行うことで、多結晶シリコン膜の再結
晶化と、不純物イオンの活性化を行うことが可能とな
る。

【００３８】以下、非晶質シリコン膜２１を多結晶化し
た後に熱処理を行う場合の概略について説明する。ま
ず、図７（ａ）に示すように、ゲート絶縁膜３１上にゲ
ート電極用の第１の導電膜３２を全面ベタ状に形成す
る。次に、図７（ｂ）に示すように、ガラス基板１０の
裏側から上記と同様のフラッシュランプ光を照射させつ
つ熱処理を行う（第１熱処理工程）。このような熱処理
により、パターニングした非晶質シリコン膜２１が結晶
化され、図７（ｃ）に示すように多結晶シリコン膜２２
となる。

【００３９】その後、多結晶シリコン膜２２に、図２と
同様に不純物イオンを注入し、層間絶縁膜３３の積層、
コンタクトホール３４，３５の形成、反射性第２の導電
膜３９の成膜を行った後に、光照射により熱処理を行い
（第２熱処理工程）、さらに反射性第２の導電膜３９を
パターニングしてソース電極及びドレイン電極を形成す
る。以上の工程により、上記同様、多結晶シリコンＴＦ
Ｔを得ることができ、この場合、第１の熱処理により非
晶質シリコン膜２１を多結晶化し、その多結晶シリコン
膜２２を第２の熱処理により再結晶化及び不純物イオン
活性化を行うものとしたために、半導体膜の活性が非常
に高く、移動度等の特性に非常に優れた半導体装置（多
結晶シリコンＴＦＴ）が製造されることとなる。

【００４０】以下、上記実施形態について適用可能な変
形例について説明する。図５は、光照射率を更に向上さ
せるための構成であって、第２の導電膜３９に集光手段
を具備させ、反射光を一層非晶質シリコン膜２１（多結
晶シリコン膜に対しても適用可能）に集光できる構成と
した例である。具体的には、非晶質シリコン膜２１の外
縁部を、該外縁部が傾斜面２１ａを備えるべく裾野状に
パターニングし、これにゲート絶縁膜３１及び第２の導
電膜３９等を全面ベタ状に成膜するものとした。したが
って、第２の導電膜３９の内面には、非晶質シリコン膜
２１の外縁部の上方に、該外縁部の裾野状形状に沿っ
て、非晶質シリコン膜２１に面する傾斜面（若しくは湾
曲面）３３ａを備えることとなる。

【００４１】このような非晶質シリコン膜２１に面した
傾斜面３３ａにより、反射光は非晶質シリコン膜２１に
集光されることとなる。したがって、非晶質シリコン膜
２１に対する光照射効率が一層高まり、該非晶質シリコ
ン膜２１の結晶成長を一層高めることができるようにな
る。また、非晶質シリコン膜２１（若しくは結晶化した
多結晶シリコン膜２２）の外縁部に重点的に光照射が行
われるようになり、当該外縁部における結晶成長が促進
され、シリコン膜の界面付近（外縁部に対応する位置）
での移動度等の電界応答性を高めることが可能となる。

【００４２】次に図６は、熱処理工程を行う前に、すな
わち非晶質シリコン膜２１（多結晶シリコン膜２２につ
いても適用可能）の結晶化（再結晶化）を行う前に、第
２の導電膜３９をパターニングする例を示したものであ
る。この場合、第２の導電膜３９のパターニングにより
所定形状のソース電極３６及びドレイン電極３７が形成
され、その後の熱処理工程においては、ソース電極３６
及びドレイン電極３７の形成領域のみにおいて光が反射
されることとなり、ソース電極３６及びドレイン電極３
７の非形成領域では光が反射されないこととなる。した
がって、非晶質シリコン膜２１（多結晶シリコン膜２
２）において、ソース電極３６及びドレイン電極３７の
形成された領域に対応する領域のみ結晶化、再結晶化、
不純物イオン活性化が促進されることとなり、該領域に
おいて移動度等の電界応答性を高めることが可能とな
る。

【００４３】

【発明の効果】以上詳述したように、本発明の半導体装
置の製造方法によれば、パターニングした半導体膜に不
純物イオンを注入した後、その半導体膜を有する基板上
に層間絶縁膜を積層し、コンタクトホール形成後、導電
膜を積層して、該導電膜と半導体膜を介して対向する基
板側から光を照射することとしたために、基板を透過
し、半導体膜に吸収されずに導電膜側に達した光を、導
電膜にて反射させることが可能となる。したがって、半
導体膜に吸収されなかった光を反射光として、再び半導
体膜の照射に利用することが可能となるため、光照射効
率が向上し、結晶成長ないし不純物イオンの活性化を一
層促進することが可能となる。

【図面の簡単な説明】

【図１】 本発明に係る実施形態の半導体装置の製造方
法を示す工程図である。

【図２】 図１に続く、本発明に係る実施形態の半導体
装置の製造方法を示す工程図である。

【図３】 図２に続く、本発明に係る実施形態の半導体
装置の製造方法を示す工程図である。

【図４】 図３に続く、本発明に係る実施形態の半導体
装置の製造方法を示す工程図である。

【図５】 非晶質半導体膜に対して光照射を行う工程の
変形例について詳細を示す説明図である。

【図６】 非晶質半導体膜に対して光照射を行う工程の
変形例について詳細を示す説明図である。

【図７】 非晶質半導体膜を多結晶半導体膜とした後に
光照射を行う工程を示す説明図である。

【符号の説明】

１ 多結晶シリコンＴＦＴ（薄膜半導体装置） １０ ガラス基板 １１ 下地保護膜 ２１ 非晶質シリコン膜（非晶質半導体膜） ２２ 多結晶シリコン膜（多結晶半導体膜） ３１ ゲート絶縁膜 ３２ 第１の導電膜 ３２ｇ ゲート電極 ３６ ソース電極 ３７ ドレイン電極 ３９ 第２の導電膜 Ｌ フラッシュランプ光

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 AA02 AA24 AA25 BB07 DA02 DB03 HA01 HA07 JA01 JA04 5F110 AA01 AA03 BB04 CC02 DD02 DD13 EE03 EE04 EE06 EE09 EE43 EE44 FF02 FF03 FF27 FF28 FF30 GG02 GG13 GG22 GG25 GG45 HJ01 HJ04 HJ23 HL03 HL04 HL06 HL08 HL23 HM14 HM15 NN02 NN04 NN23 NN35 PP01 PP02 PP03 PP16 PP27 PP40 QQ11

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体膜を備えた半導体装置の製造方法
   であって、 基板上に所定パターンの半導体膜を形成する工程と、 パターニングされた半導体膜を含む前記基板上にゲート
   絶縁膜を形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記半導体膜の所定領域に選択的に不純物を注入し、ソ
   ース領域及びドレイン領域を形成する工程と、 前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を
   形成する工程と、 前記層間絶縁膜及び前記ゲート絶縁膜を貫通し前記ソー
   ス領域及び前記ドレイン領域に達するコンタクトホール
   を形成する工程と、 前記層間絶縁膜上及び前記コンタクトホール内に導電膜
   を形成する工程と、 前記半導体膜に対し前記導電膜側とは異なる側からの光
   照射により熱処理を行う工程と、 を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記熱処理を行った後、前記導電膜を所
   定形状にパターニングし、前記ソース領域及び前記ドレ
   イン領域にコンタクトホールを介して接続する前記導電
   膜からなるソース電極及びドレイン電極を形成する工程
   を含むことを特徴とする請求項１に記載の半導体装置の
   製造方法。
3. 【請求項３】 前記ゲート絶縁膜を形成した後に、該ゲ
   ート絶縁膜上にゲート電極用導電膜を形成し、前記半導
   体膜に対し該ゲート電極用導電膜側とは異なる側からの
   光照射により熱処理を行う工程を含み、該ゲート電極用
   導電膜を所定形状にパターニングして前記ゲート電極を
   形成することを特徴とする請求項１又は２に記載の半導
   体装置の製造方法。
4. 【請求項４】 前記導電膜が、前記パターニングされた
   半導体膜に面する傾斜面若しくは湾曲面を具備してなる
   ことを特徴とする請求項１ないし３のいずれか１項に記
   載の半導体装置の製造方法。
5. 【請求項５】 前記傾斜面若しくは湾曲面が、前記パタ
   ーニングされた半導体膜の外縁部の上方に形成されてい
   ることを特徴とする請求項４に記載の半導体装置の製造
   方法。
6. 【請求項６】 前記パターニングされた半導体膜の外縁
   部が、裾野状に構成されてなることを特徴とする請求項
   １ないし５のいずれか１項に記載の半導体装置の製造方
   法。
7. 【請求項７】 前記光照射により熱処理を行う工程にお
   いて、前記半導体膜に対しフラッシュランプ光、エキシ
   マーレーザー光、赤外線ランプ光のいずれかを照射する
   ことを特徴とする請求項１ないし６のいずれか１項に記
   載の半導体装置の製造方法。