CN1971910B - 液晶显示装置、像素阵列基板及防止显示面板闪烁的方法 - Google Patents

Abstract

一种防止显示面板闪烁的方法及使用此方法的液晶显示装置与像素阵列基板。使用此方法之显示面板至少包括多个像素，而每一个像素系由一条数据配线与一条扫瞄配线所驱动，且每一个像素至少具有一像素电极以及由一第一电极与一第二电极耦合成的一个像素储存电容，像素电极并电性连接第一电极。此防止显示面板闪烁的方法系使像素储存电容中第一电极与第二电极之耦合面积随对应之像素至对应之扫描配线之输入端的距离增加而减少。

Description

液晶显示装置、像素阵列基板及防止显示面板闪烁的方法

技术领域

本发明是有关於一种提高显示面板之显示品质的方法及使用此方法的液晶显示装置(Liquid Crystal Display，LCD)与像素阵列基板(pixelarray substrate)，且特别是有关於一种防止显示面板闪烁(flicker)的方法及使用此方法的液晶显示装置与像素阵列基板。

背景技术

针对多媒体社会之急速进步，多半受惠於半导体元件或人机显示装置的飞跃性进步。就显示装置而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性之平面显示装置已逐渐成为市场之主流。而在各种平面显示装置中，薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置(Liquid Crystal Display，LCD)又为目前技术最为成熟的平面显示装置。

图1绘示为一习知薄膜晶体管液晶显示装置的电路示意图。请参照图1，一般液晶显示装置位於同一列上的像素P_10A、P_10B、P_10C...之薄膜晶体管TFT_10A、TFT_10B、TFT_10C...皆由同一条扫瞄配线(scanline)S10进行驱动。当扫瞄配线S10提供足够的开启电压时，连接至扫瞄配线S10的薄膜晶体管TFT_10A、TFT_10B、TFT_10C..就会被打开，以使各条数据配线D10所搭载的数据(电压位准)能够写入像素P_10A、P_10B、P_10C...。当上述写入动作完成後，薄膜晶体管TFT_10A、TFT_10B、TFT_10C...就会被关闭，并藉由液晶电容C_LC与像素储存电容C_ST等保持各像素P_10A、P_10B、P_10C...内像素电极(pixel electrode)的电压位准。

然而，当薄膜晶体管TFT_10A、TFT_10B、TFT_10C...被关闭时，各像素P_10A、P_10B、P_10C...内之像素电极的电压位准(level)很容易受到其他周围电压改变的影响而变动，此电压变动量称为馈通电压(Feed-through voltage)，以下以V_FD表示之。馈通电压可表示为：

V_FD＝[C_GD/(C_LC+C_ST+C_GD)]×ΔV_G    (1)

其中，方程式(1)内的C_LC为液晶电容，C_ST为像素储存电容，C_GD为薄膜晶体管之栅极与漏极间之电容，ΔV_G则为扫瞄配线在开启与关闭薄膜晶体管时的电压差。在液晶显示装置之作动原理中，主要就是藉由施加於液晶分子的电场大小来改变液晶分子的旋转角度，进而表现出各种灰阶变化。由於施加於液晶分子的电场大小是由各像素的像素电极与一共用电极(common electrode)的电压差所决定，因此当像素电极的电压位准受馈通电压V_FD影响而改变时，就会影响液晶显示装置的显示效果。

一般而言，经由调整共用电极之电压位准便可以消除馈通电压V_FD所造成之影响。然而，由於扫描配线内的电阻及其他电容的影响，使得ΔV_G会随著像素距离扫描配线的输入端(input end)越远而越小，亦即图1所示之像素P_10A、P_10B、P_10C的ΔV_G会呈现(ΔV_G)A＞(ΔV_G)B＞(ΔV_G)C的现象。因此，根据方程式(1)，当各像素的C_LC、C_ST、C_GD都相同时，像素P_10A、P_10B、P_10C的ΔV_FD就会呈现(ΔV_FD)A＞(ΔV_FD)B＞(ΔV_FD)C的现象，无法经由调整共用电极之电压位准来消除V_FD所造成的影响，进而使得液晶显示装置之画面发生闪烁的情形。

美国专利案号6028650即是为了解决前述缺失之发明。请参考图2，其绘示为一习知薄膜晶体管液晶显示装置之像素阵列的上视图。请参照图2，像素P_20A、P_20B与P_20C系由同一条扫描配线S20所驱动，而扫描配线S20的输入端系位於图2中的左侧。在此像素阵列中，更设计有穿过各像素的共用配线C20，其作用系与各像素之像素电极耦合为像素储存电容C_AT。同时，共用配线C20在各像素内之面积系随像素与扫瞄配线之输入端的距离增加而减少。如此一来，在像素P_20A、P_20B与P_20C中即可获得(C_ST)A＞(C_ST)B＞(C_ST)C之结果。根据方程式(1)，当像素P_20A、P_20B与P_20C中(C_ST)A＞(C_ST)B＞(C_ST)C，而C_LC与C_GD皆相同时，虽然各像素呈现(ΔV_G)A＞(ΔV_G)B＞(ΔV_G)C之现象，但馈通电压V_FD仍可保持(V_FD)A≈(V_FD)B≈(V_FD)C之关系，进而解决画面闪烁的问题。

然而，由於共用配线之材质为不透光的金属，因此在采用上述习知设计的薄膜晶体管液晶显示装置中，就会存在各像素之开口率不同的缺点，并影响液晶显示装置之显示效果甚钜。

发明内容

本发明的目的就是在提供一种像素阵列基板，适於调整各像素区的馈通电压值。

本发明的再一目的是提供一种液晶显示装置，适於提升液晶显示装置之显示品质。

本发明的另一目的是提供一种防止显示面板闪烁的方法，适於提升显示面板之显示品质。

本发明提出一种像素阵列基板，其包括一基板、一第一图案化导体层、一第二图案化导体层以及多个像素电极。第一图案化导体层系配置於基板上，且至少包括多条第一配线。第二图案化导体层系配置於基板上，且至少包括多条第二配线与多个电容电极。其中，各条第二配线与第一配线共同定义出多个像素区，而各个电容电极分别与各像素区中第一图案化导体层叠置，且第二配线与第一配线在各个交会处系分别构成一个有源元件。各个像素电极分别配置於基板上之各像素区中，且每一个像素电极系与对应之有源元件及对应之电容电极电性连接。

其中，上述电容电极与第一图案化导体层系耦合为多个像素储存电容，且电容电极与第一图案化导体层之耦合面积系随对应之像素区至对应之扫描配线之输入端的距离增加而减少。

本发明再提出一种液晶显示装置，其包括上述之像素阵列基板、配置於像素阵列基板上方的一对向基板以及配置於对向基板与像素阵列基板之间的一液晶层。

在此液晶显示装置中，例如更包括一背光模组，而像素阵列基板、对向基板以及液晶层系配置於背光模组上。

另外，在上述像素阵列基板与液晶显示装置中，电容电极的面积例如系随对应之像素区至对应之扫描配线之输入端的距离增加而减少。

此外，第一图案化导体层在像素区中的覆盖率例如实质上相同，且电容电极例如完全位於第一图案化导体层上方。

再者，电容电极例如位於第一配线上方。或者，第一图案化导体层例如更包括多条共用配线，其分别位於各条第一配线之间，而电容电极例如位於共用配线上方。

另外，前述之有源元件例如系薄膜晶体管。

本发明另提出一种防止显示面板闪烁的方法。其中，显示面板至少包括多个像素，而每一个像素系由一条数据配线与一条扫瞄配线所驱动，且每一个像素至少具有一像素电极以及由一第一电极与一第二电极耦合成的一个像素储存电容，像素电极并电性连接第一电极。此防止显示面板闪烁的方法系使像素储存电容中第一电极与第二电极之耦合面积随对应之像素至对应之扫描配线之输入端的距离增加而减少。

另外，在此防止显示面板闪烁的方法中，例如系使第一电极的面积随对应之像素至对应之扫描配线之输入端的距离增加而减少。

综上所述，在本发明之防止显示面板闪烁的方法及使用此方法的液晶显示装置与像素阵列基板中，可藉由改变像素储存电容而将同一条扫瞄配线上各像素之馈通电压调整为一致，进而提升显示品质。

为让本发明之上述和其他目的、特徵和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示为一习知薄膜晶体管液晶显示装置的电路示意图。

图2绘示为一习知薄膜晶体管液晶显示装置之像素阵列的上视图。

图3A～3C绘示为本发明三种实施例之像素阵列基板的局部上视图。

图4绘示为图3A中沿I-I线之剖面图。

图5绘示为本发明一实施例之像素阵列基板的局部上视图。

图6绘示为本发明一实施例之液晶显示装置的示意图。

具体实施方式

图3A～3C绘示为本发明三种实施例之像素阵列基板的局部上视图，而图4绘示为图3A中沿I-I线之剖面图。请参照图3A与图4，本实施例之像素阵列基板100主要包括一基板110、一第一图案化导体层120、一第二图案化导体层130以及多个像素电极140。其中，第一图案化导体层120系配置於基板110上，且第一图案化导体层120至少包括多条扫瞄配线S100。在此实施例中，第一图案化导体层120更包括多条共用配线C100，其分别位於各条扫瞄配线S100之间。第二图案化导体层130亦配置於基板110上方，并藉由一绝缘层125而与第一图案化导体层120隔开。同时，第二图案化导体层130至少包括多条数据配线D100与多个电容电极132a、132b、132c、...。一般而言，第一图案化导体层120与第二图案化导体层130之材质皆为导电性较佳的但不透光的金属材质。

请继续参照图3A与图4，各条数据配线D100与扫瞄配线S100共同定义出多个像素区R_100A、R_100B、R_100C、...。各个电容电极132a、132b、132c、...分别位於对应之像素区R_100A、R_100B、R_100C、...中第一图案化导体层120的上方。例如，各个电容电极132a、132b、132c、...分别位於对应之像素区R_100A、R_100B、R_100C、...中扫瞄配线S100或共用配线C100上方，而在本实施例中系以位於共用配线C100上方为例。

另外，各条数据配线D100与扫瞄配线S100在其交会处系分别构成一个有源元件A100。在本实施例中，有源元件A100例如是薄膜晶体管，但有源元件A100也可以是例如二极体或其他适当的有源元件。此外，各个像素电极140分别配置於基板110上之各像素区R_100A、R_100B、R_100C、...中，且每一个像素电极140系与对应之有源元件A100及对应之电容电极132a、132b、132c、...电性连接。同时，像素电极140与第二图案化导体层130之间更配置有一绝缘层135。

其中，上述电容电极132a、132b、132c、...与第一图案化导体层120(在本实施例中为共用配线C100)系耦合为多个像素储存电容C_ST，且电容电极132a、132b、132c、...与第一图案化导体层120之耦合面积系随对应之像素区R_100A、R_100B、R_100C、...至对应之扫描配线S100之输入端的距离增加而减少。在本实施例中，扫描配线S100系由位於图3A中左侧之驱动电路所驱动，因此在像素区R_100A、R_100B、R_100C中的各个像素储存电容C_ST会具有(C_ST)A＞(C_ST)B＞(C_ST)C的关系。

为使电容电极132a、132b、132c、...与第一图案化导体层120之耦合面积随对应之像素区R_100A、R_100B、R_100C、...至对应之扫描配线S100之输入端的距离增加而减少，其中一种作法系使电容电极132a、132b、132c、...的面积随对应之像素区R_100A、R_100B、R_100C、...至对应之扫描配线S100之输入端的距离增加而减少。

此外，为使各个像素区R_100A、R_100B、R_100C、...之开口率能彼此相同，可如图3A所绘示般将第一图案化导体层120在像素区R_100A、R_100B、R_100C、...中的覆盖率设计成实质上相同，并使电容电极132a、132b、132c、...完全位於第一图案化导体层120(在本实施例中为共用配线C100)上方。

当然，除了上述作法以外，也可如图3B所示般将所有电容电极132d、132e、132f、...之面积设计为实质上相同，而改将共用配线C102在各像素区R_100D、R_100E、R_100F、...中的面积设计为随对应之像素区R_100D、R_100E、R_100F、...至对应之扫描配线S100之输入端的距离增加而减少，例如将共用配线C102在各像素区R_100D、R_100E、R_100F、...中的线宽设计为随对应之像素区R_100D、R_100E、R_100F、...至对应之扫描配线S100之输入端的距离增加而减少，亦可获得电容电极132d、132e、132f、...与第一图案化导体层之耦合面积随对应之像素区R_100D、R_100E、R_100F、...至对应之扫描配线S100之输入端的距离增加而减少的目的，同时保持各个像素区R_100D、R_100E、R_100F、...之开口率彼此相同的结果。

值得注意的是，除了上述将电容电极与共用配线两者其中之一在各个像素区中的面积设计为实质上相同，并改变另一者的面积之作法以外，也可如图3C所示般同时改变两者的面积，例如混合使用前述两种设计方式，只要能使电容电极132g、132h、132i、...与第一图案化导体层之耦合面积随对应之像素区R_100G、R_100H、R_100I、...至对应之扫描配线S100之输入端的距离增加而减少即可。

承上所述，根据方程式(1)，由於在图3A中像素区R_100A、R_100B、R_100C内的各个像素储存电容C_ST具有(C_ST)A＞(C_ST)B＞(C_ST)C的关系，且(ΔV_G)A＞(ΔV_G)B＞(ΔV_G)C，因此在适当调整各个像素储存电容C_ST後即可获得馈通电压(V_FD)A≈(V_FD)B≈(V_FD)C之结果。

另外，在本实施例中虽然共用配线C100也会与其上方之像素电极140耦合而产生电容作用，但因为相较之下电容电极132a、132b、132c、...与共用配线C100之距离近了许多，因此藉由变化电容电极132a、132b、132c、...之面积即可达成调整馈通电压之目的。同时，共用配线C100上方之像素电极140亦可视需要而移除。

图5绘示为本发明一实施例之像素阵列基板的局部上视图。请参照图5，本实施例之像素阵列基板200与图3之像素阵列基板100的差异在於，电容电极232a、232b、232c、...系分别位於对应之像素区R_200A、R_200B、R_200C、...旁的扫瞄配线S200上方。由於电容电极232a、232b、232c、...与扫瞄配线S200之耦合面积随对应之像素区R_200A、R_200B、R_200C、...至扫描配线S200之输入端的距离增加而减少，因此同样可达到将各像素区R_200A、R_200B、R_200C、...之馈通电压调整为一致的目的。

图6绘示为本发明一实施例之液晶显示装置的示意图。请参照图6，本实施例之液晶显示装置300主要包括一像素阵列基板310、配置於像素阵列基板310上方的一对向基板320以及配置於对向基板320与像素阵列基板310之间的一液晶层330。其中，像素阵列基板310例如是图3之像素阵列基板100、图5之像素阵列基板200或其他符合本发明之特徵与精神的像素阵列基板。另外，液晶显示装置300例如更包括一背光模组340，而像素阵列基板310、对向基板320以及液晶层330系配置於背光模组340上。背光模组340之功用系提供液晶显示装置300在显示画面时所需的光源。换言之，当液晶显示装置300系使用外界光源或藉助其他光源装置提供光源时，也就不需要配设背光模组340。

在上述内容中主要介绍了两种实施例之像素阵列基板以及使用此像素阵列基板的液晶显示装置，然而两种实施例之像素阵列基板主要都是应用了一种防止显示面板闪烁的方法，以下将对此方法做说明。

本发明之防止显示面板闪烁的方法主要系应用於一显示面板中。以液晶显示装置为例，显示面板主要包括了像素阵列基板、液晶层及对向基板。当然，显示面板也可为有机电致发光显示面板或其他显示面板，但必须符合下列条件：此显示面板至少包括多个像素，而每一个像素系由一条数据配线与一条扫瞄配线所驱动，且每一个像素至少具有一像素电极以及由一第一电极与一第二电极耦合成的一个像素储存电容，像素电极并电性连接第一电极。此防止显示面板闪烁的方法主要系使像素储存电容中第一电极与第二电极之耦合面积随对应之像素至对应之扫描配线之输入端的距离增加而减少。

以图3与图5为例，第一电极即是图3之电容电极132a、132b、132c、...与图5之电容电极232a、232b、232c、...，而第二电极可为图3之共用配线C100与图5之扫瞄配线S200，而第一电极的面积系随对应之像素至对应之扫描配线之输入端的距离增加而减少。当然，也可藉由改变第二电极之面积或同时改变第一电极与第二电极之面积的方式而达到同样结果。总之，也就是第一电极与第二电极之耦合面积随对应之像素至对应之扫描配线之输入端的距离增加而减少。

综上所述，在本发明之防止显示面板闪烁的方法及使用此方法的液晶显示装置与像素阵列基板中，由於各个像素储存电容中两个电极之耦合面积随对应之像素至对应之扫描配线之输入端的距离增加而减少，因此可将同一条扫瞄配线上各像素之馈通电压调整为一致，进而提升显示品质。同时，由於作为像素储存电容之电极之一的共用配线或扫瞄配线皆已存在於目前常用之像素阵列基板中，因此只需在固有架构中做小幅改变即可提升显示品质，而不会增加太多成本。再者，由於本发明可在不改变各像素区之开口率的前提下将各像素之馈通电压调整为一致，因此可避免造成画面显示不均的缺点。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之保护范围当视後附之权利要求所界定者为准。

主要元件符号说明

D10：数据配线

S10、S20：扫瞄配线

C20：共用配线

TFT_10A、TFT_10B、TFT_10C：薄膜晶体管

P_10A、P_10B、P_10C、P_20A、P_20B、P_20C：像素

C_LC：液晶电容

C_GD：栅极与漏极间之电容

C_ST：像素储存电容

100、200、310：像素阵列基板

110、210：基板

120：第一图案化导体层

125、135：绝缘层

130：第二图案化导体层

132a、132b、132c、132d、132e、132f、132g、132h、132i、232a、232b、232c：电容电极

140：像素电极

300：液晶显示装置

320：对向基板

330：液晶层

340：背光模组

R_100A、R_100B、R_100C、R_100D、R_100E、R_100F、R_100G、R_100H、R_100I、R_200A、R_200B、R_200C：像素区

A100：有源元件

C100、C102、C104、C200：共用配线

S100、S200：扫瞄配线

D100：数据配线

Claims (20)

1.一种像素阵列基板，包括：

一基板；

一第一图案化导体层，配置於该基板上，该第一图案化导体层至少包括多条第一配线；

一第二图案化导体层，配置於该基板上，该第二图案化导体层至少包括多条第二配线与多个电容电极，其中该些第二配线与该些第一配线定义出多个像素区，而该些电容电极分别与该些像素区中该第一图案化导体层叠置，且该些第二配线与该些第一配线在交会处系构成多个有源元件；以及

多个像素电极，分别配置於该基板上的该些像素区中，且该些像素电极中的每一个系与对应的该有源元件及对应的该电容电极电性连接，

其中该些电容电极与该第一图案化导体层耦合为多个像素储存电容，且该些电容电极与该第一图案化导体层的耦合面积系随对应的该些像素区至对应的第一或第二配线的输入端的距离增加而减少。

2.如权利要求第1项所述的像素阵列基板，其中所述第一配线为扫描配线，所述第二配线为数据配线。

3.如权利要求第1项所述的像素阵列基板，其中所述第一配线为数据配线，所述第二配线为扫描配线。

4.如权利要求第1项所述的像素阵列基板，其中该些电容电极的面积系随对应的该些像素区至对应的第一或第二配线的输入端的距离增加而减少。

5.如权利要求第1项所述的像素阵列基板，其中该第一图案化导体层在该些像素区中的覆盖率相同，且该些电容电极完全位於该第一图案化导体层上方。

6.如权利要求第2项所述的像素阵列基板，其中该些电容电极系位於该些第一配线上方。

7.如权利要求第1项所述的像素阵列基板，其中该第一图案化导体层更包括多条共用配线，分别位於该些第一配线之间，而该些电容电极系位於该些共用配线上方。

8.如权利要求第1项所述的像素阵列基板，其中该第一图案化导体层更包括多条共用配线，分别位於该些第一配线之间，该些共用配线中的每一个位於该些像素区内的面积系随对应的该些像素区至对应的扫描配线的输入端的距离增加而减少，而该些电容电极系位於该些共用配线上方，且该些电容电极的面积彼此相同。

9.一种液晶显示装置，包括：

一像素阵列基板，包括：

一基板；

一第一图案化导体层，配置於该基板上，该第一图案化导体层至少包括多条第一配线；

一第二图案化导体层，配置於该基板上，该第二图案化导体层至少包括多条第二配线与多个电容电极，其中该些第二配线与该些第一配线定义出多个像素区，而该些电容电极分别与该些像素区中该第一图案化导体层叠置，且该些第二配线与该些第一配线在交会处系构成多个有源元件；

多个像素电极，分别配置於该基板上的该些像素区中，且该些像素电极中每一个系与对应的该有源元件及对应的该电容电极电性连接，

其中该些电容电极与该第一图案化导体层耦合为多个像素储存电容，且该些电容电极与该第一图案化导体层的耦合面积系随对应的该些像素区至对应的第一或第二配线的输入端的距离增加而减少；

一对向基板，配置於该像素阵列基板上方；以及

一液晶层，配置於该对向基板与该像素阵列基板之间。

10.如权利要求第9项所述的液晶显示装置，其中所述第一配线为扫描配线，所述第二配线为数据配线。

11.如权利要求第9项所述的液晶显示装置，其中所述第一配线为数据配线，所述第二配线为扫描配线。

12.如权利要求第9项所述的液晶显示装置，其中该些电容电极的面积系随对应的该些像素区至对应的第一或第二配线的输入端的距离增加而减少。

13.如权利要求第9项所述的液晶显示装置，其中该第一图案化导体层在该些像素区中的覆盖率相同，且该些电容电极完全位於该第一图案化导体层上方。

14.如权利要求第9项所述的液晶显示装置，其中该些电容电极系位於该些第一配线上方。

15.如权利要求第9项所述的液晶显示装置，其中该第一图案化导体层更包括多条共用配线，分别位於该些第一配线之间，而该些电容电极系位於该些共用配线上方。

16.如权利要求第9项所述的液晶显示装置，其中该第一图案化导体层更包括多条共用配线，分别位於该些第一配线之间，该些共用配线中的每一个位於该些像素区内的面积系随对应的该些像素区至对应的第一或第二配线的输入端的距离增加而减少，而该些电容电极系位於该些共用配线上方，且该些电容电极的面积彼此相同。

17.如权利要求第9项所述的液晶显示装置，更包括一背光模组，而该像素阵列基板、该对向基板以及该液晶层系配置於该背光模组上。

18.一种防止显示面板闪烁的方法，其中该显示面板至少包括多个像素，而该些像素中的每一个系由一数据配线与一扫瞄配线所驱动，且该些像素中的每一个至少具有一像素电极以及由一第一电极与一第二电极耦合成的一像素储存电容，该像素电极并电性连接该第一电极，该防止显示面板闪烁的方法包括：

使该些像素储存电容中该些第一电极与该些第二电极的耦合面积随对应的该些像素至对应的该些扫描配线的输入端的距离增加而减少。

19.如权利要求第18项所述的防止显示面板闪烁的方法，系使该些第一电极的面积随对应的该些像素至对应的该些扫描配线的输入端的距离增加而减少。

20.如权利要求第18项所述的防止显示面板闪烁的方法，系使该些第二电极的面积随对应的该些像素至对应的该些扫描配线的输入端的距离增加而减少。

Images