CN101650503B - 薄膜晶体管阵列基板和液晶显示器 - Google Patents

Abstract

一种薄膜晶体管阵列基板和液晶显示器。多条扫描线以及多条数据线相互垂直交错地定义出第一子像素区、第二子像素区与第三子像素区。图案化导电层形成于基板上，图案化导电层包括分别位于第一子像素区、第二子像素区以及第三子像素区的第一导电部、第二导电部以及第三导电部，多个电容器电极包括分别位于第一导电部、第二导电部及第三导电部之上的第一电容器电极、第二电容器电极以及第三电容器电极，电容器电极与图案化导电层耦合为多个像素储存电容器，在第三电容器电极上方设置有间隔物，其中第三电容器电极的形状不同于第一电容器电极与第二电容器电极的形状，且第三电容器电极在图案化导电层延伸方向上的最大宽度大于第一电容器电极与第二电容器电极在图案化导电层延伸方向上的最大宽度。

Description

薄膜晶体管阵列基板和液晶显示器

技术领域

本发明涉及一种液晶显示装置及其薄膜晶体管阵列基板，且特别涉及一种可防止闪烁的液晶显示装置与薄膜晶体管阵列基板。

背景技术

图1示出依照一般薄膜晶体管液晶显示装置的电路示意图。请参照图1，一般液晶显示装置位于同一列上的子像素SP_10A、SP_10B、SP_10C...的薄膜晶体管TFT_10A、TFT_10B、TFT_10C...皆由同一条扫描线(scan line)S10进行驱动，通常一个主像素由三个子像素所组成，例如一可显示任意所需颜色的主像素通常由红、绿及蓝色三个子像素组成。当扫描线S10提供足够的开启电压时，连接至扫描线S10的薄膜晶体管TFT_10A、TFT_10B、TFT_10C...就会被打开，以使各条数据线D10所搭载的数据(电压电平)能够写入子像素SP_10A、SP_10B、SP_10C...。当上述写入动作完成后，薄膜晶体管TFT_10A、TFT_10B、TFT_10C...就会被关闭，并通过液晶电容C_LC与像素储存电容C_ST等保持各子像素SP_10A、SP_10B、SP_10C...内的像素电极(pixel electrode)的电压电平。

然而，当薄膜晶体管TFT_10A、TFT_10B、TFT_10C...被关闭时，各子像素SP_10A、SP_10B、SP_10C...内的像素电极的电压电平(level)很容易受到其它周围电压改变的影响而变动，此电压变动量称为馈通电压(Feed-through voltage)，以下以V_FD来表示。馈通电压可表示为：

V_FD＝[C_GD/(C_LC+C_ST+C_GD)]×ΔV_G    (1)

其中，方程式(1)内的C_LC为液晶电容，C_ST为像素储存电容，C_GD为薄膜晶体管的栅极与漏极间的电容，ΔV_G则为扫描线在开启与关闭薄膜晶体管时的电压差。在液晶显示装置的作动原理中，主要就是通过施加于液晶分子的电场大小来改变液晶分子的旋转角度，进而表现出各种灰阶变化。由于施加于液晶分子的电场大小是由各子像素的像素电极与共同电极(common electrode)的电压差所决定，因此当子像素的像素电极的电压电平受馈通电压V_FD影响而改变时，就会使此子像素显示灰阶时与其预定显示值产生偏离，因此产生闪烁(flicker)并且影响液晶显示装置的显示效果。所幸，由于各子像素的V_FD彼此间相差极小，故此缺点通常可经由输入显示信号时对各子像素的驱动电压水平进行整体性的补偿来得到解决。

一般来说，组成液晶显示面板的一对薄膜晶体管阵列基板及对向基板之间会设置多个间隔物(spacer)以维持间距，而间隔物通常仅设置在每个像素区中的一个子像素区的像素储存电容上方、并且通常以光敏性树脂(photosensitive resin)经光刻工艺(photo lithography)形成于对向基板的表面，故其又称为感光间隔物(photo spacer，PS)。

请参照图2，其为示出传统薄膜晶体管液晶显示装置的薄膜晶体管阵列的俯视图。由子像素SP_20A、SP_20B、SP_20C等构成的薄膜晶体管阵列中，设计有穿过各子像素的共同配线(common line)C20，其作用为经写入共通电压(common voltage)或所需水平电压且与各子像素的像素电极电连接的电容器电极耦合为像素储存电容C_ST。近年来，由于移动通讯迅速发展，使得小尺寸(small-size)LCD产品的需求受到重视，使用者的需求使小尺寸LCD产品逐渐朝向高清晰度发展。因而各子像素需配合此趋势缩小其像素尺寸，然而感光间隔物仍须保持一定宽度或直径以上的尺寸以确保其支撑及维持基板间距的功能。然而，这将造成用以支撑感光间隔物以及遮盖感光间隔物周边液晶紊乱排列所造成的暗纹(disclination)的电容器电极E_20c亦需保持一定尺寸，此一定尺寸通常将大于此种高分辨率小尺寸LCD产品中共同配线C20的宽度，因此子像素的SP_20C的共同配线C20与电容器电极的宽度必须适当地扩大以供间隔物配置其上。然而，为了统一各子像素储存电容值C_ST大小以保持馈通电压V_FD-A≈V_FD-B≈V_FD-C的关系，可进一步通过驱动电压的补偿来避免发生闪烁(flicker)，即使在没有间隔物设置的其余两子像素中E_20A与E_20B的面积也需要被相应地扩大。如此一来，在子像素SP_20A、SP_20B与SP_20C中虽可获得C_ST-A＝C_ST-B＝C_ST-C的结果以保持馈通电压V_FD-A≈V_FD-B≈V_FD-C的关系，却会牺牲掉其余子像素的开口率(aperture ratio)，降低整体显示亮度，对显示质量以及产品性能的影响很大。

发明内容

本发明涉及一种防止液晶显示装置闪烁的薄膜晶体管阵列基板、液晶显示装置以及方法，在最大化开口率的前提下，将各个子像素区的馈通电压调整为一致，避免闪烁的问题。

根据本发明的发明目的提出一种薄膜晶体管阵列基板，其包括基板、多条扫描线、多条数据线、图案化导电层、多个电容器电极以及多个晶体管。多条扫描线以及多条数据线相互垂直交错地形成于基板上，以定义出多个子像素区，多个子像素区包括第一子像素区、第二子像素区与第三子像素区。图案化导电层形成于基板上，图案化导电层包括分别位于第一子像素区、第二子像素区以及第三子像素区的第一导电部、第二导电部以及第三导电部。多个电容器电极包括分别设置于第一导电部、第二导电部及第三导电部之上的第一电容器电极、第二电容器电极以及第三电容器电极，电容器电极与导电部耦合为多个像素储存电容，其中第三电容器电极的形状不同于第一电容器电极与第二电容器电极的形状，且第三电容器电极在图案化导电层延伸方向上的最大宽度大于第一电容器电极与第二电容器电极在图案化导电层延伸方向上的最大宽度。第三电容器电极最大宽度大于第一及第二电容器电极的部分的上方设置有间隔物。第三电容器电极与第三导电部的耦合面积大于第二电容器电极与第二导电部的耦合面积，且第三电容器电极与第三导电部的耦合面积也大于第一电容器电极与第一导电部的耦合面积。多个晶体管相应地形成于子像素区中，晶体管各至少包括栅极以及形成于其上的漏极，晶体管还包括相应地形成于第一子像素区、第二子像素区以及第三子像素区的第一晶体管、第二晶体管以及第三晶体管，其中第三晶体管的漏极与栅极的耦合面积大于第二晶体管的漏极与栅极的耦合面积，第三晶体管的漏极与栅极的耦合面积大于第一晶体管的漏极与栅极的耦合面积，且根据电容器电极与导电部的耦合面积，对应调整栅极以及漏极的耦合面积，以使子像素区的馈通电压相同。

根据本发明的发明目的再提出一种液晶显示装置，其包括薄膜晶体管阵列基板、间隔物、对向基板以及液晶层。薄膜晶体管阵列基板包括基板、多条扫描线、多条数据线、多个导电层、多个电容器电极以及多个晶体管。多条扫描线以及多条数据线相互垂直交错地形成于基板上，以定义出多个子像素区，多个子像素区包括第一子像素区、第二子像素区与第三子像素区。图案化导电层形成于基板上，图案化导电层包括分别位于第一子像素区、第二子像素区以及第三子像素区的第一导电部、第二导电部以及第三导电部。多个电容器电极包括分别设置于第一导电部、第二导电部及第三导电部之上的第一电容器电极、第二电容器电极以及第三电容器电极，电容器电极与导电部耦合为多个像素储存电容，其中第三电容器电极的形状不同于第一电容器电极与第二电容器电极的形状，且第三电容器电极在图案化导电层延伸方向上的最大宽度大于第一电容器电极与第二电容器电极在图案化导电层延伸方向上的最大宽度，电容器电极与第一导电部、第二导电部以及第三导电部的耦合面积相同。多个晶体管相应地形成于子像素区中，晶体管各至少包括栅极以及形成于其上的漏极，晶体管还包括相应地形成于第一子像素区、第二子像素区以及第三子像素区的第一晶体管、第二晶体管以及第三晶体管，其中各晶体管的漏极与栅极的耦合面积相同。间隔物设置于第三子像素区的电容器电极上，对向基板设置于多个间隔物上，液晶层填充于对向基板与薄膜晶体管阵列基板之间。

附图说明

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，进行如下的详细说明：

图1示出依照一般薄膜晶体管液晶显示装置的电路示意图；

图2示出传统薄膜晶体管液晶显示装置的薄膜晶体管阵列的俯视图；

图3示出依照本发明的第一实施例的液晶显示装置的剖面图；

图4示出依照本发明的第一实施例的薄膜晶体管阵列基板的俯视图；

图5示出依照本发明的第一实施例的薄膜晶体管阵列基板的剖面图；

图6示出依照本发明的第二实施例的薄膜晶体管阵列基板的俯视图。

具体实施方式

本发明涉及一种薄膜晶体管阵列基板以及液晶显示装置，在最大化开口率的前提下，将各个子像素区的馈通电压调整为一致，避免闪烁的问题。在下文中将配合图示举出几组较佳实施例作为说明，然而本领域技术人员应当可明了，这些实施例仅为本发明的发明精神下的几种实施方式，并不会对本发明所要保护的范围进行限制。

第一实施例

请参照图3，其示出依照本发明的第一实施例的一种液晶显示装置的侧视图。本实施例的液晶显示装置100，包括薄膜晶体管阵列基板40、对向基板20、间隔物10及液晶层30。间隔物10设置于对向基板20的面对薄膜晶体管阵列基板40的表面上，并且接触薄膜晶体管阵列基板40，使得薄膜晶体管阵列基板40与对向基板20之间相隔固定的间距，液晶层30得以填充而分布于对向基板20与薄膜晶体管阵列基板40之间，间隔物10优选为光敏性树脂并经光刻工艺所形成。

图4示出依照本发明的第一实施例的薄膜晶体管阵列基板40的俯视图。请参照图4，多条扫描线(scan lines)D40以及多条数据线(data lines)S40相互垂直交错地形成于玻璃基板41上，以定义出多个子像素区SP_40A、SP_40B、SP_40C、...，多个子像素区至少包括第一子像素区SP_40A、第二子像素区SP_40B与第三子像素区SP_40C。一般来说，三个子像素组成一个主像素。液晶显示装置100的彩色画面是以三原色：红、蓝及绿来组成，因此每一个子像素配合对向基板上的红、蓝或绿色的彩色滤光层用以表现其中一种原色，加上各子像素的灰阶皆可独立地改变，使得一个主像素可以表现多种色彩，在本实施例中SP_40A、SP_40B、SP_40C分别地表现红、绿或蓝等原色。

多个晶体管(Thin film Transistor，TFT)T_40A、T_40B、T_40C、...相应地形成于多个子像素区SP_40A、SP_40B、SP_40C、...中。多个晶体管包括第一晶体管T_40A、第二晶体管T_40B以及第三晶体管T_40C，它们相应地形成于第一子像素区SP_40A、第二子像素区SP_40B以及第三子像素区SP_40C。请参照图3，每个晶体管都具有类似的结构：以第一晶体管T_40A为例，沟道层54a与栅极绝缘层52覆盖于栅极50a上，漏极60a相互绝缘地形成于沟道层54a上，并位于栅极50a之上。

请同时参照图3和图4，图案化导电层42形成于玻璃基板41上，作为共同配线用，图案化导电层42至少包括分别位于第一子像素区SP_40A、第二子像素区SP_40B以及第三子像素区SP_40C的第一导电部42a、第二导电部42b以及第三导电部42c，较佳的是如图4所示，第三导电部42c的形状不同于第一导电部42a以及第二导电部42b的形状，且第三导电部42c在图案化导电层42的延伸方向上的最大宽度Y3大于位于第一导电部42a与第二导电部42b在图案化导电层42延伸方向上的最大宽度Y1。

请同时参照图3和图4，多个电容器电极至少包括分别位于第一导电部42a、第二导电部42b以及第三导电部42c上方的第一电容器电极44a、第二电容器电极44b以及第三电容器电极44c，电容器电极44a、44b、44c与导电部42a、42b、42c间隔着栅极绝缘层52而耦合为多个像素储存电容C_ST-A、C_ST-B、C_ST-C。较佳的是，如图4所示，第三电容器电极44c在共同配线42延伸方向上的最大宽度Y4大于第一电容器电极44a与第二电容器电极44b在图案化导电层42延伸方向上的最大宽度Y2。就电容器电极的外型看来，各电容器电极在垂直于共同配线42的延伸方向上的最大长度则都相同，但是第三电容器电极44c宽度与长度的比例比较大，如此一来，在第三电容器电极44c的一部份上方提供了一个足够空间的平坦表面，可以支撑间隔物10。

值得注意的是，图案化导电层42与间隔物10皆为不透光的金属材料，为了提高薄膜晶体管阵列基板40的开口率，因此在设计上只有用以置放间隔物的第三子像素区(蓝色)SP_40C内的电容器电极与导电部的对应于间隔物10的部分面积增大至足以适当地支撑间隔物10并且遮蔽暗纹，其余各子像素区内的电容器电极与导电部的面积则维持不变并且彼此相同，由于人眼对蓝色较不敏感，因此蓝色子像素开口率较其它色为低对显示效果的影响可减至最低。请参照图5，其示出依照本发明的一较佳实施例的薄膜晶体管阵列基板40的侧视图。第三电容器电极44c与第三导电部42c的耦合面积A_ST-C大于第二电容器电极44b与第二导电部42b的耦合面积A_ST-B，且第三电容器电极44c与第三导电部42c的耦合面积A_ST-C也大于第一电容器电极44a与第一导电部42a的耦合面积A_ST-A。由于电容值与耦合面积成正比，在其它条件不变的情况下第三子像素区的储存电容C_ST-C大于第一子像素区的储存电容C_ST-A，且第三子像素区的储存电容大于第二子像素区的储存电容C_ST-B。也就是说，在子像素区SP_40A、SP_40B、SP_40C内的各个像素储存电容C_ST具有C_ST-A＜C_ST-C以及C_ST-B＜C_ST-C的关系。

较佳的是，第二电容器电极44b与第二导电部42b的耦合面积A_ST-B等于第一电容器电极44a与第一导电部42a的耦合面积A_ST-A。如此一来，第一子像素区的储存电容等于第二子像素区的储存电容，且二者皆小于第三子像素区的储存电容，在子像素区SP_40A、SP_40B、SP_40C内的各个像素储存电容C_ST具有C_ST-A＝C_ST-B＜C_ST-C的关系。

馈通电压(Feed-through voltage，VFD)可表示为：

V_FD＝[C_GD/(C_LC+C_ST+C_GD)]×ΔV_G    (1)

其中，方程式(1)内的C_LC为液晶电容，C_ST为像素储存电容，C_GD为薄膜晶体管的栅极与漏极之间的电容，ΔV_G则为扫描线在开启与关闭薄膜晶体管时的电压差。

就一般液晶显示装置而言，C_GD＜＜C_LC+C_ST，故在ΔV_G与C_LC均保持一定的条件下且通常，从方程式(1)看来，当子像素区SP_40A及SP_40C内的像素储存电容C_ST已经具有C_ST-A＜C_ST-C的关系时，若通过调整漏极与栅极的耦合面积A_GD-A及A_GD-C，可调整晶体管的漏极与栅极的电容C_GD以产生C_GD-A＜C_GD-C的关系，可以让二个子像素区的馈通电压相同具有V_FD-A≈V_FD-C的关系。同理，当子像素区SP_40B及SP_40C内的像素储存电容C_ST已经具有C_ST-B＜C_ST-C的关系时，可通过调整A_GD-B及A_GD-C来调整晶体管之漏极与栅极的电容C_GD以产生C_GD-B＜C_GD-C的关系，可以让二个子像素区的馈通电压相同而具有V_FD-B≈V_FD-C的关系。如此一来，本实施例是利用调整漏极的电容C_GD的方式来达到子像素的馈通电压一致的目的，相较于传统上为调整各子像素C_ST为一致而须使另两个未设置间隔物的子像素也要增加电容器电极与共享配线的耦合面积直到与设置间隔物10的子像素C_ST一致而会牺牲掉整体开口率的方式，本实施例的液晶显示装置不仅可以维持低闪烁的功能，还同时具有较大的开口率，可以提升显示画面的亮度与质量。

进一步地说，要让晶体管T_40A与T_40C的漏极与栅极的电容C_GD具有C_GD-A＜C_GD-C的关系可以有两种作法，其中一种作法是在第三子像素区SP_40C的储存电容C_ST-C需较C_ST-A大M倍时，将第三子像素区的漏极与栅极的电容C_GD-C等比例地调整使其增大为C_GD-A的M倍、C_GD-A则保持不调整，使得第三子像素区的馈通电压V_FD-C维持不变，此时第一子像素区的漏极与栅极之间的电容C_GD-A小于第三子像素区的漏极与栅极之间的电容C_GD-C。另外一种作法是在第三子像素区SP_40C的储存电容C_ST-C需较C_ST-A大M倍时，将第一子像素区的漏极与栅极的电容C_GD-A等比例地调整使其减少为C_GD-C的1/M倍、C_GD-C则保持不调整，由此降低第一子像素区的馈通电压V_FD-A使其与第三子像素区的馈通电压V_FD-C相同。无论如何，二种作法最终都可以让第一子像素区的漏极与栅极之间的电容C_GD-A小于第三子像素区的漏极与栅极之间的电容C_GD-C，并使V_FD-A≈V_FD-C。同样地，也可以通过相同的方式让晶体管的漏极与栅极的电容C_GD具有C_GD-B＜C_GD-C的关系，并使V_FD-B≈V_FD-C。

详细地说，调整子像素区的晶体管中漏极与栅极的电容C_GD的方式与调整像素储存电容C_ST的方式及趋势是相同的。晶体管T_40A、T_40B、T_40C、...中栅极50a、50b、50c、...与漏极60a、60b、60c、...重迭所产生的电容C_GD，其大小与漏极与栅极的耦合面积A_GD-A、A_GD-B、A_GD-C、...成正比。为了让子像素区SP_40A、SP_40B、SP_40C漏极与栅极的电容C_GD具有C_GD-B＜C_GD-C或者是C_GD-A＜C_GD-C的关系，第三晶体管的漏极与栅极的耦合面积A_GD-C调整为大于第二晶体管的漏极与栅极的耦合面积A_GD-B，如图3和图5所示，且第三晶体管的漏极与栅极的耦合面积A_GD-C大于第一晶体管的漏极与栅极的耦合面积A_GD-A。

较佳的是，当在子像素区SP_40A、SP_40B、SP_40C内的各个像素储存电容C_ST具有C_ST-A＝C_ST-B＜C_ST-C的关系时，本实施例子像素区SP_40A、SP_40B、SP_40C内的各个漏极与栅极的电容C_GD也对应地具有C_GD-A＝C_GD-B＜C_GD-C的关系，此时，第二晶体管的漏极与栅极的耦合面积A_GD-B大约等于第一晶体管的漏极与栅极的耦合面积A_GD-A，且二者皆小于第三晶体管的漏极与栅极之耦合面积A_GD-C，如图5所示。

更进一步地说，本实施例的对向基板20更包括红色滤光层(R)22a、绿色滤光层(G)22b以及蓝色滤光层(B)22c，当对向基板20与薄膜晶体管阵列基板40对组时，红色滤光层22a、绿色滤光层22b以及蓝色滤光层22c分别对应于第一子像素区SP_40A、第二子像素区SP_40B以及第三子像素区SP_40C，如图3和图5所示。间隔物10较佳的是设置于对应于蓝色层22c的第三子像素区SP_40C内，由于人眼对于蓝色较不敏感，尽管第三子像素区的开口率小于其它子像素区的开口率，但对于整体显示质量的影响是最小的。

第二实施例

本实施例与上述实施例不同之处在于一致化馈通电压所采用的技术手段，特别是在不改变储存电容耦合面积的情况下，仅仅通过改变电容器电极的形状来达到一致化馈通电压并且同时提供间隔物设置空间的目的。图6示出依照本发明的第二实施例的薄膜晶体管阵列基板的俯视图。

请参照图6，多个电容器电极至少包括分别位于第一导电部42a、第二导电部42b以及第三导电部42c之上的第一电容器电极44a、第二电容器电极44b以及第三电容器电极144c，电容器电极44a、44b、44c与导电部42a、42b、42c耦合为多个像素储存电容C_ST-A、C_ST-B、C_ST-C。较佳的是，第三电容器电极144c在图案化导电层42延伸方向上的最大宽度大于第一电容器电极44a与第二电容器电极44b在图案化导电层42延伸方向上的最大宽度。更佳的是，第三电容器电极114C形状虽然不同，但是面积却与第一电容器电极44a及第二电容器电极44b相同。如此一来，第三电容器电极144c上方不仅可以提供一个适当的空间，让间隔物在薄膜晶体管阵列基板上有空间可以设置，且其与第三导电部42c的耦合面积仍保持不变，使得三个子像素区内的馈通电压无须透过漏极与栅极的耦合面积与电容调整即可一致化，达到防止闪烁的目的。另外，第二实施例的薄膜晶体管阵列基板也可以如同第一实施例般地被组装成为液晶显示装置，即根据第一实施例的液晶显示装置100的构造，本发明同样可提供包含此实施例的薄膜晶体管阵列基板的液晶显示装置。

在本发明上述实施例所公开的薄膜晶体管阵列基板、液晶显示装置中，图案化导电层42虽为共同配线，但这些实施例中图案化导电层42本身也可以是扫描线S₄₀，以应用“储存电容在扫描线”的方式(Cs on gate)的薄膜晶体管阵列设计于上述实施例，即以每一正在扫描中(即提供开启电压)的扫描线S₄₀的邻近一条扫描线S₄₀担任原本共同配线的功能(即被写入共通电压)，来与上层的电容器电极耦合为像素储存电容C_ST，更进一步省去共同配线的空间而提供更大的像素开口率。由于此种设计应用于前述各实施例中的薄膜晶体管阵列基板及液晶显示装置，除了电容器电极的位置以及对应电容器电极设置的间隔物位置随着图案化导电层42的位置而改变外，其余构造均可保持不变。故在此不再以图文赘述此种薄膜晶体管阵列基板及液晶显示装置的详细构造。

另外，本发明上述实施例所公开的薄膜晶体管阵列基板、液晶显示装置以及防止液晶显示装置闪烁的方法，其只有增加用以设置间隔物的第三子像素区内的电容器电极与导电部的耦合面积，以达到最大化开口率的效果。再者，当第三子像素区的像素储存电容相应地增加之后，利用调整栅极与漏极的电容的方式，使得所有子像素区的馈通电压都相同，由此避免液晶显示装置发生闪烁的问题。进一步地说，间隔物较佳的是设置于蓝色子像素区内，降低对整体显示质量的负面影响。

综上所述，虽然本发明已以较佳实施例公开如上，但是其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围应视所附的权利要求所界定的范围为准。

Claims (11)

1.一种薄膜晶体管阵列基板，包括：

基板；

多条扫描线(scan lines)以及多条数据线(data lines)，相互交错地形成于该基板上，以定义出多个子像素区，所述子像素区包括第一子像素区、第二子像素区与第三子像素区；

图案化导电层，形成于该基板上，该图案化导电层包括分别位于该第一子像素区、该第二子像素区以及该第三子像素区的第一导电部、第二导电部以及第三导电部；

多个电容器电极，包括第一电容器电极、第二电容器电极以及第三电容器电极，分别设置于该第一导电部、该第二导电部及该第三导电部之上，所述电容器电极与该图案化导电层耦合为多个像素储存电容，其中该第三电容器电极在该图案化导电层延伸方向上的最大宽度大于该第一电容器电极或该第二电容器电极在该图案化导电层延伸方向上的最大宽度，该第三电容器电极最大宽度大于该第一及该第二电容器电极的部分的上方设置有间隔物，该第三电容器电极与该第三导电部的耦合面积大于该第二电容器电极与该第二导电部的耦合面积，且该第三电容器电极与该第三导电部的耦合面积也大于该第一电容器电极与该第一导电部的耦合面积；以及

多个晶体管，相应地形成于所述子像素区中，所述晶体管各至少包括栅极以及形成于其上的漏极，所述晶体管还包括相应地形成于该第一子像素区、该第二子像素区以及该第三子像素区的第一晶体管、第二晶体管以及第三晶体管，其中该第三晶体管的该漏极与该栅极的耦合面积大于该第二晶体管的该漏极与该栅极的耦合面积，该第三晶体管的该漏极与该栅极的耦合面积大于该第一晶体管的该漏极与该栅极的耦合面积，且根据所述电容器电极与所述导电部的耦合面积，对应调整所述栅极以及所述漏极的耦合面积，以使所述子像素区的馈通电压相同。

2.如权利要求1所述的薄膜晶体管阵列基板，其中该第三导电部的形状不同于该第一导电部或该第二导电部的形状，且该第三导电部在该图案化导电层延伸方向上的最大宽度大于该第一导电部或该第二导电部在该图案化导电层延伸方向上的最大宽度。

3.如权利要求1所述的薄膜晶体管阵列基板，其中该第三电容器电极的形状与该第三导电部的形状不同。

4.如权利要求1所述的薄膜晶体管阵列基板，其中该第一子像素区为红色子像素区，该第二子像素区为绿色子像素区，该第三子像素区为蓝色子像素区。

5.如权利要求1所述的薄膜晶体管阵列基板，其中，该第三电容器电极的形状与该第三导电部的形状相同。

6.一种薄膜晶体管阵列基板，包括：

基板；

多条扫描线(scan lines)以及多条数据线(data lines)，相互交错地形成于该基板上，以定义出多个子像素区，所述子像素区包括第一子像素区、第二子像素区与第三子像素区；

图案化导电层，形成于该基板上，该图案化导电层包括分别位于该第一子像素区、该第二子像素区以及该第三子像素区的第一导电部、第二导电部以及第三导电部；

多个电容器电极，包括第一电容器电极、第二电容器电极以及第三电容器电极，分别设置于该第一导电部、该第二导电部及该第三导电部之上，所述电容器电极与该图案化导电层耦合为多个像素储存电容，其中该第三电容器电极在该图案化导电层延伸方向上的最大宽度大于该第一电容器电极或该第二电容器电极在该图案化导电层延伸方向上的最大宽度，且该第三电容器电极的形状不同于该第一电容器电极或该第二电容器电极的形状，所述电容器电极与该第一导电部、该第二导电部以及该第三导电部的耦合面积相同；以及

多个晶体管，相应地形成于所述子像素区中，所述晶体管各至少包括栅极以及形成于其上的漏极，所述晶体管还包括相应地形成于该第一子像素区、该第二子像素区以及该第三子像素区的第一晶体管、第二晶体管以及第三晶体管，其中各所述晶体管的该漏极与该栅极的耦合面积相同。

7.如权利要求6所述的薄膜晶体管阵列基板，其中该第三电容器电极最大宽度大于该第一电容器电极及该第二电容器电极的部分的上方设置有间隔物。

8.如权利要求7所述的薄膜晶体管阵列基板，其中该第三导电部的形状不同于该第一导电部或该第二导电部的形状，且该第三导电部在该图案化导电层延伸方向上的最大宽度大于位于该第一导电部或该第二导电部在该图案化导电层延伸方向上的最大宽度。

9.如权利要求6所述的薄膜晶体管阵列基板，其中该第三电容器电极的形状与该第三导电部的形状不同。

10.如权利要求6所述的薄膜晶体管阵列基板，其中该第一子像素区为红色子像素区，该第二子像素区为绿色子像素区，该第三子像素区为蓝色子像素区。

11.如权利要求6所述的薄膜晶体管阵列基板，其中，该第三电容器电极的形状与该第三导电部的形状相同。

Images