JP3579051B2 - グレイ・レベルの均一な液晶中間調表示装置 - Google Patents

Description

発明の背景
1.発明の分野
本発明は表示装置に関し、具体的には液晶中間調表示装置に関する。前記表示装置は典型的にはアクティブ・マトリックス構成である。
2.従来の技術
航空機の計器、ラップトップおよびノートブック・コンピュータなどの用途向けのフラット・パネル表示を形成する、ツイステッド・ネマティック（TN）液晶を利用したバックライト付き液晶表示装置（LCD）が開発されている。このようなLCDは一般に、透明金属画素またはドット電極のマトリックス状の背面電極構造体と、連続した透明金属前面電極と、それらの間に挟持された液晶材とを用いている。前面電極は、しばしば共通電極または対向電極と呼ばれる。各画素電極は、通常は薄膜トランジスタ（TFT）として実現されるスイッチを使用してアクティブになる。薄膜トランジスタは電界効果トランジスタ（FET）として蒸着される。各TFTのドレイン電極は、それに付随する画素電極に接続されているかまたは実際に画素電極を形成している。マトリックスの各行にあるTFTのゲート電極は通例、行のゲート・バス線に接続され、マトリックスの各列にあるTFTのソース電極は通例、列のソース・バス線に接続されている。ゲート・バス行を順次に走査すると同時にソース・バス列に情報信号を供給することによって、イメージがラスタ方式で作成される。
LCDの前面に適切なカラー・フィルタを設けて、各画素を通過する光をフィルタを通させ、画素を適切にアドレスして所望の色を表示することによって、LCDに周知の方式でカラー機能が与えられる。たとえば、赤、緑、青の三原色のフィルタを備えたデルタ状の３組要素を使用することが多い。ゲート・バスおよびソース・バスの適切なビデオ制御により、様々な色が生成される。従来の設計では、各画素電極には画素の電荷保持容量を補うために、蓄積コンデンサが接続されており、リフレッシュ・パルス間の画素の電圧を維持するようになっている。
上記の従来型表示画素の改良として、中間調画素を使用してLCDに階調機能が与えられる。特に望ましい中間調パネル配置構造は、米国特許第4840460号および第5126865号に記載されている。前記特許第4840460号は、1989年６月20日に発行され、「Apparatus And Method For Providing Ａ Gray Scale Capability In Ａ Liquid Crystal Display Unit」という名称である。前記特許第5126865号は、1992年６月30日に発行され、「Liquid Crystal Display With Sub−pixels」という名称である。前記特許第4840460号および第5126865号は、本特許の譲受人に譲渡されており、参照によりその全体が本明細書に組み込まれる。
簡単に言えば、中間調画素は複数のサブ画素から成り、サブ画素のうちの第１のサブ画素にはそれをアクティブにするTFTが接続され、残りのサブ画素はそれぞれの結合コンデンサを介してTFTから電圧を得る。前記特許第4840460号および第5126865号に記載するように、サブ画素はTFTからのアクティブ電圧を制御することによって選択的に動作させられ、階調機能が形成される。従来は、上記で従来型画素に関して述べたような理由で、中間調サブ画素の１つまたは複数が、それに付随する蓄積コンデンサを有している。
中間調画素は、複数の２次サブ画素を備えた第１すなわち１次サブ画素から成ることが多いが、以下の説明では２個のサブ画素を備えた液晶表示ドットに関して述べる。TFTアクティブ電圧は、１次サブ画素に直接加えられ、第２のサブ画素はその活動化電圧をそれに付随する結合コンデンサを介して得る。本明細書で第２のサブ画素に関して述べる概念および構造は、他の２次サブ画素にも適用されるものと認められる。
中間調パネル技術では、第２のサブ画素の電圧は第１のサブ画素から以下のようにして得られる。
V₂＝V₁［C_C/（C_C＋C_S2＋C_lC2）］ （１）
上式の各項は次の通りである。
V₁＝第１のサブ画素電圧
V₂＝第２のサブ画素電圧
C_S2＝第２のサブ画素蓄積コンデンサの容量
C_C＝結合コンデンサの容量
C_lC2＝第２のサブ画素の容量
LCD中間調表示パネル技術における一般的な課題は、パネル全体のグレイ・レベルの均一性を実現することである。良好なグレイ・レベル均一性を得るためには、１つの画素のサブ画素間の電圧の関係をパネル上の位置とは独立させなければならない。量的には、V₂/V₁を位置とは独立させる必要がある。上記から、V₂/V₁は、C_C、C_lC2、およびC_S2に依存することが認められる。V₁はスイッチによって画素に加えられる１次電圧であり、パネル全体にわたって実質的に位置とは無関係に独立している。C_lC2も十分に制御され、パネル全体にわたって位置とは独立しており、背景の均一性が得られるようになっている。したがって、２次電圧V₂がC_CおよびC_S2の変動の影響を受けやすいことがわかる。
サブ画素電圧V₂をパネル全体で均一にすることが望ましい。しかし、中間調パネル技術では、C_CおよびC_S2を形成する蒸着物は均一ではなく、形成される容量はパネル全体で±20％も変動することがある。パネル全体の不均一性は、たとえばC_CまたはC_S2の一方が20％大きく、他方が20％小さいときに激しくなる。この変動は、主として様々な蒸着物による誘電体の厚さの相違によって起こり、C_Cが１つの蒸着物によって制御されC_S2が別の蒸着物によって制御されて許容差が累積する場合に不均一が激しくなる。
発明の概要
液晶中間調表示装置における２次電圧のC_CおよびC_S2に対する感度、したがってV₂/V₁は、C_CおよびC_S2を誘導体の厚さが同じになるように形成し、C_lC2に比べてC_S2を大きくすることによって小さくなる。本発明を用いることにより１桁向上させることができる。
【図面の簡単な説明】
第１図は、従来のドットまたは画素の概略図である。
第1a図は、第１図の画素の等価回路である。
第２図は、従来の中間調表示画素の概略図である。
第2a図は、第２図の画素の等価回路である。第2a図は、変更を加えて第３図にも適用される。
第３図は、本発明に従って構成された中間調画素の概略図である。
第４図は、３個のサブ画素を有利に相互結合し、本発明の構成を利用した中間調画素の等価回路図である。
実施の形態
第１図を参照すると、フラット・パネル液晶表示装置における従来の表示画素10の構造と電気接続が図示されている。画素10は、画素電極12と共通電極13の間に挟持された液晶材11から成る。電極12および13は、ITOのような透明導体から成り、それぞれのガラス基板14および15に蒸着されている。画素10の容量は16に配線略図で図示してある。画素10には、容量値C_Sを有する蓄積コンデンサ17が付随している。蓄積コンデンサ17は電気回路図の形で図示されているが、コンデンサ17は表示パネルの構成において層蒸着によって形成されるものである。
画素10は、アクティブ・マトリックスTFT（薄膜トランジスタ）18によって駆動される。TFT18は、ソース電極19、ドレイン電極20、およびゲート電極21を備えている。ドレイン電極20は従来の方式で画素電極12を形成する。TFT18は、それぞれのソース電極とゲート電極に印加されるソース電圧Vsbおよびゲート電圧Vgateによって選択的に励起される。TFT18は電気回路図の形で図示されているが、トランジスタは表示パネルの構成において層蒸着によって形成されている。
画素10の構成の詳細については、1992年３月11日にE.S. Haim出願の「Multigap Liquid Crystal Color Display With Reduced Image Retention And Flicker」という名称の米国特許出願第07/850174号で述べられており、これは本出願の譲受人に譲渡されている。前記第850174号は、参照によりその全体が本明細書に組み込まれる。蓄積コンデンサ17およびTFT18の形成方式については、前記第850174号で述べられている。たとえば、蓄積コンデンサ17は電極12の延長部と蒸着されたゲート・バスまたは別個のC_Sバスとの間に形成される。
第1a図を参照すると、画素10の等価回路が図示されている。第１図と同じ参照数字を用いて同じ素子を示している。
第２図を参照すると、第１図と同じ参照数字を用いて同じ素子が示されており、２個のサブ画素を示している従来の中間調画素30が図示されている。画素30は、サブ画素電極32を備えた１次サブ画素31とサブ画素電極34を備えた２次サブ画素33で構成されている。サブ画素31は、参照数字35で示されている画素容量C_lC1を有し、サブ画素33は参照数字36で示されている画素容量C_lC2を有する。サブ画素31には蓄積コンデンサ37が付随しており、サブ画素33には蓄電コンデンサ38が付随している。コンデンサ37および38の容量値はそれぞれC_s1およびC_s2で示してある。蓄積コンデンサ37および38は、たとえば前記特許出願第850174号でゲート・バス線について述べられているような任意の従来の方式で形成することができる。画素30の構成の詳細については、前記特許第4840460号および第5126865号で述べられている。
１次サブ画素31は、上記で第１図に関して述べたようにしてTFT18によって駆動される。TFT18はサブ画素31に電圧V1を加える。サブ画素33は結合コンデンサ39を介してV1から得られる電圧V2によって駆動される。結合コンデンサ39は、サブ画素電極34、導体部材40、および誘電層41で形成されている。部材40はITOから成り、誘導層41は二酸化ケイ素から成ることが好ましい。結合コンデンサ39の容量値C_cは42に配線略図で示してある。
構成の際、ITO部材40をガラス基板14上に蒸着し、その上に誘導体41を含む二酸化ケイ素層を蒸着する。二酸化ケイ素層にコンタクト・ホール43を形成する。次に二酸化ケイ素層にITO電極32および34を蒸着し、電極32がコンタクト・ホール43を通して部材40と電気的に接触するようにする。
第2a図を参照すると、第２図の画素配列構成の等価回路が図示されている。第２図と同じ参照数字を用いて同じ素子を示している。第2a図に図示されている容量性回路網を介してV₁からV₂を得る方法は、前記の等式（１）によって示す通りである。第２図から、前述のようにコンデンサ38および39を形成する際の不均一許容差が表示パネル全体のグレイ・レベルの均一性に受容不能な変化を生じさせることが認められる。
本発明に従うと、C_cおよびC_s2の変化に対する感度であるV₂/V₁比は、C_cおよびC_s2が同じ蒸着物に依存している場合、およびC_lC2と比べてC_s2が大きい場合に最小限となる。C_cは両方のコンデンサについて同じ誘導体層を使用してC_s2と接続される。局所領域では、誘導体の厚さの変化は無視できる程度である。両方のコンデンサが同じ誘導体を使用すれば、感度は１桁減少して受容可能な範囲になる。
したがって、C_cとC_s2を同じ誘導体蒸着物に構成することによってV₂が誘導体の厚さの変化の影響を受けなくなることが認められる。これは、V₂が、どちらのコンデンサの絶対値よりもC_s2に対するC_cの比に依存する程度が大きいためである。この効果はC_s2およびC_cがC_lc2と比較して大きければ大きいほど強くなる。C_s2はC_lc2より少なくとも５倍大きいことが好ましい。
これらの効果は、次のように等式（１）を書き直し、等式でC_s2/C_cの変化に対する感度を調べることによって認められる。
V₂/V₁＝1/［（C_s2/C_c）＋（C_lc2/C_c）＋１］ （２）
本発明に従うと、C_cとC_s2を同じ蒸着物によって形成すれば、C_s2/C_c比は位置には依存しなくなる。
前述のように、C_cは位置に依存するのに対して、C_lc2は位置に依存しない。C_s2がC_lc2より大きい場合、所望のV₂/V₁比を保持するためにC_cをそれに対応して大きくする必要が生ずる。このV₂は設計パラメータである。C_s2がC_lc2と比較して大きい場合、C_lc2対C_cの比の重要性は小さくなりV₂/V₁は位置への依存性が少なくなる。
本発明の上記の実施によって、V₂/V₁比は表示パネル全体で位置に依存しなくなる。
第３図に参照すると、第２図と同じ参照数字を用いて同じ素子が示されており、本発明に従って構成された２つのサブ画素を示している中間調画素50が図示されている。本発明に従うと、サブ画素33の蓄積コンデンサはコンデンサ51によって実現されている。コンデンサ51は電極34と電導体部材52と、それらの間に挟まれた二酸化ケイ素層41とによって形成されている。部材52はITOから成ることが好ましい。蓄積コンデンサ51の容量値は53に配線略図で表されているようにC_s2である。
画素50を構成する際に、部材40および52をガラス基板14上に蒸着し、誘導体41を含む二酸化ケイ素層をその上に蒸着する。次に二酸化ケイ素層に電極32および34を蒸着する。このようにして、結合コンデンサ39と蓄積コンデンサ51を、同じ誘導体層41を使用する同じ蒸着物内に形成する。
さらに本発明に従うと、容量53は、容量42が所望のV2/V1比を保持するためにそれに対応して大きい値を持つ容量36と比較して大きい。
前述のように、第2a図は修正を加えて第３図に適用される。第３図の参照を続けながら再び第2a図を参照すると、第３図には、第2a図のコンデンサ37のように画素31の蓄積コンデンサが明示されていないことに気づく。第３図を参照するにあたっては、第2a図には蓄積コンデンサ37が含まれていないものとして修正し、２次サブ画素33の蓄積コンデンサは参照数字51で示す。素子36、39、および51は上記で第３図に関して述べたように機能する。素子36、39、および51を備えた容量性回路網が１次サブ画素31の蓄積コンデンサとしても機能するため、蓄積コンデンサ37（C_s1）をなくすことができる。上記の等式２から、V2/V1の安定性は１次サブ画素31の蓄積容量C_s1には依存しないことが認められる。上記の修正された配列構成では、素子36、39、および51は、前述の多目的の機能と、１次サブ画素31の蓄積容量を提供する機能とを果たす。本発明を利用することと、C_s1が位置に依存しないという理由から、この配置構成によって前述のような位置に依存しない安定性が維持される。上記の配置構成は第４図に図示するように拡張することができる。
第４図を参照すると、３個のサブ画素が図示されており、サブ画素１が１次サブ画素でサブ画素２および３が２次サブ画素である。第４図では、V1はトランジスタ・スイッチ18から直接得られ、V2は結合コンデンサC_c1を介して得られ、V3は結合C_c2を介してV2から得られる。サブ画素３にはその全体を通して蓄積コンデンサC_s3が接続されている。サブ画素１、２、および３に付随する構成要素は、それぞれNW1、NW2、およびNW3として示されており、NWは図のようなそれぞれの容量性回路網を示している。サブ画素１と２は、別々の蓄積コンデンサを用いていないことを理解されたい。NW3は、サブ画素２の蓄積コンデンサとして機能し、NW3はNW2とともにサブ画素１の蓄積コンデンサとして機能する。
前述と同様の理由により、V₃対V₂の安定性は主としてC_c1対NW3の比に依存する。NW3は、C_c2とC_s3を同じ蒸着物内に形成して前述のように本発明を用いることによって位置に依存しないようにする。V₂対V₁の比は、C_c1をC_c2およびC_s3と同じ蒸着物内に形成することによって位置に依存しないようにすることができる。したがって、本発明を利用することにより、第４図の複数サブ画素配列構成の安定性を位置に依存しないようにすることができる。
本発明についてその好ましい実施の形態で説明したが、使用した用語は説明のためのものであって限定のためのものではないことと、より広範囲の態様で本発明の範囲および精神から逸脱することなく特許請求の範囲内で変更を加えることができることを了解されたい。

Claims (10)

1. 第１および第２のサブ画素を含む複数のサブ画素を有する、液晶表示装置の中間調画素において、
   前記第１のサブ画素にアクティブ化信号を加えるスイッチと、
   第１の結合コンデンサ誘導体を有し、前記スイッチからの前記アクティブ化信号をサブ画素容量を有する前記第２のサブ画素に結合させる第１の結合コンデンサと、
   前記第２のサブ画素に結合され、蓄積コンデンサ誘導体を有する蓄積コンデンサとを備え、
   前記第１の結合コンデンサ誘導体および前記蓄積コンデンサ誘導体がほぼ均一の厚さの共通誘導体層として形成され、
   前記第１のサブ画素は、前記第２のサブ画素のサブ画素 容量と、前記第１の結合コンデンサと、前記第２のサブ 画素に結合された蓄積コンデンサとに基づいた蓄積容量 を有する中間調画素。
2. 前記第２のサブ画素が容量を有し、前記蓄積コンデンサが容量を有し、
   前記蓄積コンデンサの容量が前記第２のサブ画素の前記容量よりも大きくなるように、前記蓄積コンデンサと前 記第２のサブ画素が構成され、かつ配置されている請求項１に記載の画素。
3. 前記第２のサブ画素が容量を有し、前記蓄積コンデンサが容量を有し、
   前記蓄積コンデンサの容量が前記第２のサブ画素の前記容量より少なくとも５倍大きくなるように、前記蓄積コ ンデンサと前記第２のサブ画素が構成され、かつ配置されている請求項１に記載の画素。
4. 前記第１のサブ画素に加えられる前記アクティブ化信号が第１のサブ画素電圧を備え、
   前記第２のサブ画素に加えられる前記アクティブ化信号が第２のサブ画素電圧を備え、
   前記第２のサブ画素が容量を有し、
   前記第２のサブ画素電圧と前記第１のサブ画素電圧との関係が、
   V₂/V₁＝１／［（C_s2/C_c）＋（C_lc2/C_c）＋１］
   となっており、上式において
   V₁＝前記第１のサブ画素電圧
   V₂＝前記第２のサブ画素電圧
   C_s2＝前記蓄積コンデンサの容量
   C_c＝前記第１の結合コンデンサの容量
   C_lc2＝前記第２のサブ画素の前記容量
   である請求項１に記載の画素。
5. 前記第２のサブ画素が容量を有し、前記蓄積コンデンサが容量を有し、
   前記蓄積コンデンサおよび前記第２のサブ画素が、前記蓄積コンデンサの前記容量が前記第２のサブ画素の前記容量よりも大きくなるように構成され配置されており、V₂/V₁比を保持するためにC_cがそれに対応して大きい請求項４に記載の画素。
6. 前記第１の結合コンデンサを含み、前記スイッチからの前記アクティブ化信号を前記第２のサブ画素に結合する複数の結合コンデンサをさらに備えており、前記複数の結合コンデンサが、前記第１の結合コンデンサ誘導体を含むそれぞれ複数の結合コンデンサ誘導体を有し、
   前記複数の結合コンデンサ誘導体と前記蓄積コンデンサ誘導体が、ほぼ均一の厚さの共通誘導体層として形成されている請求項１に記載の画素。
7. 前記複数の結合コンデンサが、前記スイッチからの前記アクティブ化信号を前記複数のサブ画素のそれぞれに結合する複数の直列接続された結合コンデンサを備えている請求項６に記載の画素。
8. 中間調画素が第１および第２のサブ画素を含む複数のサブ画素を有し、前記第２のサブ画素がそれに付随する蓄積コンデンサを有し、前記表示装置が前記第１のサブ画素にアクティブ化信号を加えるスイッチを備え、前記中間調画素が前記スイッチからの前記アクテ ィブ化信号を前記第２のサブ画素に結合する第１の結合コンデンサを備えた、前記中間調画素を有する中間調液晶表示装置で前記第２のサブ画素に結合された前記アク ティブ化信号の感度を少なくする方法であって、
   前記第１の結合コンデンサと前記蓄積コンデンサをほぼ均一の厚さの共通誘導体層で形成し、前記第２のサブ画 素はサブ画素容量を有し、前記第１のサブ画素は、前記 第２のサブ画素のサブ画素容量と、前記第１の結合コン デンサと、前記第２のサブ画素に付随した蓄積コンデン サとに基づいた蓄積容量を有するようにするステップを含む方法。
9. 前記第２のサブ画素の容量よりも少なくと も５倍以上の容量を持つ前記蓄積コンデンサを形成するステップをさらに含む請求項８に記載の方法。
10. 前記中間調画素が、前記スイッチからの前記アクティブ化信号を前記第２のサブ画素に結合する複数の、前記第１の結合コンデンサを含む結合コンデンサをさらに含み、前記方法が
    前記複数の結合コンデンサと前記蓄積コンデンサをほぼ同じ厚さの共通誘導体層で形成するステップをさらに含む請求項８に記載の方法。

Images