KR100756666B1 - 2-도트 인버젼 방식 액정 패널 구동장치 - Google Patents

2-도트 인버젼 방식 액정 패널 구동장치 Download PDF

Info

Publication number
KR100756666B1
KR100756666B1 KR1020000086926A KR20000086926A KR100756666B1 KR 100756666 B1 KR100756666 B1 KR 100756666B1 KR 1020000086926 A KR1020000086926 A KR 1020000086926A KR 20000086926 A KR20000086926 A KR 20000086926A KR 100756666 B1 KR100756666 B1 KR 100756666B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal panel
driving circuit
data
source line
Prior art date
Application number
KR1020000086926A
Other languages
English (en)
Other versions
KR20020058796A (ko
Inventor
이상열
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000086926A priority Critical patent/KR100756666B1/ko
Publication of KR20020058796A publication Critical patent/KR20020058796A/ko
Application granted granted Critical
Publication of KR100756666B1 publication Critical patent/KR100756666B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 가장자리에서의 딤 및 플리커를 최소화하기에 적합한 2-도트 인버전 방식의 더블 뱅크 타입 액정 패널 구동 방법 및 가로방향의 플리커 잡음을 최소화하기에 적합한 2-인버젼 방식의 액정 패널 구동장치에 관한 것이다.
2-도트 인버젼 방식의 액정 패널 구동장치는: 서로 교차되는 다수의 게이트 라인과 다수의 소오스 라인에 의해 구분된 영역에 설치되는 다수의 액정 셀과, 이들 게이트 라인 상의 신호에 응답하여 소오스 라인 상의 신호를 액정 셀 쪽으로 선택적으로 전송하는 다수의 박막 트랜지스터와, 다수의 액정 셀 각각에 병렬 접속되어진 다수의 보조 캐패시터를 가지는 액정 패널; 소오스 라인의 일측에 위치하여 기수번째 소오스 라인을 구동하는 제1 데이터 구동 회로부; 소오스 라인의 타측에 위치하여 우수번째 소오스 라인을 구동하는 제2 데이터 구동 회로부; 다수의 게이트 라인을 구동하기 위한 게이트 구동 회로부를 구비하고, 다수의 보조 캐패시터중 데이터 구동 회로부들로부터 가장 멀리 떨어진 보조 캐패시터가 데이터 구동 회로부와 가장 가까운 보조 캐패시터와는 다른 용량값을 가지게 형성된 것을 특징으로 한다.

Description

2-도트 인버젼 방식 액정 패널 구동장치 {Apparatus of Driving Liquid Crystal Panel in 2-Dot Inversion}
도 1 은 통상의 2-도트 인버젼 방식의 더블 뱅크 타입 액정 패널 구동장치를 도시하는 회로도이다.
도 2 는 임의의 게이트 라인이 인에이블된 때에 소오스 라인에 인가되는 데이터 신호의 극성을 설명하는 도면이다.
도 3 은 본 발명의 실시 예에 따른 2-도트 인버젼 방식의 더블 뱅크 타입 액정 패널 구동장치를 개략적으로 도시하는 블록도이다.
도 4a 및 도 4b 는 도3에서의 "A" 및 "B"부분을 확대 도시하는 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10,20 : 액정 패널 12A,22A : 제1 데이터 D-IC 칩
12B,22B : 제2 데이터 D-IC 칩 14,24 : 게이트 G-IC 칩
LC : 액정 셀 TFT : 박막 트랜지스터
Cst : 보조 캐패시터 Cgs : 기생 캐패시터
본 발명은 액정표시장치에 있어서 액정 패널을 구동하는 기술에 관한 것으로, 특히 2-도트 인버젼 방식 (2-Dot Inversion System)으로 액정 패널을 구동하는 액정 패널 구동 장치에 관한 것이다.
통상의 액정표시장치는 액정 패널 상의 액정셀들의 광 투과율을 조절함으로써 비디오신호에 해당하는 화상을 표시하게 된다. 액정 패널 상의 액정셀들을 구동하기 위하여, 액정표시장치는 액정 패널 구동장치를 구비한다.
액정 패널 구동장치는 라인 인버젼 방식 (Line Inversion System), 칼럼 인버젼 방식 (Column Inversion System), 도트 인버젼 방식 (Dot Inversion System), 2-도트 인버젼 방식 및 그룹 인버젼 방식 (Group Inversion System)의 네가지 구동방법으로 구동되고 있다.
이러한 액정 패널 구동방법 중에서 2-도트 인버젼 방식의 액정 패널 구동방법에서는 액정 패널에 공급되는 데이터신호들의 극성이 액정 패널 상의 게이트 라인을 따라서는 2개의 게이트 라인마다, 소오스 라인을 따라서는 두 개의 소오스 라인마다 그리고 시간적으로는 프레임마다 반전되게 된다. 다시 말하여, 2-도트 인버젼 방식의 액정 패널 구동방법에서는 액정 패널에 공급되는 데이터신호들의 극성이 액정 패널 상의 두개의 소오스 라인 및 2개의 게이트 라인마다 그리고 프레임마다 반전되게 된다.
또한, 액정 패널 구동장치는 데이터 구동 집적회로 칩(Data Driving Integrated Circuit Chip : 이하 "데이터 D-IC 칩"이하 함)의 배열 형태에 따라 싱글 뱅크 타입(Single Bank Type)과 더블 뱅크 타입(Double Bank Type)으로 구분되게 된다. 싱글 뱅크 타입의 액정 패널 구동장치에서는 데이터 D-IC 칩들이 액정 패널의 한쪽 가장자리에만 배치되는 반면, 더블 뱅크 타입의 액정 패널 구동장치에서는 데이터 D-IC 칩들이 액정 패널 상의 서로 대응되는 두 개의 가장자리에 분산 배치되게 된다.
2-도트 인버전 방식의 더블 뱅크 타입 액정 패널 구동장치는 도1에 도시된 바와 같이 액정 패널(10)의 상측 가장자리에 위치하는 제1 데이터 D-IC 칩(12A)와 액정 패널(10)의 하측 가장자리 위치하는 제2 데이터 D-IC 칩(12B)를 구비한다. 제1 데이터 D-IC 칩(12A)는 소오스 라인들(SL1 내지 SLm)중 기수번째 소오스 라인들(SL1,SL3,SL5,…,SLn-1)을 구동하게 된다. 제2 데이터 D-IC 칩(12B)는 소오스 라인들(SL1 내지 SLm)중 우수번째 소오스 라인들(SL2,SL4,SL6,…,SLn)을 구동하게 된다.
또한, 도1의 액정 패널 구동장치는 액정 패널(10) 상의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 구동 집적회로 칩(Gate Driving Integrated Circuit Chip ; 이하 "게이트 G-IC 칩"이라 함)(14)를 구비한다. 액정 패널(10)은 서로 교차하는 소오스 라인들(SL1~SLm)과 게이트 라인들(GL1~GLn)에 의해 구분되어진 화소 영역들 각각에 위치하는 액정 셀(LCC)와, 소오스 라인들(SL1~SLm)과 게이트 라인들(GL1~GLn)과의 교차점들 각각에 위치하는 박막 트랜지스터(TFT)를 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)이 인에이블된 때에 소오스 라인(SL) 상의 데이터신호를 액정 셀(LC) 쪽으로 전송하게 된다. 그러면, 액정 셀(LC)는 소오스 라인(SL)으로부터 박막 트랜지스터(TFT)를 경유하여 입력되는 데이터신호를 충전하고 그 충전된 데이터신호의 전압 레벨에 따라 투과 광량을 조절하게 된다.
게이트 G-IC 칩(14)는 액정 패널(10) 상의 n개의 게이트 라인(GL1~GLn)을 1 수평동기기간씩 순차적으로 인에이블시킴으로써 액정 패널(10) 상의 박막 트랜지스터들(TFT)이 1 라인분씩 순차적으로 구동되게 한다. 한편, 제1 및 제2 데이터 D-IC 칩(12A,12B)는 게이트 라인(GL1~GLn)이 인에이블될 때마다 도2에 도시된 바와 같이 소오스 라인들(SL1~SLn)에 두 개의 소오스 라인마다 극성이 반전되게끔 데이터신호를 공급하여 1 라인분의 액정 셀이 데이터신호를 충전하게 한다.
이렇게 액정셀(Clc)에 충전되어진 셀 충전 전압은 박막 트랜지스터(TFT)가 턴-오프(Turn-off)될 때 떨어지게 되므로 데이터 신호의 전압 보다 낮아지게 된다. 액정셀에 충전되어진 셀 충전 전압과 데이터 신호와의 차전압에 해당하는 피드 트로우 전압 (Feed Through Voltage, ΔVp)이 발생되게 된다. 이 피드 트로우 전압(ΔVp)은 TFT(CMN)의 게이트단자와 액정셀(Clc) 사이에 존재하는 기생용량에 의해 발생되는 것으로써 액정셀(Clc)의 광 투과 량을 주기적으로 변화시키게 된다. 이 결과, 액정패널 상에 표시되는 화상에서 플리커 및 잔상이 발생되게 된다.
또한, 소오스 라인(SL)을 경유하여 액정 셀(LC) 쪽으로 전송되는 데이터 신호는 데이터 라인(SL) 상의 도선 저항 및 기생 용량에 의해 지연되게 된다. 이러 한 소오스 라인(SL)에서의 데이터 신호의 지연은 데이터 D-IC 칩(12A,12B)로부터 멀리 떨어져 있는 액정 셀(기수번째 소오스 라인에 접속되어진 최하단의 액정 셀과 우수번째 소오스 라인에 접속되어진 촤상단의 액정 셀)에서의 피드 트로우 전압(△Vp)이 커지게 한다. 즉, 기수번째 소오스 라인에 접속되어진 최하단의 액정 셀과 우수번째 소오스 라인에 접속되어진 촤상단의 액정 셀에 충전된 전압과 데이터 신호의 전압과의 차이가 커지게 된다.
이와 같이 데이터 D-IC 칩(12A,12B)로부터 멀리 떨어진 가장자리에 위치한 액정 셀(LC)에 충전되어진 셀 충전 전압과 데이터 신호의 전압간의 큰 차이는 가장자리에서의 인접한 액정 셀들에 충전되어진 셀 충전 전압들과의 차이도 커지게 한다. 이로 인하여, 가장자리에서 딤(Dim) 및 플리커가 심하게 나타나게 한다. 이러한 딤 및 플리커는 액정 패널의 해상도가 높아지거나 액정 패널이 대형화됨에 따라 더욱 더 심하게 나타난다.
따라서, 본 발명의 목적은 가장자리에서의 딤 및 플리커를 최소화하기에 적합한 2-도트 인버전 방식의 더블 뱅크 타입 액정 패널 구동 방법 및 가로방향의 플리커 잡음을 최소화하기에 적합한 2-인버젼 방식의 액정 패널 구동장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 2-도트 인버젼 방 식의 액정 패널 구동장치는: 서로 교차되는 다수의 게이트 라인과 다수의 소오스 라인에 의해 구분된 영역에 설치되는 다수의 액정 셀과, 이들 게이트 라인 상의 신호에 응답하여 소오스 라인 상의 신호를 액정 셀 쪽으로 선택적으로 전송하는 다수의 박막 트랜지스터와, 다수의 액정 셀 각각에 병렬 접속되어진 다수의 보조 캐패시터를 가지는 액정 패널; 소오스 라인의 일측에 위치하여 기수번째 소오스 라인을 구동하는 제1 데이터 구동 회로부; 소오스 라인의 타측에 위치하여 우수번째 소오스 라인을 구동하는 제2 데이터 구동 회로부; 다수의 게이트 라인을 구동하기 위한 게이트 구동 회로부를 구비하고, 다수의 보조 캐패시터중 데이터 구동 회로부들로부터 가장 멀리 떨어진 보조 캐패시터가 데이터 구동 회로부와 가장 가까운 보조 캐패시터와는 다른 용량값을 가지게 형성된 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도3 및 도4를 참조하여 상세하게 설명하기로 한다.
도3 은 본 발명의 실시 예에 따른 2-도트 인버젼 방식의 액정 패널 구동장치를 도시하는 블럭도이다.
도3의 2-도트 인버전 방식의 액정 패널 구동장치는, 액정 패널(20)의 상측 가장자리에 위치하는 제1 데이터 D-IC 칩(22A)과, 액정 패널(20)의 하측 가장자리 위치하는 제2 데이터 D-IC 칩(22B)을 구비한다. 제1 데이터 D-IC 칩(12A)은 소오스 라인들(SL1 내지 SLm)중 기수번째 소오스 라인들(SL1,SL3,SL5,…,SLm-1)을 구동하게 된다. 제2 데이터 D-IC 칩(12B)은 소오스 라인들(SL1 내지 SLm)중 우수번째 소오스 라인들(SL2,SL4,SL6,…,SLm)을 구동하게 된다. 여기서, 제1 데이터 D-IC 칩(12A)과 제2 데이터 D-IC 칩(12B)은 액정 패널(20)을 중심으로 대칭되게 이격되어 배치되는데, 특히 제1 데이터 D-IC 칩(12A)은 액정 패널(20)의 상부에 이격되어 배치되고, 제2 데이터 D-IC 칩(12B)은 액정 패널(20)의 하부에 이격되어 배치된다.
액정 패널 구동장치는 액정 패널(20) 상의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 G-IC 칩(24)을 구비한다. 액정 패널(20)은 도4a 및 도4b에 도시된 바와 같이 서로 교차하는 소오스 라인들(SL1~SLm)과 게이트 라인들(GL1~GLn)에 의해 구분되어진 화소 영역들 각각에 위치하는 액정 셀(LC)과, 소오스 라인들(SL1~SLm)과 게이트 라인들(GL1~GLn)과의 교차점들 각각에 위치하는 박막 트랜지스터(TFT)를 구비하며, 또한 각각의 액정 셀(LC)에 병렬로 접속되어진 보조 캐패시터(Cst)를 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)이 인에이블된 때에 소오스 라인(SL) 상의 데이터신호를 액정 셀(LC) 및 보조 캐패시터(Cst) 쪽으로 전송한다. 그러면, 액정 셀(LC)은 소오스 라인(SL)으로부터 박막 트랜지스터(TFT)를 경유하여 입력되는 데이터신호를 충전하고 그 충전된 데이터신호의 전압 레벨에 따라 투과 광량을 조절한다.
게이트 G-IC 칩(24)은 액정 패널(20) 상의 n개의 게이트 라인(GL1~GLn)을 1 수평동기기간씩 순차적으로 인에이블시킴으로써 액정 패널(20) 상의 박막 트랜지스터들(TFT)이 1 라인분씩 순차적으로 구동되도록 한다. 한편, 제1 및 제2 데이터 D-IC 칩(12A,12B)은 게이트 라인(GL1~GLn)이 인에이블될 때마다 도 2에 도시된 바와 같이 소오스 라인들(SL1~SLn)에 두 개의 소오스 라인마다 극성이 반전되게끔 데이터신호를 공급하여 1 라인분의 액정 셀이 데이터신호를 충전함과 동시에 보조 캐패시터(Cst)도 1라인분씩 데이터 신호를 충전한다. 이 보조 캐패시터(Cst)는 박막 트랜지스터(TFT)가 턴-오프된 때 액정 셀(LC)에 전하를 공급하여 피드 트로우 전압(△Vp)을 억압하게 된다.
이러한 보조 캐패시터(Cst)는 도 4a에서와 같이 우수번째 소오스 라인(SL2,SL4,…,SLn)에 접속됨과 아울러 최상단에 위치하는 액정 셀 및 도 4b에서와 같이 기수번째 소오스 라인(SL1,SL3,…,SLn-1)에 접속됨과 아울러 최하단에 위치하는 액정 셀(LC), 즉 데이터 D-IC 칩(22A,22B)로부터 가장 멀리 떨어진 액정 셀(LC)에 위치하는 경우 인접한 액정 셀(LC)에 위치한 보조 캐패시터와는 다른 용량 값을 가지게끔 형성된다. 이렇게 데이터 D-IC 칩(22A,22B)으로부터 가장 멀리 떨어진 보조 캐패시터(Cst)는 데이터 D-IC 칩(22A,22B)과 가장 가까운 보조 캐패시터(Cst)와 다른 용량값을 가짐으로써 충전되는 전하량이 달라진다. 또한, 박막트랜지스터(TFT)가 턴-오프될 때 보조 캐패시터(Cst)에서 액정 셀(LC)에 공급되는 전하량이 인접한 보조 캐패시터의 그것과 달라진다. 이에 따라, 동일한 전압레벨의 데이터 신호에 대하여 데이터 D-IC 칩(22A,22B)으로부터 멀리 떨어진 액정 셀(LC)에서의 피드 트로우 전압(△Vp)이 데이터 D-IC 칩(22A,22B)과 가까운 액정 셀(LC)에서의 그것과 같이지거나 작아짐으로써 액정 패널(20)의 가장자리에서 발생되는 딤 및 플리커가 줄어든다.
도 4a 및 도 4b에서와 같이, 액정 패널(20)은 박막 트랜지스터(TFT)의 게이트와 소오스 전극 사이에 나타나는 기생 캐패시터(Cgs)를 가지게 된다. 기생 캐패시터(Cgs)는 액정 셀(LC) 및 보조 캐패시터(Cst)로부터 게이터 라인(GL) 쪽으로 방전되는 전하량을 결정하게 된다. 이 기생 캐패시터(Cgs)는 우수번째 소오스 라인(SL2,SL4,…,SLn)에 접속됨과 아울러 최상단에 위치하는 액정 셀 및 기수번째 소오스 라인(SL1,SL3,…,SLn-1)에 접속됨과 아울러 최하단에 위치하는 액정 셀(LC), 즉 데이터 D-IC 칩(22A,22B)로부터 가장 멀리 떨어진 액정 셀(LC)에 위치하는 경우 인접한 액정 셀(LC)에 위치한 기생 캐패시터(Cgs)와는 다른 용량 값을 가지게끔 형성된다. 이렇게 데이터 D-IC 칩(22A,22B)으로부터 가장 멀리 떨어진 기생 캐패시터(Cst)는 데이터 D-IC 칩(22A,22B)과 가장 가까운 보조 캐패시터(Cst)와 다른 용량값을 가짐으로써 액정 셀(LC) 및 보조 캐패시터(Cst)로부터 게이트 라인(GL) 쪽으로 방전되는 전하량이 달라진다. 다시 말하여, 기생 캐패시터(Cgs)는 동일한 전압레벨의 데이터 신호에 대하여 데이터 D-IC 칩(22A,22B)으로부터 멀리 떨어진 액정 셀(LC)에서의 피드 트로우 전압(△Vp)이 데이터 D-IC 칩(22A,22B)과 가까운 액정 셀(LC)에서의 그것과 같이지거나 작아짐으로써 액정 패널(20)의 가장자리에서 발생되는 딤 및 플리커가 줄어든다.
상술한 바와 같이, 본 발명에 따른 2-도트 인버젼 방식의 액정 패널 구동장치에서는 데이터 D-IC 칩으로부터 가장 멀리 떨어진 액정 셀에서의 충전 용량이 데이터 D-IC 칩과 가까운 액정 셀에서의 충전 용량이 달라지게 함으로써 가장자리에서의 딤 및 플리커를 최소화 할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (2)

  1. 서로 교차되는 다수의 게이트 라인과 다수의 소오스 라인에 의해 구분된 영역에 설치되는 다수의 액정 셀과, 이들 게이트 라인 상의 신호에 응답하여 소오스 라인 상의 신호를 액정 셀 쪽으로 선택적으로 전송하는 다수의 박막 트랜지스터와, 다수의 액정 셀 각각에 병렬 접속되어진 다수의 보조 캐패시터를 가지는 액정 패널;
    기수번째 소오스 라인을 구동하기 위한 제1 데이터 구동 회로부;
    우수번째 소오스 라인을 구동하기 위한 제2 데이터 구동 회로부;
    상기 다수의 게이트 라인을 구동하기 위한 게이트 구동 회로부를 구비하고,
    상기 다수의 보조 캐패시터들 중에 상기 제1 및 제2 데이터 구동 회로부로부터 가장 먼거리에 위치된 보조 캐패시터가 상기 제1 및 제2 데이터 구동 회로부와 가장 가까운 거리에 위치된 보조 캐패시터와는 다른 용량값을 갖는 것을 특징으로 하는 2-도트 인버젼 방식의 액정 패널 구동장치.
  2. 제 1 항에 있어서,
    상기 다수의 박막 트랜지스터들 중에 상기 제1 및 제2 데이터 구동 회로부로부터 가장 먼거리에 위치된 박막 트랜지스터가 상기 제1 및 제2 데이터 구동 회로부와 가장 가까운 거리에 위치된 박막 트랜지스터의 기생 캐패시터와는 다른 용량값의 기생 캐패시터를 갖는 것을 특징으로 하는 2-도트 인버젼 방식의 액정 패널 구동장치.
KR1020000086926A 2000-12-30 2000-12-30 2-도트 인버젼 방식 액정 패널 구동장치 KR100756666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086926A KR100756666B1 (ko) 2000-12-30 2000-12-30 2-도트 인버젼 방식 액정 패널 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086926A KR100756666B1 (ko) 2000-12-30 2000-12-30 2-도트 인버젼 방식 액정 패널 구동장치

Publications (2)

Publication Number Publication Date
KR20020058796A KR20020058796A (ko) 2002-07-12
KR100756666B1 true KR100756666B1 (ko) 2007-09-07

Family

ID=27689873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086926A KR100756666B1 (ko) 2000-12-30 2000-12-30 2-도트 인버젼 방식 액정 패널 구동장치

Country Status (1)

Country Link
KR (1) KR100756666B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542874B2 (en) 2013-11-26 2017-01-10 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101208973B1 (ko) * 2005-06-28 2012-12-06 엘지디스플레이 주식회사 액정표시장치
TWI406249B (zh) 2009-06-02 2013-08-21 Sitronix Technology Corp 液晶點反轉驅動電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039328A (ja) * 1996-07-19 1998-02-13 Nec Corp 液晶表示装置
JP2000338523A (ja) * 1999-05-25 2000-12-08 Nec Corp 液晶表示装置
KR100516062B1 (ko) * 1998-03-13 2006-01-12 삼성전자주식회사 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039328A (ja) * 1996-07-19 1998-02-13 Nec Corp 液晶表示装置
KR100516062B1 (ko) * 1998-03-13 2006-01-12 삼성전자주식회사 액정표시장치
JP2000338523A (ja) * 1999-05-25 2000-12-08 Nec Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542874B2 (en) 2013-11-26 2017-01-10 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR20020058796A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
US10373579B2 (en) Flat display apparatus and control circuit and method for controlling the same
EP0617398B1 (en) Method for driving active matrix liquid crystal display panel
KR100982121B1 (ko) 액정표시장치 및 그 구동방법
US8144089B2 (en) Liquid crystal display device and driving method thereof
TWI397734B (zh) 液晶顯示器及其驅動方法
KR100750916B1 (ko) 스윙 공통 전극 전압을 이용한 액정 표시 장치 및 이의구동 방법
KR101285054B1 (ko) 액정표시장치
US20060119755A1 (en) Liquid crystal display device
US6717563B2 (en) Method of driving liquid crystal display panel using superposed gate pulses
JPH075852A (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
JP2007025644A (ja) 液晶ディスプレイパネルの駆動方法及び該駆動方法を用いた液晶ディスプレイパネル並びに該液晶ディスプレイパネルの駆動に用いる駆動モジュール
US7068249B2 (en) Method of driving gates of liquid crystal display
KR0172881B1 (ko) 액정표시장치의 구조 및 구동방법
US20110221731A1 (en) Display device having increased aperture ratio
KR20080054658A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101243803B1 (ko) 화상 표시장치의 구동장치 및 구동방법
KR100756666B1 (ko) 2-도트 인버젼 방식 액정 패널 구동장치
KR20070080314A (ko) 액정 표시 패널 및 그의 구동 장치
US20040263453A1 (en) Liquid crystal display device and method of fabricating the same
US6593905B1 (en) Liquid crystal display panel and the control method thereof
JP2005128101A (ja) 液晶表示装置
KR101220206B1 (ko) 액정표시장치의 구동장치 및 이의 구동방법
KR100901113B1 (ko) 2-도트 인버젼 방식 액정 패널의 화질 개선을 위한 액정패널 구동 방법 및 그 구동회로
KR100717183B1 (ko) 2 라인 도트 인버젼 방식의 액정 패널 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee