JPS62281428A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62281428A JPS62281428A JP12339186A JP12339186A JPS62281428A JP S62281428 A JPS62281428 A JP S62281428A JP 12339186 A JP12339186 A JP 12339186A JP 12339186 A JP12339186 A JP 12339186A JP S62281428 A JPS62281428 A JP S62281428A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- substrate
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000002834 transmittance Methods 0.000 claims abstract description 6
- 229920001721 polyimide Polymers 0.000 abstract description 6
- 239000009719 polyimide resin Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 37
- 239000012535 impurity Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 241001267494 Microdes Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は写真処理技術を利用して下地膜(基板)にパタ
ーン転写するリソグラフィー技術に関し、特に半導体装
置プロセスにおけるレジストパターン形成用のマスクと
、これを用いて部分的に深さの異なるエツチングを行う
パターン形成方法に関する。
ーン転写するリソグラフィー技術に関し、特に半導体装
置プロセスにおけるレジストパターン形成用のマスクと
、これを用いて部分的に深さの異なるエツチングを行う
パターン形成方法に関する。
半導体装置を製造するためのリングラフィ技術において
は、半導体やその酸化膜などの下地材料を部分的にエツ
チングするだめのホトレジストパターンは明暗コントラ
ストを高めることで微細化を実現している。(日経マグ
ロウヒル社1985年8月NIKKEI MICROD
EVICES p61〜70)本発明者において、検討
、実施され、一般には必しも公知ではない光リソグラフ
ィー技術の例を掲げると次のとおりである。
は、半導体やその酸化膜などの下地材料を部分的にエツ
チングするだめのホトレジストパターンは明暗コントラ
ストを高めることで微細化を実現している。(日経マグ
ロウヒル社1985年8月NIKKEI MICROD
EVICES p61〜70)本発明者において、検討
、実施され、一般には必しも公知ではない光リソグラフ
ィー技術の例を掲げると次のとおりである。
(1)レチクル(マスク)として、第15図に示すよう
に透明ガラス板5にCr等の金属膜パターン4を形成し
たものを通して下地材2上に塗布されたレジスト3に光
を部分的に露光する。
に透明ガラス板5にCr等の金属膜パターン4を形成し
たものを通して下地材2上に塗布されたレジスト3に光
を部分的に露光する。
(2)上記マスクパターンは単なる明暗パターン4a+
4bとして形成されたものであるから、現偉されたホト
レジストは明暗に対応した窓6をもつにすぎないホトレ
ジストパターン(3a)として形成される(第16図)
。
4bとして形成されたものであるから、現偉されたホト
レジストは明暗に対応した窓6をもつにすぎないホトレ
ジストパターン(3a)として形成される(第16図)
。
(3)このホトレジストパターン3aを使用して下地材
2をエツチングする。このエツチングは、たとえばリア
クティブ・イオン・エツチングRIEのごときドライエ
ッチ技術を採用し、下地材に上記パターンの穴をあける
ことになる(第17図)。
2をエツチングする。このエツチングは、たとえばリア
クティブ・イオン・エツチングRIEのごときドライエ
ッチ技術を採用し、下地材に上記パターンの穴をあける
ことになる(第17図)。
上記のようなマスクパターンを使用し、下地材にエツチ
ングして得られた穴や溝は、第17図に示されるように
マスクパターン乃至レジストパターンに対応した寸法・
形状と同じエッチ深さを有する。
ングして得られた穴や溝は、第17図に示されるように
マスクパターン乃至レジストパターンに対応した寸法・
形状と同じエッチ深さを有する。
現在、微細加工のために採用されているプラズマを利用
したドライエツチング技術によればその多くは異方性エ
ツチングであってエネルギーを持ったイオン流を利用す
るため、エツチングされた穴の端面(内側面)は主面に
対し直角となり、その上に配線のための金属等の膜を形
成する場合に穴のエツジ部でのカバレジ(ステップカバ
レジ)がわるく、配線不良等をひき起すことKなった。
したドライエツチング技術によればその多くは異方性エ
ツチングであってエネルギーを持ったイオン流を利用す
るため、エツチングされた穴の端面(内側面)は主面に
対し直角となり、その上に配線のための金属等の膜を形
成する場合に穴のエツジ部でのカバレジ(ステップカバ
レジ)がわるく、配線不良等をひき起すことKなった。
このようなカバレジ不良を防ぐためエッチされた穴にテ
ーパを設けたり、あるいは部分的に厚さの異なる下地膜
に透孔なあけようとする場合、エッチ深さの制御が1回
のみのエッチでは困難であり、制御が適正でないことに
よってオーバエッチを生じ、そのために下地にダメージ
を与えることなど問題が多かった。
ーパを設けたり、あるいは部分的に厚さの異なる下地膜
に透孔なあけようとする場合、エッチ深さの制御が1回
のみのエッチでは困難であり、制御が適正でないことに
よってオーバエッチを生じ、そのために下地にダメージ
を与えることなど問題が多かった。
本発明は上記した問題を克服するべくなされたものであ
り、その一つの目的は工程を増やすことなくエッチ穴の
深さや内側面の形状を制御できるマスクエッチ法を提供
することにある。
り、その一つの目的は工程を増やすことなくエッチ穴の
深さや内側面の形状を制御できるマスクエッチ法を提供
することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面からあきらかになろう。
明細書の記述および添付図面からあきらかになろう。
本題において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、透明板の一部に光の透過率を制御しうるパタ
ーンを有するパターン形成用マスクを使用して部分的に
深さの異なる穴乃至溝のパターンを有するレジストパタ
ーンを形成し、このレジストパターンを通して下地膜乃
至基板の表面をエッチすることにより、上記部分的に深
さの異なる穴乃至溝を有するパターンを上記下地膜乃至
基板表面に転写するものである。
ーンを有するパターン形成用マスクを使用して部分的に
深さの異なる穴乃至溝のパターンを有するレジストパタ
ーンを形成し、このレジストパターンを通して下地膜乃
至基板の表面をエッチすることにより、上記部分的に深
さの異なる穴乃至溝を有するパターンを上記下地膜乃至
基板表面に転写するものである。
上記した手段によれば一回のエツチング工程で下地膜乃
至基板表面にエッチ穴の深さや内側面の形状を制御する
ことができ、前記発明の目的を達成できる。
至基板表面にエッチ穴の深さや内側面の形状を制御する
ことができ、前記発明の目的を達成できる。
〔実施例1〕
第1図乃至第3図は本発明の一実施例を示すものであっ
て、レジストマスクを使用して絶縁下地膜に大あげを行
うプロセスの工程断面図である。
て、レジストマスクを使用して絶縁下地膜に大あげを行
うプロセスの工程断面図である。
以下工程順に説明する。
(1)第1図に示すよ5に基板1上にたとえばポリイミ
ド系有機樹脂等からなる厚い絶縁膜2を形成し、この上
にレジスト膜(ポジ型ホトレジスト)3を形成したもの
を用意し、パターン形成用マスク4を通してホトレジス
ト3に部分的に露光する。
ド系有機樹脂等からなる厚い絶縁膜2を形成し、この上
にレジスト膜(ポジ型ホトレジスト)3を形成したもの
を用意し、パターン形成用マスク4を通してホトレジス
ト3に部分的に露光する。
このマスク4は透明ガラス板5の一方の主面(下面)に
Crなとの金属からなるパターン4を形成したものであ
り、このパターンは光を全く通さない暗部4a+光を1
00%通す明部4b、光を50%しか通さない中間部4
0等からなる。中間部の一部は暗部から明部に傾斜的(
又は階段的)K変化する傾斜的中間部4dである。同図
の矢印は露光のための光(たとえば紫外線、X線)を示
す。
Crなとの金属からなるパターン4を形成したものであ
り、このパターンは光を全く通さない暗部4a+光を1
00%通す明部4b、光を50%しか通さない中間部4
0等からなる。中間部の一部は暗部から明部に傾斜的(
又は階段的)K変化する傾斜的中間部4dである。同図
の矢印は露光のための光(たとえば紫外線、X線)を示
す。
(2)ホトレジストを露光後、現偉すると、第2図に示
すように、光の通過する量に応じて深い穴(透孔)6a
、浅い穴6b及び内側面が傾斜した穴6Cを有するホト
レジストパターン3aを任意に形成できる。
すように、光の通過する量に応じて深い穴(透孔)6a
、浅い穴6b及び内側面が傾斜した穴6Cを有するホト
レジストパターン3aを任意に形成できる。
(3)上記ホトレジストパターン3aを通して下地膜で
あるポリイミド樹脂膜2のエツチングを行う。
あるポリイミド樹脂膜2のエツチングを行う。
この場合、エツチングは酸素ガスO7をエッチャントと
するドライエッチにより行うと、第3図に示すように下
地膜2にホトレジストパターンの深すを含めた形状1寸
法をそのまま転写した深い穴(透孔)7a、浅い穴7b
、及び内側面が傾斜した穴7Cが形成される。
するドライエッチにより行うと、第3図に示すように下
地膜2にホトレジストパターンの深すを含めた形状1寸
法をそのまま転写した深い穴(透孔)7a、浅い穴7b
、及び内側面が傾斜した穴7Cが形成される。
上記実施例によれば1回のホトエツチング工程によって
従来、複数回のホトエツチング工程を経なければできな
かった深さの異なる穴を形成することができ、又、テー
パ側面をもつ穴の形成も可能となる。尚上記では下地膜
2をポリイミド系樹脂膜としたがシリコン酸化膜S i
O,やシリコン9化膜SiN等の無機膜でも良い。この
時はエッチャントをレジストをエツチングできる0、ガ
スと上記無機膜をエツチングできるCHF、、CF4ガ
スなどとを混合しレジストと被加工材料2とのエツチン
グ比をその混合比でコントロールして行なうことができ
る。
従来、複数回のホトエツチング工程を経なければできな
かった深さの異なる穴を形成することができ、又、テー
パ側面をもつ穴の形成も可能となる。尚上記では下地膜
2をポリイミド系樹脂膜としたがシリコン酸化膜S i
O,やシリコン9化膜SiN等の無機膜でも良い。この
時はエッチャントをレジストをエツチングできる0、ガ
スと上記無機膜をエツチングできるCHF、、CF4ガ
スなどとを混合しレジストと被加工材料2とのエツチン
グ比をその混合比でコントロールして行なうことができ
る。
〔実施例2〕
第4図乃至第6図は本発明の他の一実施例を示すもので
あって、たとえば、リニアICにおいて2層配線を形成
する際に、眉間膜にホトエツチングによる穴をあげる場
合に適用した一部工程断面図である。
あって、たとえば、リニアICにおいて2層配線を形成
する際に、眉間膜にホトエツチングによる穴をあげる場
合に適用した一部工程断面図である。
(1)第4図において、1は半導体(Si)基板、8は
表面酸化膜(SiOy)、9は第2層A2配線、2はそ
の上を覆う層間膜、たとえばポリイミド系樹脂である。
表面酸化膜(SiOy)、9は第2層A2配線、2はそ
の上を覆う層間膜、たとえばポリイミド系樹脂である。
3(a)はホトレジストであって、その一部には実施例
1で述べた手段によりテーパ側面を有する深い穴6Cと
浅い穴6bのごときパターンが形成されている。
1で述べた手段によりテーパ側面を有する深い穴6Cと
浅い穴6bのごときパターンが形成されている。
(2)上記ホトレジストパターン3aを通して層間膜2
をスルーホールのためのドライエツチングすることによ
り第5図に示すようにホトレジストパターン3aをその
まま転写した深いテーパ側面を有す名犬7Cと浅い穴7
bが形成される。
をスルーホールのためのドライエツチングすることによ
り第5図に示すようにホトレジストパターン3aをその
まま転写した深いテーパ側面を有す名犬7Cと浅い穴7
bが形成される。
(3)第6図に示すように、全面にA2を蒸着(スパッ
タ)し、パターニングを行って第2層AA配線10a、
10bを形成する。このうち、第2層A2配線の一部1
0bは眉間膜の穴7bを通じて第2層A2配線に接続さ
れる。
タ)し、パターニングを行って第2層AA配線10a、
10bを形成する。このうち、第2層A2配線の一部1
0bは眉間膜の穴7bを通じて第2層A2配線に接続さ
れる。
AA配線を埋めこんだ層間膜をエッチする場合にAn配
線のあるところとないところでは、層間膜の厚さが異な
り、そのままドライエッチを行って層間膜の厚い部分を
つきぬけるスルーホールをあけた場合、層間膜の薄いA
2配線表面部分はプラズマにさらされることによりダメ
ージを大きく受ける。しかし、本実施例ではホトレジス
トパターンに深さの異なるものを使用し、スルーホール
の深さを制御することによって、部分的オーバーエッチ
をなくし1.l配線表面のダメージを防ぐことができる
。
線のあるところとないところでは、層間膜の厚さが異な
り、そのままドライエッチを行って層間膜の厚い部分を
つきぬけるスルーホールをあけた場合、層間膜の薄いA
2配線表面部分はプラズマにさらされることによりダメ
ージを大きく受ける。しかし、本実施例ではホトレジス
トパターンに深さの異なるものを使用し、スルーホール
の深さを制御することによって、部分的オーバーエッチ
をなくし1.l配線表面のダメージを防ぐことができる
。
又、深い穴においてはテーパ側面を形成することができ
るから、その上に第2層A2配線を形成した場合にもス
テップカバレジのわるさをカバーできる。
るから、その上に第2層A2配線を形成した場合にもス
テップカバレジのわるさをカバーできる。
〔実施例3〕
第7図乃至第9図は一つの基板K IJ ニア部とII
L部を共有させる場合に本発明を適用した場合の実施例
であって、プロセス要部の工程断面図である、 (1)・第7図において、11はSi基板(サブストレ
ート)、12はn十埋込層、13はエピタキシャルn−
8i層である。3 a + 3 bはホトレジストパタ
ーンで一方(3a)は厚く、一部(3b)はマスクパタ
ーンの中間部を通して薄く形成しである。
L部を共有させる場合に本発明を適用した場合の実施例
であって、プロセス要部の工程断面図である、 (1)・第7図において、11はSi基板(サブストレ
ート)、12はn十埋込層、13はエピタキシャルn−
8i層である。3 a + 3 bはホトレジストパタ
ーンで一方(3a)は厚く、一部(3b)はマスクパタ
ーンの中間部を通して薄く形成しである。
(2)上記ホトレジストパターンを通してエピタキシャ
ルSi層13をホトエッチすることkより、第8図に示
すように深い穴(溝)部14と浅い穴部15が形成され
る。
ルSi層13をホトエッチすることkより、第8図に示
すように深い穴(溝)部14と浅い穴部15が形成され
る。
(3)第9図に示すよ5V−、エッチされないエピタキ
シャルSi層の厚い部分13aにはnpn )ランジス
タのためのベース9層16、エミッタn十層17を形成
し、浅くエッチされた部分15のエピタキシャル層13
bにはIILのためインジェクタp層18.ペースp層
19等を形成する。深くエッチされた部分(14)の下
のエピタキシャル層にはアイソレーク1フ9層20.コ
レクタ取出しn+層21等を形成する。
シャルSi層の厚い部分13aにはnpn )ランジス
タのためのベース9層16、エミッタn十層17を形成
し、浅くエッチされた部分15のエピタキシャル層13
bにはIILのためインジェクタp層18.ペースp層
19等を形成する。深くエッチされた部分(14)の下
のエピタキシャル層にはアイソレーク1フ9層20.コ
レクタ取出しn+層21等を形成する。
npn)ランジスタは高耐圧を要求されるためにエピタ
キシャル層の厚い部分を必要とし、IILは増@特性(
βi)を高めるためにはエピタキシャル層の薄い部分を
必要とし、アイソレーン5フ部やコレクタ取出し部は深
いエッチを行う方が有利である。従来はこれらを別個の
ホトエツチングにより得ていたが、本発明では1回のホ
トエツチングで同時に深さの異なる穴や溝が形成でき、
工程数を削減できる。
キシャル層の厚い部分を必要とし、IILは増@特性(
βi)を高めるためにはエピタキシャル層の薄い部分を
必要とし、アイソレーン5フ部やコレクタ取出し部は深
いエッチを行う方が有利である。従来はこれらを別個の
ホトエツチングにより得ていたが、本発明では1回のホ
トエツチングで同時に深さの異なる穴や溝が形成でき、
工程数を削減できる。
〔実施例4〕
第10図及び第11図は深さの異なる穴を有するホトレ
ジストパターンを使用して深さの異なる不純物イオン打
込みを行う部分の実施例を示す一部工程断面図である。
ジストパターンを使用して深さの異なる不純物イオン打
込みを行う部分の実施例を示す一部工程断面図である。
第10図において、1は半導体基板、3aはホトレジス
トパターンである、このホトレジストパターン3aKは
実施例1で述べた手段により深い穴6bと浅い穴6bが
あけられたパターンである。
トパターンである、このホトレジストパターン3aKは
実施例1で述べた手段により深い穴6bと浅い穴6bが
あけられたパターンである。
このホトレジストパターン3aをマスクにして不純物イ
オン打込みを行う。同図に示すようにホトレジストの厚
い部分では不純物は通過されず、パターンの深い穴の部
分では基板の表面から深く不純物導入層22が形成され
、浅い穴の部分ではホトレジストによって打込みエネル
ギーがいく分減殺され、基板表面から浅い不純物導入層
23が形成される。
オン打込みを行う。同図に示すようにホトレジストの厚
い部分では不純物は通過されず、パターンの深い穴の部
分では基板の表面から深く不純物導入層22が形成され
、浅い穴の部分ではホトレジストによって打込みエネル
ギーがいく分減殺され、基板表面から浅い不純物導入層
23が形成される。
第11図VCおいては、ホトレジストパターン3aK側
面段部を有する穴6 c +傾斜底面をもつ穴6dをあ
けたパターンを使用する。このホトレジストパターンを
マスクにして不純物イオン打込みを行うことにより、同
図に示すように、上記パターンの深さの変化に対応した
深さの異なる不純物導入層24.25を形成することが
できる。
面段部を有する穴6 c +傾斜底面をもつ穴6dをあ
けたパターンを使用する。このホトレジストパターンを
マスクにして不純物イオン打込みを行うことにより、同
図に示すように、上記パターンの深さの変化に対応した
深さの異なる不純物導入層24.25を形成することが
できる。
なお、図示されないが、第10図、第11図で示される
不純物導入層はこのあと引伸拡散を行うことによりそれ
ぞれのパターンに対応する深さをもつ不純物拡散層が得
られる。
不純物導入層はこのあと引伸拡散を行うことによりそれ
ぞれのパターンに対応する深さをもつ不純物拡散層が得
られる。
従来、半導体基板表面に深さの異なる不純物イオン打込
み乃至拡散層を形成する場合、異なる分だけ複数回のイ
オン打込みを必要としたが、本発明によれば1回のイオ
ン打込みでそれを可能とし、工程を著しく削減すること
がで身だ。
み乃至拡散層を形成する場合、異なる分だけ複数回のイ
オン打込みを必要としたが、本発明によれば1回のイオ
ン打込みでそれを可能とし、工程を著しく削減すること
がで身だ。
又、深さに傾斜を有する拡散層の形成は従来はとんど不
可能であったが、本発明はこれを可能とするものである
。
可能であったが、本発明はこれを可能とするものである
。
なお、上記実施例の変形例としては、部分的に深さの異
なるパターンを有するホトレジストパターンをいったん
形成したのち、このホトレジストパターンを通して下地
膜の表面をエッチし、上記パターンに対応する部分的に
深さの異なる穴等を有するパターンを下地膜に転写し、
しかるのち、このパターンの形成された下地膜をマスク
にしてこの下地膜が形成されている半導体基板の表面に
上記パターンに対応し、部分的に異なる深さの不純物イ
オン打込み乃至拡散層を形成することができる。
なるパターンを有するホトレジストパターンをいったん
形成したのち、このホトレジストパターンを通して下地
膜の表面をエッチし、上記パターンに対応する部分的に
深さの異なる穴等を有するパターンを下地膜に転写し、
しかるのち、このパターンの形成された下地膜をマスク
にしてこの下地膜が形成されている半導体基板の表面に
上記パターンに対応し、部分的に異なる深さの不純物イ
オン打込み乃至拡散層を形成することができる。
〔実施例5〕
第12図乃至第14図はMOS)ランジスタにおいて深
さの異なる不純物拡散層(ソース・ドレイン)を形成す
るプロ七スに本発明を適用した場合の例の工程断面図で
ある。
さの異なる不純物拡散層(ソース・ドレイン)を形成す
るプロ七スに本発明を適用した場合の例の工程断面図で
ある。
(1)第1図において、26はp−型Si半導体基板、
27はうすいゲート絶縁膜(Sinり、28はポリSi
からなるゲートである。29は、やや厚い絶縁膜(Si
nりでゲート表面及び基板表面にかけて形成される。3
0はホトレジストパターンであって、実施例1で述べた
ような手段により、一部に深い穴(透孔)31を、他部
に浅い穴32をあけたパターンとして形成されている。
27はうすいゲート絶縁膜(Sinり、28はポリSi
からなるゲートである。29は、やや厚い絶縁膜(Si
nりでゲート表面及び基板表面にかけて形成される。3
0はホトレジストパターンであって、実施例1で述べた
ような手段により、一部に深い穴(透孔)31を、他部
に浅い穴32をあけたパターンとして形成されている。
(2)上記ホトレジストパターンをマスクに絶縁膜29
をエッチすることにより、第13図に示すように、一部
では深い穴33が形成されて基板26が露出し、他の一
部では浅い穴34となって薄い絶縁膜35の状態で残り
、ホトレジストの厚い部分では厚い絶縁膜29として残
る。
をエッチすることにより、第13図に示すように、一部
では深い穴33が形成されて基板26が露出し、他の一
部では浅い穴34となって薄い絶縁膜35の状態で残り
、ホトレジストの厚い部分では厚い絶縁膜29として残
る。
このような絶縁膜をマスクにして不純物(たとえばドナ
)イオン打込みを行い、深い穴の部分では深い不純物導
入層36が形成され、浅い穴の部分では絶縁膜35を通
すことによって浅い不純物導入層37が形成される。
)イオン打込みを行い、深い穴の部分では深い不純物導
入層36が形成され、浅い穴の部分では絶縁膜35を通
すことによって浅い不純物導入層37が形成される。
(3)このあと引伸し拡散を行うことにより、不純物が
拡散されて第14図に示すよ51c +J−ス・ドレイ
ンとなる深いn+拡散層38、及びオフセットゲート部
となる浅い拡散層39が形成される。
拡散されて第14図に示すよ51c +J−ス・ドレイ
ンとなる深いn+拡散層38、及びオフセットゲート部
となる浅い拡散層39が形成される。
40はソース令ドレインにオーミックコンタクトするA
2電極である。
2電極である。
従来より高耐圧MO8)ランジスタにおいてはオフセッ
トゲートのために浅い拡散層を形成する必要があり、従
来はコンタクト部の他に別のイオン打込工程を必要とし
たが、本発明によりこれが一回のイオン打込み工程です
むことになった。
トゲートのために浅い拡散層を形成する必要があり、従
来はコンタクト部の他に別のイオン打込工程を必要とし
たが、本発明によりこれが一回のイオン打込み工程です
むことになった。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、深さの異なるエツチング、拡散層形成を1回
の工程で行うことができ、工程数の削減。
の工程で行うことができ、工程数の削減。
プロセスの簡素化ができ、又、スルーホール抵抗の低減
、スルーホール下の配線のダメージを低減し、素子の微
細化に有効である。
、スルーホール下の配線のダメージを低減し、素子の微
細化に有効である。
第1図乃至第3図は本発明の一実施例を示し、絶縁膜に
穴あけを行うプロセスの工程断面図である。 第4図乃至第6図は本発明の他の一実施例を示し、2層
配線を形成する際の層間膜穴あけを含むプロセスの工程
断面図である。 第7図乃至第9図は本発明の他の一実施例を示しリニア
・IIL共存プロセスの工程断面図である。 第1O図及び第11図は本発明の他の実施例を示し、深
さの異なるイオン打込みを同時に行うプロセスの工程断
面図である。 第12図乃至第14図は本発明の他の一実施例を示し、
MOS)ランジスタプロセスの工程断面図である。 第15図乃至第17図は絶縁膜に穴あけを行う場合の従
来プロセスの一例を示す工程断面図である。 1・・・基板、2・・・下地絶縁膜、3・・・ホトレジ
スト、4・・・マスクパターン、5・・・透明ガラス、
6・・・ホトレジストにエッチされた穴、7・・・下地
膜にエッチされた穴、9・・・第1層A2配線、22〜
25・・・不純物導入部。 ′−−゛ 、 代理人 弁理士 小 川 勝 男 ′5、。 第 1 図 ゝ/ 第 2 図 2−丁ダこ蝮 3−爪)Lジ゛′2) 4−1ズクバクーン S−力パラズ 第 3 図 ゝ/ 第 4 図 第 5 図 第 9 図 第10図 第14図
穴あけを行うプロセスの工程断面図である。 第4図乃至第6図は本発明の他の一実施例を示し、2層
配線を形成する際の層間膜穴あけを含むプロセスの工程
断面図である。 第7図乃至第9図は本発明の他の一実施例を示しリニア
・IIL共存プロセスの工程断面図である。 第1O図及び第11図は本発明の他の実施例を示し、深
さの異なるイオン打込みを同時に行うプロセスの工程断
面図である。 第12図乃至第14図は本発明の他の一実施例を示し、
MOS)ランジスタプロセスの工程断面図である。 第15図乃至第17図は絶縁膜に穴あけを行う場合の従
来プロセスの一例を示す工程断面図である。 1・・・基板、2・・・下地絶縁膜、3・・・ホトレジ
スト、4・・・マスクパターン、5・・・透明ガラス、
6・・・ホトレジストにエッチされた穴、7・・・下地
膜にエッチされた穴、9・・・第1層A2配線、22〜
25・・・不純物導入部。 ′−−゛ 、 代理人 弁理士 小 川 勝 男 ′5、。 第 1 図 ゝ/ 第 2 図 2−丁ダこ蝮 3−爪)Lジ゛′2) 4−1ズクバクーン S−力パラズ 第 3 図 ゝ/ 第 4 図 第 5 図 第 9 図 第10図 第14図
Claims (1)
- 【特許請求の範囲】 1、透明基板面の一部に光透過率を制御しうる明暗パタ
ーンを有するパターン形成用マスクを使用して部分的に
深さの異なる穴乃至溝を有するホトレジストパターンを
形成し、このレジストパターンを通して下地膜乃至基板
の表面をエッチングすることにより部分的に深さの異な
る穴乃至溝を有するパターンを下地膜乃至基板表面に転
写することを特徴とする半導体装置の製造方法。 2、上記エッチングはドライエッチングにより行う特許
請求の範囲第1項に記載の半導体装置の製造方法。 3、透明基板面の一部に光透過率を制御しうる明暗パタ
ーンを有するパターン形成用マスクを使用して部分的に
深さの異なる穴乃至溝を有するレジストパターンを形成
し、このレジストパターンを通して下地半導体基板の表
面に上記パターンに対応し部分的に異なる深さに不純物
導入層を形成することを特徴とする半導体装置の製造方
法。 4、透明基板面の一部に光透過率を制御しうる明暗パタ
ーンを有するパターン形成用のマスクを使用して部分的
に深さの異なる穴乃至溝を有するレジストパターンを形
成し、このレジストパターンを通して下地膜の表面をエ
ッチし、上記パターンに対応する部分的に深さの異なる
穴乃至溝を有するパターンを下地膜に転写し、しかるの
ち、上記パターンの形成された下地膜をマスクにしてこ
の下地膜が形成された半導体基板の表面に、上記パター
ンに対応し部分的に異なる深さに不純物導入層を形成す
ることを特徴とする半導体製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12339186A JPS62281428A (ja) | 1986-05-30 | 1986-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12339186A JPS62281428A (ja) | 1986-05-30 | 1986-05-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62281428A true JPS62281428A (ja) | 1987-12-07 |
Family
ID=14859407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12339186A Pending JPS62281428A (ja) | 1986-05-30 | 1986-05-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62281428A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202502B2 (en) | 1998-11-26 | 2007-04-10 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
-
1986
- 1986-05-30 JP JP12339186A patent/JPS62281428A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202502B2 (en) | 1998-11-26 | 2007-04-10 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
US7537977B2 (en) | 1998-11-26 | 2009-05-26 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
US7888677B2 (en) | 1998-11-26 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6116571A (ja) | 半導体装置の製造方法 | |
JPS63306667A (ja) | 半導体装置及びその製造方法 | |
JPH08148649A (ja) | 半導体装置の製造方法 | |
US4631113A (en) | Method for manufacturing a narrow line of photosensitive material | |
JPS62281428A (ja) | 半導体装置の製造方法 | |
US4586243A (en) | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit | |
JPS61182267A (ja) | 半導体装置の製造方法 | |
US4317276A (en) | Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer | |
JPH0563206A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH09148449A (ja) | 半導体装置の製造方法 | |
JPH065562A (ja) | 半導体薄膜の形成方法 | |
US4544940A (en) | Method for more uniformly spacing features in a lateral bipolar transistor | |
JP2817226B2 (ja) | 半導体装置の製造方法 | |
KR100223935B1 (ko) | 반도체소자 제조방법 | |
JPS6142171A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
JPS63313866A (ja) | 半導体装置の製造方法 | |
KR100277898B1 (ko) | 반도체 소자의 듀얼 게이트 형성방법 | |
KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
JPH0475346A (ja) | 半導体装置の製造方法 | |
JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
JP2002043526A (ja) | 半導体装置の製造方法 | |
JPH0214788B2 (ja) | ||
JPS6089940A (ja) | 半導体装置の製造方法 | |
JPS61269329A (ja) | 半導体装置の製造方法 | |
JPS6041243A (ja) | 半導体装置の製造方法 |