JPS6089940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6089940A JPS6089940A JP19867783A JP19867783A JPS6089940A JP S6089940 A JPS6089940 A JP S6089940A JP 19867783 A JP19867783 A JP 19867783A JP 19867783 A JP19867783 A JP 19867783A JP S6089940 A JPS6089940 A JP S6089940A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- space
- substrate
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、素子分離技術を改良した半導体装置の製造方
法に関する。
法に関する。
周知の如く、半導体装置例えばＭＯ８型トランジスタの
製造においては、素子分離法として耐酸化性マスクとし
てＳｉ、Ｎ４を用いた方法が広く使用されている。
製造においては、素子分離法として耐酸化性マスクとし
てＳｉ、Ｎ４を用いた方法が広く使用されている。
従来、ＭＯ８型トランジスタは、こうした素子分離法を
用いて例えば第１図（ａ）〜（、）に示すように製造さ
れている。まず、例えばＰ型のシリコン（Ｓｉ）基板１
上に熱酸化によシ厚さ１０００ Ｘの５Ｉ０２Ｂ２を形
成した後、ＣＶＤ法によシ厚さ１０００Ｘの８１３Ｎ４
膜３を堆積した。つづいて、写真蝕刻（ＰＥＰ ）法に
よシ、径の大きい開口部４１と径の小さい開口部４２を
有するレジストハタ−ン５を形成する（第１図（、）図
示）。次いで、このレジストパターン５をマスクとして
前記８１３Ｎ４膜３を選択的にエツチング除去し、ＳＩ
３Ｎ４膜ノ９ターン６を形成する。更に、レジストパタ
ーン５ｋ 剥離後、Ｓ １３Ｎ４Ｊｌｉパターン６のス
ペース７．７から基板１にフィールド反転防止用のボロ
ンを、例えば加速エネルギ４０ｋｅＶ、ドーズ量６×１
０ ｃＩｎ の条件でイオン注入し、イオン注入層８，
８を形成する（第１図（ｂ）図示）。
用いて例えば第１図（ａ）〜（、）に示すように製造さ
れている。まず、例えばＰ型のシリコン（Ｓｉ）基板１
上に熱酸化によシ厚さ１０００ Ｘの５Ｉ０２Ｂ２を形
成した後、ＣＶＤ法によシ厚さ１０００Ｘの８１３Ｎ４
膜３を堆積した。つづいて、写真蝕刻（ＰＥＰ ）法に
よシ、径の大きい開口部４１と径の小さい開口部４２を
有するレジストハタ−ン５を形成する（第１図（、）図
示）。次いで、このレジストパターン５をマスクとして
前記８１３Ｎ４膜３を選択的にエツチング除去し、ＳＩ
３Ｎ４膜ノ９ターン６を形成する。更に、レジストパタ
ーン５ｋ 剥離後、Ｓ １３Ｎ４Ｊｌｉパターン６のス
ペース７．７から基板１にフィールド反転防止用のボロ
ンを、例えば加速エネルギ４０ｋｅＶ、ドーズ量６×１
０ ｃＩｎ の条件でイオン注入し、イオン注入層８，
８を形成する（第１図（ｂ）図示）。
次に、５１３Ｎ４Ｈシ母ターン６をマスクとして、熱酸
化処理を施し、厚さ５ｏｏｏｌのフィールド酸化膜９を
形成するとともに、イオン注入層８゜８を拡散してＰ−
型のチャネル阻止領域１０．１０を形成した（第１図（
、）図示）。つづいて、５１３Ｎ４膜ノ９ターン６を除
去した後、素子形成領域の前記５ｔＯ２膜２をエツチン
グ除去する。次いで、熱酸化処理して素子形成領域に薄
い酸化膜１１を形成する。次いで、全面に厚さ４０００
Ｘの多結晶シリコン膜１２を堆積した後、この多結晶シ
リコン膜１２にＮ型不純物例えばＰＯＣｌ２によシリン
を拡散する（第１図（ｄ）図示）。更に、ＰＥＰ法によ
り、前記多結晶シリコン膜１２をパターニングしてｒ−
ト電極１３を形成した抜、このケ゛−ト電極１３をマス
クとして前記酸化膜１１を選択的にエツチング除去しダ
ート絶縁膜１４を形成する。しかる後、ダート電極１３
をマスクとして基板１に、砒素を加速エネルギ４０ｋｅ
Ｖ。
化処理を施し、厚さ５ｏｏｏｌのフィールド酸化膜９を
形成するとともに、イオン注入層８゜８を拡散してＰ−
型のチャネル阻止領域１０．１０を形成した（第１図（
、）図示）。つづいて、５１３Ｎ４膜ノ９ターン６を除
去した後、素子形成領域の前記５ｔＯ２膜２をエツチン
グ除去する。次いで、熱酸化処理して素子形成領域に薄
い酸化膜１１を形成する。次いで、全面に厚さ４０００
Ｘの多結晶シリコン膜１２を堆積した後、この多結晶シ
リコン膜１２にＮ型不純物例えばＰＯＣｌ２によシリン
を拡散する（第１図（ｄ）図示）。更に、ＰＥＰ法によ
り、前記多結晶シリコン膜１２をパターニングしてｒ−
ト電極１３を形成した抜、このケ゛−ト電極１３をマス
クとして前記酸化膜１１を選択的にエツチング除去しダ
ート絶縁膜１４を形成する。しかる後、ダート電極１３
をマスクとして基板１に、砒素を加速エネルギ４０ｋｅ
Ｖ。
ドーズ量５×１０１５ｃｒｒＶ２程度の条件でイオン注
入し、活性化してＮ＋型のソース、ドレイン領域１５゜
１６を形成する（第１図（、）図示）。なお、第１図（
、）中の１７．１８ｄ隣接するＭＯＳ）ランジスタのソ
ース（あるいはドレイン）領域となる１層である。
入し、活性化してＮ＋型のソース、ドレイン領域１５゜
１６を形成する（第１図（、）図示）。なお、第１図（
、）中の１７．１８ｄ隣接するＭＯＳ）ランジスタのソ
ース（あるいはドレイン）領域となる１層である。
しかしながら、前述した製造方法によれば、Ｓｉ３Ｎ４
膜パターン６のスペース７が更に狭くなるにつれてフィ
ールド酸化膜９を形成する際、狭いス４−スフに対応す
るフィールド酸化膜９の膜厚が減小ｌ〜、狭いスペース
７に対応するフィールド酸化膜９下のフィールド反転防
止用不純物が濃くなり、ソース領域１５又はＮ層１７と
基板１間の耐圧が劣化するという欠点があった。
膜パターン６のスペース７が更に狭くなるにつれてフィ
ールド酸化膜９を形成する際、狭いス４−スフに対応す
るフィールド酸化膜９の膜厚が減小ｌ〜、狭いスペース
７に対応するフィールド酸化膜９下のフィールド反転防
止用不純物が濃くなり、ソース領域１５又はＮ層１７と
基板１間の耐圧が劣化するという欠点があった。
これについて第２図のｓ ＋ ３Ｎ４１ｆｔノ”ターン
６のスペースとフィールド酸化膜９の厚みとの関係を示
す特性図を参照して説明する。同図によシ、５１３Ｎ４
Ｉｉ／ｆターン６のスペースがほぼ１．５μｍよ°り狭
くなると、フィールド酸化膜９の厚みが減少することが
明らかである。この理由は、Ｓ ｌ ３Ｎ４ｑｌパター
ン６のスペースよシ供給された酸化剤が横方向に拡散す
るため、８１３Ｎ４〜やターン６のスペース部に供給さ
れる酸化剤が見かけ上減少してしまい、その結果フィー
ルド酸化膜９の厚みが減少する（７）’ Ｌ）’ ｚ’
漬る。
６のスペースとフィールド酸化膜９の厚みとの関係を示
す特性図を参照して説明する。同図によシ、５１３Ｎ４
Ｉｉ／ｆターン６のスペースがほぼ１．５μｍよ°り狭
くなると、フィールド酸化膜９の厚みが減少することが
明らかである。この理由は、Ｓ ｌ ３Ｎ４ｑｌパター
ン６のスペースよシ供給された酸化剤が横方向に拡散す
るため、８１３Ｎ４〜やターン６のスペース部に供給さ
れる酸化剤が見かけ上減少してしまい、その結果フィー
ルド酸化膜９の厚みが減少する（７）’ Ｌ）’ ｚ’
漬る。
次に、フィールド酸化膜９の厚みとフィールド酸化膜９
下のボロンの量との関係について第３図を参照して考察
する。なお、同図は５ＩＯ２膜２の膜厚を９００Ｘとし
、その後のボロンの加速電圧を４０ｋｅＶでイオン注入
したときのフィールド酸化膜９下のボロンの残量をフィ
ールド酸化膜９の膜厚の減少量をパラメータにとりプロ
ットした特性図である。また、この時フィールド酸化膜
９の膜厚は７６００１ （８１５Ｎ４＃臂ター７６のス
ペースの充分広いところで）をねらったものである。同
図よシ、フィールド酸化膜９の膜厚が、８１３Ｘ４番や
ター７６のスペースカ狭くすることによシ減少すると、
基板１中のボロンの残量が増加することが明らかである
。この結果、Ｎ生型のソース、ドレイン領域１４，１５
とフィールド酸化膜９下の基板１中のＰ−型チャネル阻
止領域の耐圧が、Ｓ ｉ ３Ｎ４４ｆターン６のスペー
スが狭くなるにつれて劣化する。これは、通常のＰＮジ
ャンクションでＰ（又はＮ）領域の不純物量が増加する
につれて耐圧が劣化するのと同じ原理である。つまシ、
ｓ＋、Ｎ４＋＋ｌパターン６の広いスペースと狭いスペ
ースを同じ様にイオン注入すると、狭いスペースではジ
ャンクション耐圧が低下するためによシ広いスペースが
必要となシ、結局ｓ ｉ 、Ｎ４ａｉ＋ターンのスペー
スを狭くして微細化することは困難と々る。
下のボロンの量との関係について第３図を参照して考察
する。なお、同図は５ＩＯ２膜２の膜厚を９００Ｘとし
、その後のボロンの加速電圧を４０ｋｅＶでイオン注入
したときのフィールド酸化膜９下のボロンの残量をフィ
ールド酸化膜９の膜厚の減少量をパラメータにとりプロ
ットした特性図である。また、この時フィールド酸化膜
９の膜厚は７６００１ （８１５Ｎ４＃臂ター７６のス
ペースの充分広いところで）をねらったものである。同
図よシ、フィールド酸化膜９の膜厚が、８１３Ｘ４番や
ター７６のスペースカ狭くすることによシ減少すると、
基板１中のボロンの残量が増加することが明らかである
。この結果、Ｎ生型のソース、ドレイン領域１４，１５
とフィールド酸化膜９下の基板１中のＰ−型チャネル阻
止領域の耐圧が、Ｓ ｉ ３Ｎ４４ｆターン６のスペー
スが狭くなるにつれて劣化する。これは、通常のＰＮジ
ャンクションでＰ（又はＮ）領域の不純物量が増加する
につれて耐圧が劣化するのと同じ原理である。つまシ、
ｓ＋、Ｎ４＋＋ｌパターン６の広いスペースと狭いスペ
ースを同じ様にイオン注入すると、狭いスペースではジ
ャンクション耐圧が低下するためによシ広いスペースが
必要となシ、結局ｓ ｉ 、Ｎ４ａｉ＋ターンのスペー
スを狭くして微細化することは困難と々る。
６一
本発明は、上記事情に鑑みてなされたもので、狭いＳｉ
３Ｎ、４／ｆターンスペースを有する素子分離領域と広
いｓ ｔ ｘＮ４１’？ターンスペースを有する素子分
離領域のイオン注入量を変えることによって、狭い耐酸
化性膜パターンのスペースに対応する部分においても高
い耐圧を維持し、もって素子の微細化をなし得る半導体
装置の製造方法を提供することを目的とするものである
。
３Ｎ、４／ｆターンスペースを有する素子分離領域と広
いｓ ｔ ｘＮ４１’？ターンスペースを有する素子分
離領域のイオン注入量を変えることによって、狭い耐酸
化性膜パターンのスペースに対応する部分においても高
い耐圧を維持し、もって素子の微細化をなし得る半導体
装置の製造方法を提供することを目的とするものである
。
本発明は、半導体基板上に絶縁膜を介して広いスペース
と狭いスペースを有する耐酸化性膜パターンを形成した
後、これらスペースから前記基板に反転防止用の不純物
を夫々注入量が異なるようにイオンを注入し、しかる後
前記耐酸化性膜パターンをマスクとして熱酸化を行なっ
てフィールド酸化膜を形成することによって、狭いスペ
ースに対応する部分においても高い耐圧を維持し、素子
の微細化を図ったことを骨子とする。
と狭いスペースを有する耐酸化性膜パターンを形成した
後、これらスペースから前記基板に反転防止用の不純物
を夫々注入量が異なるようにイオンを注入し、しかる後
前記耐酸化性膜パターンをマスクとして熱酸化を行なっ
てフィールド酸化膜を形成することによって、狭いスペ
ースに対応する部分においても高い耐圧を維持し、素子
の微細化を図ったことを骨子とする。
以下、本発明’１ＭＯ８型トランジスタに適用した揚台
について第４図（ａ）〜（ｄ） ｋ参照して説明する。
について第４図（ａ）〜（ｄ） ｋ参照して説明する。
〔）〕 まず、半導体基板としてのＰ型のＳｔ基板２１
上に熱酸化により厚さ９００Ｘの８１０２膜２２を形成
した後、Ｃ■法により厚さ２５００ＸのＳ １３Ｎ４膜
（図示せず）を堆積した。つづいて、ＰＥＰ法によシ、
径の小さい開口部２３１と径の大きい開口部２３２′ｆ
：有する第１のレジストパターン２４を、それら開口部
２Ｊ１ ＋ ２３２がフィールド酸化膜形成予定部に位
置するように形成した。
上に熱酸化により厚さ９００Ｘの８１０２膜２２を形成
した後、Ｃ■法により厚さ２５００ＸのＳ １３Ｎ４膜
（図示せず）を堆積した。つづいて、ＰＥＰ法によシ、
径の小さい開口部２３１と径の大きい開口部２３２′ｆ
：有する第１のレジストパターン２４を、それら開口部
２Ｊ１ ＋ ２３２がフィールド酸化膜形成予定部に位
置するように形成した。
次いで、このレジストパターン２４をマスクとして前記
５１３Ｎ４膜を選択的にエツチング除去し、狭いスペー
ス（間隔１．５μｍ）２５１と広いスペース２５２を有
する耐酸化性膜パターンとしての８１３Ｎ４膜パターン
２６′（ｉ−形成した。しかる後、このＳＩ３Ｎ４膜パ
ターン２６をマスクとして基板１にフィールド反転防止
用のポロンを、例えは加速エネルギ４０ ｋａＶ、ドー
ズＪｉ： ６ Ｘ １０ ｃＩｎ の条件でイオン注入
し、イオン注入層２７１，２７２を形成した（第４図（
ａ）図示）。
５１３Ｎ４膜を選択的にエツチング除去し、狭いスペー
ス（間隔１．５μｍ）２５１と広いスペース２５２を有
する耐酸化性膜パターンとしての８１３Ｎ４膜パターン
２６′（ｉ−形成した。しかる後、このＳＩ３Ｎ４膜パ
ターン２６をマスクとして基板１にフィールド反転防止
用のポロンを、例えは加速エネルギ４０ ｋａＶ、ドー
ズＪｉ： ６ Ｘ １０ ｃＩｎ の条件でイオン注入
し、イオン注入層２７１，２７２を形成した（第４図（
ａ）図示）。
〔１１〕 次に、前記第１のレジストパターン２４を除
去した後、Ｓ ｉ 、Ｎ４膜パターン２６の広いスペー
ス２５！を露出するように第２のレジストパターン２８
を形成した。つづいて、このレジストパターン２８をマ
スクとしてボロンを基板２１に再度イオン注入し、新た
にイオン注入層２９を形成した（第４図（ｂ）図示）。
去した後、Ｓ ｉ 、Ｎ４膜パターン２６の広いスペー
ス２５！を露出するように第２のレジストパターン２８
を形成した。つづいて、このレジストパターン２８をマ
スクとしてボロンを基板２１に再度イオン注入し、新た
にイオン注入層２９を形成した（第４図（ｂ）図示）。
なお、広いスペース２５２から注入された前記イオン注
入層２７２゜２９中のボロン量は、前述した狭いスペー
ス２５Ｋから注入されたイオン注入層２７１中のそれと
比べてかなル多い。次いで、第２のレジストパターン２
８を剥離彼、熱酸化処理を施し、厚さ５ｏｏｏｌ程度の
フィールド酸化膜３０を形成した。この際、前記イオン
注入層Ｊ ７１ ＋ ２７２＋ ２９中のがロンイオン
が拡散し、不純物濃度が夫々等しいＰ−型のチャネル阻
止領域３ハ、’３１ｇ＋が形成された。更に、前記８１
．Ｎ４膜パターン２６を除去した（第４図（、）図示）
。以下、従来と同様に、Ｓ ｉｏ２膜２膜管２去し、素
子形成領域に薄い９− 酸化膜を形成した後、基板２１にＮ型のソース、ドレイ
ン領域３２．３３を形成するとともに、基板２１上にｒ
−ト絶縁膜３４、ダート電極３５を形成してＭＯ８型ト
ランジスタを製造した（第４図（ｄ）図示）。なお、第
４図（ｄ）中の３６ 、．９７ハ隣接する他のＭＯＳ
）ランジスタのソース（あるいはドレイン）＠埴となる
１層である。
入層２７２゜２９中のボロン量は、前述した狭いスペー
ス２５Ｋから注入されたイオン注入層２７１中のそれと
比べてかなル多い。次いで、第２のレジストパターン２
８を剥離彼、熱酸化処理を施し、厚さ５ｏｏｏｌ程度の
フィールド酸化膜３０を形成した。この際、前記イオン
注入層Ｊ ７１ ＋ ２７２＋ ２９中のがロンイオン
が拡散し、不純物濃度が夫々等しいＰ−型のチャネル阻
止領域３ハ、’３１ｇ＋が形成された。更に、前記８１
．Ｎ４膜パターン２６を除去した（第４図（、）図示）
。以下、従来と同様に、Ｓ ｉｏ２膜２膜管２去し、素
子形成領域に薄い９− 酸化膜を形成した後、基板２１にＮ型のソース、ドレイ
ン領域３２．３３を形成するとともに、基板２１上にｒ
−ト絶縁膜３４、ダート電極３５を形成してＭＯ８型ト
ランジスタを製造した（第４図（ｄ）図示）。なお、第
４図（ｄ）中の３６ 、．９７ハ隣接する他のＭＯＳ
）ランジスタのソース（あるいはドレイン）＠埴となる
１層である。
しかして、本発明によれば、一旦第１のレジストパター
ン２４をマスクとしてＳｉ３Ｎ４膜ｚｆターン２６の狭
いスペース２５１と広いスペース２５！とからポロンを
同量注入し、更に第２のレジストパターン２８をマスク
として広いスペース２５２からポロンを再度イオン注入
することによって、狭いスペース２５１と広いスペース
２５２とから夫々異なる量のボロンをイオン注入するた
め、狭いスペース２５Ｈに対応するフィールド酸化膜、
ｑＯ下のソース領域３２又はＮ＋層３６と基板２１間の
耐圧を従来と比べて向上できる。
ン２４をマスクとしてＳｉ３Ｎ４膜ｚｆターン２６の狭
いスペース２５１と広いスペース２５！とからポロンを
同量注入し、更に第２のレジストパターン２８をマスク
として広いスペース２５２からポロンを再度イオン注入
することによって、狭いスペース２５１と広いスペース
２５２とから夫々異なる量のボロンをイオン注入するた
め、狭いスペース２５Ｈに対応するフィールド酸化膜、
ｑＯ下のソース領域３２又はＮ＋層３６と基板２１間の
耐圧を従来と比べて向上できる。
なお、上記実施例ではＮ−ａｈ ＭＯ８型トランジスタ
について述べたが、これに限らず、Ｐ−ｃｈＭＯ８１０
− 型トランジスタについても同様な効果を期待できる。た
だし２、この場合Ｓ ｉ ３Ｎ４膜ノ母ターンの狭いス
ペースへの不純物のイオン注入量を、広いスペースへの
不純物のそれに比べて増加させる心火がある。これは、
Ｎ型のＳｌ基板を酸化すると、基板表面にＮ型不純物が
・母イルアッゾして濃度が高くなって酸化膜厚が厚い方
がパイルアップしやすく、５ｉ５Ｎ４膜パターンの狭い
スーｅ−スでは酸化膜厚が減少しパイルアップがすくな
いために、Ｎ型不純物のイオン注入で広いスペースと同
じ濃度にする必要があることに基づく。
について述べたが、これに限らず、Ｐ−ｃｈＭＯ８１０
− 型トランジスタについても同様な効果を期待できる。た
だし２、この場合Ｓ ｉ ３Ｎ４膜ノ母ターンの狭いス
ペースへの不純物のイオン注入量を、広いスペースへの
不純物のそれに比べて増加させる心火がある。これは、
Ｎ型のＳｌ基板を酸化すると、基板表面にＮ型不純物が
・母イルアッゾして濃度が高くなって酸化膜厚が厚い方
がパイルアップしやすく、５ｉ５Ｎ４膜パターンの狭い
スーｅ−スでは酸化膜厚が減少しパイルアップがすくな
いために、Ｎ型不純物のイオン注入で広いスペースと同
じ濃度にする必要があることに基づく。
また、上記実施例では耐酸化性膜パターンとして８１３
Ｎ４膜パターンを用いたが、これに限定されない。
Ｎ４膜パターンを用いたが、これに限定されない。
本発明の実施例において、フィールド反転防止用イオン
注入の加速電圧として４０ ｋｅＶ としているのは０
ＭＯ８応用を考えて低く設定していることによる。
注入の加速電圧として４０ ｋｅＶ としているのは０
ＭＯ８応用を考えて低く設定していることによる。
以上詳述した如く本発明によれば、狭い耐酸１１−
３５・・・ダート電極。
化性膜パターンのスイ−スのノイールド酸化膜において
も高い耐圧を維持し、素子の微細什をなし得る半導体装
置の製造方法全提供することを目的とするものである。
も高い耐圧を維持し、素子の微細什をなし得る半導体装
置の製造方法全提供することを目的とするものである。
第１図（ａ’）〜（、）は−従来のＭＯ８型トランジス
タの製造方法を工程順に示す断面図、第２図ＦｉＳ１３
Ｎ４峰ノ千ターンのス被−スとフィールド酸化膜の膜厚
との関係を示す特性図、第３図１はフィールド酸化膜の
膜坤の減少率とフィールド酸化膜下のボロンピーク比と
の関係を示す特性図、第４図（８）〜（ｄ）は本発明の
一実施例に係るＭＯ８型トランジスタの製造方法を工程
順に示す断面図である。 ２Ｉ・・・Ｐ型のＳ＋基板（半導体基板）、２２・・・
５ＩＯ２膜、２．？、 、 ２３２・・・開口部、２４
．２８・・・レノヌトノ礪゛ター ン、２５１，２５２
・・・ス波−ス、２６・・・５１３Ｎ４１１ル卆ターン
、２７＋ ＋ ２７２ ＋ ２９・・イオン注入層、３
θ・・・フィールド酸化膜２．？Ｊ１ ｒ３１２・・・
チャネル阻止領域、３２・・・Ｎ型ソース領域、３３・
・・Ｎ＋型のドレイン値域、３４・・・ダート絶縁膜、
＝１２− 出願人代理人 弁理士 鈴 江 武 彦１３−
タの製造方法を工程順に示す断面図、第２図ＦｉＳ１３
Ｎ４峰ノ千ターンのス被−スとフィールド酸化膜の膜厚
との関係を示す特性図、第３図１はフィールド酸化膜の
膜坤の減少率とフィールド酸化膜下のボロンピーク比と
の関係を示す特性図、第４図（８）〜（ｄ）は本発明の
一実施例に係るＭＯ８型トランジスタの製造方法を工程
順に示す断面図である。 ２Ｉ・・・Ｐ型のＳ＋基板（半導体基板）、２２・・・
５ＩＯ２膜、２．？、 、 ２３２・・・開口部、２４
．２８・・・レノヌトノ礪゛ター ン、２５１，２５２
・・・ス波−ス、２６・・・５１３Ｎ４１１ル卆ターン
、２７＋ ＋ ２７２ ＋ ２９・・イオン注入層、３
θ・・・フィールド酸化膜２．？Ｊ１ ｒ３１２・・・
チャネル阻止領域、３２・・・Ｎ型ソース領域、３３・
・・Ｎ＋型のドレイン値域、３４・・・ダート絶縁膜、
＝１２− 出願人代理人 弁理士 鈴 江 武 彦１３−
Claims (4)
- （１）半導体基板上に絶縁膜を介して広いスペースと狭
いスペースを有する耐酸化性膜パターンを形成する工程
と、これらスペースから前記基板に反転防止用の不純物
を夫々注入量が異なるようにイオン注入する工程と、前
記耐酸化性膜ノ４ターンをマスクとして熱酸化を行なっ
てフィールド酸化膜を形成する工程とを具備することを
特徴とする半導体装置の製造方法。 - （２）耐酸化性膜パター／の狭いスペースの間隔が１．
５鵬以下であることを特徴とする特許請求の範囲第１項
記載の半導体装置の製造方法。 - （３） フィールド酸化膜を形成した後の該フィールド
酸化膜下の不純物量が、耐酸化性膜ノｆターンの広いス
ペースと狭いスペースに夫々対応する部分で同じである
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 −１＝ - （４） ｉｌ 酸化性膜パターンがＳｌ！ｌＮ４膜ノセ
ターンであることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19867783A JPS6089940A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19867783A JPS6089940A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089940A true JPS6089940A (ja) | 1985-05-20 |
Family
ID=16395206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19867783A Pending JPS6089940A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0223986A2 (en) * | 1985-10-31 | 1987-06-03 | International Business Machines Corporation | Method for making self-aligned semiconductor structures |
| JP2018056241A (ja) * | 2016-09-27 | 2018-04-05 | 東芝情報システム株式会社 | 固体撮像素子の製造方法 |
-
1983
- 1983-10-24 JP JP19867783A patent/JPS6089940A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0223986A2 (en) * | 1985-10-31 | 1987-06-03 | International Business Machines Corporation | Method for making self-aligned semiconductor structures |
| JP2018056241A (ja) * | 2016-09-27 | 2018-04-05 | 東芝情報システム株式会社 | 固体撮像素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5106768A (en) | Method for the manufacture of CMOS FET by P+ maskless technique | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6089940A (ja) | 半導体装置の製造方法 | |
| JP3104587B2 (ja) | 半導体装置の製造方法 | |
| JPH03101250A (ja) | 半導体装置の製造方法 | |
| JPH023270A (ja) | Ｈｃｔ半導体装置の製造方法 | |
| JPS6244862B2 (ja) | ||
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS6142171A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPS61239671A (ja) | 半導体記憶装置の製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS61251131A (ja) | 半導体装置の製造方法 | |
| JPH0590574A (ja) | 半導体装置 | |
| JPH03289174A (ja) | バリードチャンネルを備えたｍｏｓトランジスタの製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH0388363A (ja) | 半導体装置の製造方法 | |
| JPS61242057A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPS6347939A (ja) | 半導体素子の製造方法 | |
| JPH0364042A (ja) | 半導体装置およびその製造方法 |