CN100397216C - 双导线结构薄膜晶体管阵列的制造方法 - Google Patents
双导线结构薄膜晶体管阵列的制造方法 Download PDFInfo
- Publication number
- CN100397216C CN100397216C CNB2004100549246A CN200410054924A CN100397216C CN 100397216 C CN100397216 C CN 100397216C CN B2004100549246 A CNB2004100549246 A CN B2004100549246A CN 200410054924 A CN200410054924 A CN 200410054924A CN 100397216 C CN100397216 C CN 100397216C
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- thickness
- metal level
- protective seam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明是有关于一种双导线结构薄膜晶体管阵列的制造方法,包括以下步骤:首先提供一基板;接着于该基板上形成一具有一第一图样的第一金属层;之后于该基板上依序沉积一绝缘层、一半导体层、一欧姆接触层、及一第二金属层,并于该半导体层、该欧姆接触层及该第二金属层形成一第二图样;接著再于该第二金属层上形成一具有一第三图样的第一保护层,同时移除部分该第一金属层上的该绝缘层,以形成复数个第一接触窗;最后,于该第一接触窗形成一连接该第一金属层与该第二金属层的导电层。
Description
技术领域
本发明是关于一种薄膜晶体管阵列的制造方法,尤指一种适用于以四道光罩制程制造双导线(double metal)结构的薄膜晶体管阵列的方法。
背景技术
目前在大尺寸液晶显示面板的制造上,由于线宽与间距逐渐缩小,间接造成了连线电阻以及连线间电容的增加,因此产生了阻容延迟(RC-delay)效应,其在元件性能上会有许多负面影响,又以讯号传递速度影响最为严重,解决此问题最简单且最直接的方法乃设法降低电阻与电容。双导线(Double metal)结构可有效减缓阻容延迟(RC-delay)效应,其结构为两条以绝缘层相隔离的金属导电线,利用制程过程所形成介于两者间的接触窗,以使其中一主金属导电线在某一区域中可与另一条附属金属导电线电性互相连接,而降低金属导线在此区域中的总电阻,其中此主金属导电线可用以作为闸极导线、资料线、扫瞄线等。现今液晶显示面板多采用六道光罩双导线的设计,以降低阻容延迟时间及避免显示区出现闪烁(Flicker)现象,其制程步骤如图1a-1f所示。首先以第一道光罩于基板100上形成闸极电极110及闸极导线111,如图1a所示。接著先依序沉积闸极绝缘层120、半导体层、及欧姆接触层,再以第二道光罩对半导体层及欧姆接触层进行微影制程,并经蚀刻形成具图样(patterned)的半导体层130及欧姆接触层140,如图1b所示。之后以第三道光罩于闸极导线111上形成如图1c所示的贯穿孔121。接著,沉积一层金属层,再以第四道光罩形成如图1d所示的源极150、汲极151、与导线152,且导线152填入贯穿孔121以与闸极导线111连接。然后,沉积保护层160,并以第五道光罩于汲极151上形成接触孔161,如图1e所示。最后,以第六道光罩于接触孔161形成与源极150连接的画素电极170,以使画素电极170与源极150连接,如图1f所示。此时,双导线即为闸极导线111与导线152,其中导线152所使用的材料与源极150与汲极151同时形成,此二导线并利用贯穿孔121互相连接,此时由闸极导线111所传递的讯号,因为多了导线152与其相连接,故降低阻容延迟效应产生。
但由于微影制程非常昂贵,因此必须将所需光罩数尽可能地降低。近来虽然在液晶显示器薄膜晶体管阵列的制造上已有人提出四道微影步骤的制程,但其并无法应用于上述的双导线结构。
发明内容
本发明的主要目的在于提供一种薄膜晶体管阵列的制造方法,能减少双导线结构薄膜晶体管的光罩数,降低阻容延迟时间,改善面板闪烁(Flicker)现象。
为实现上述目的,本发明提供的双导线结构薄膜晶体管阵列的制造方法,包括以下步骤:
首先提供一基板;接著于该基板上形成一具有一第一图样(pattern)的第一金属层;之后于该基板上依序沉积一绝缘层、一半导体层、一欧姆接触层、及一第二金属层,并于半导体层、欧姆接触层及第二金属层形成一第二图样,以形成一源极、一汲极、及一资料线,其中该源极与该汲极间的欧姆接触层与第二金属层被移除;接著再于该第二金属层上形成一具有一第三图样的第一保护层,同时移除部分该第一金属层上的该绝缘层,以形成复数个第一接触窗与复数个第二接触窗;最后,于该第一接触窗沉积一具有第四图样的导电层,由该第一接触窗与该第二接触窗内的导电层而将该第一金属层与该第二金属层连接。
本发明双导线结构薄膜晶体管阵列的制造方法中,较佳地,于形成源极、汲极、与资料线的第二图样时,是使用一具有一第一厚度、一第二厚度、及一第三厚度的光阻图样,其中,该第二厚度较该第一厚度厚,该第三厚度较该第一厚度薄,且该第二厚度位于该源极与该汲极之间;更佳地,该光阻图样是使用一具有一第一部分、一第二部分、及一第三部分的光罩曝光所形成,且该第一部分的光穿透率介于该第二部分与该第三部分之间;最佳地,该光阻图样的材质为正光阻,且该光罩的第一部分为半透光材质、第二部分为不透光材质、以及第三部分为透光材质所构成。
本发明双导线结构薄膜晶体管阵列的制造方法中,该第三图样较佳还包含复数个第二接触窗,以供该导电层与该第二金属层形成连接。
本发明双导线结构薄膜晶体管阵列的制造方法中,该第一金属层较佳为一扫瞄线,该第二金属层较佳为一资料线。
本发明双导线结构薄膜晶体管阵列的制造方法中,该基板较佳为玻璃基板。
本发明双导线结构薄膜晶体管阵列的制造方法中,该导电层较佳为一透明导电层,更佳地此透明导电层的材质为ITO或IZO。该导电层形成的同时较佳亦形成一画素电极,且该画素电极与该导电层的材料相同。
本发明双导线结构薄膜晶体管阵列的制造方法中,于形成透明导电层后,该基板上可形成一第二保护层或以半色调(half-tone)光罩制程形成一具有复数个感光型间隙物(Photo spacer)的第三保护层,其中该第二保护层或第三保护层位于该第一接触窗上。
本发明双导线结构薄膜晶体管阵列的制造方法中,该导电层亦可为一第三金属层,该第三金属层的材质较佳为钼(Mo)、铝(Al)、钛(Ti)、铜(Cu)、铬(Cr)或镍(Ni)。而于形成第三金属层的导电层后,较佳还包含于该基板上形成一第二保护层,且更佳地该第二保护层位于该第一接触窗上;或者以半色调(half-tone)光罩制程形成一具有复数个感光型间隙物(Photo spacer)的第三保护层,且更佳地该第三保护层位于该第一接触窗上。此外,于形成第二保护层后,或者于形成第三保护层之前或后,于该基板上较佳形成一画素电极,其由一透明导电层制成。
本发明双导线结构薄膜晶体管阵列的制造方法中,当该导电层为第三金属层时,于形成第三金属层的导电层后,较佳还包含形成一透明导电层于该第三金属层上,以保护该第三金属层,其中于形成此透明导电层的同时更佳亦于基板上形成一画素电极,且该画素电极与该透明导电层的材料相同。而于形成透明导电层的后,该基板上可形成一第二保护层或以半色调(half-tone)光罩制程形成一具有复数个感光型间隙物(Photo spacer)的第三保护层,其中该第二保护层或第三保护层位于该第一接触窗上。
附图说明
图1a-1f为公知双导线结构薄膜晶体管阵列的制造方法的流程图。
图2a-2d为本发明一较佳实施例的双导线结构薄膜晶体管阵列的制造方法的流程图。
图3a-3c为本发明一较佳实施例的薄膜晶体管剖视流程图。
图4为图2d的薄膜晶体管阵列的俯视图。
图5为本发明另一较佳实施例的双导线结构薄膜晶体管的剖视图。
图6为本发明另一较佳实施例的双导线结构薄膜晶体管的剖视图。
图7为本发明另一较佳实施例的双导线结构薄膜晶体管的剖视图。
图8为本发明另一较佳实施例的双导线结构薄膜晶体管的剖视图。
图9为本发明另一较佳实施例的双导线结构薄膜晶体管的剖视图。
具体实施方式
为更了解本发明的技术内容,特举薄膜晶体管阵列的制造方法较佳具体实施例说明如下。
实施例1
请参照图2a-2d本发明双导线结构薄膜晶体管阵列的制造方法一较佳实施例的流程图,以及图3a-3c本发明一较佳实施例的薄膜晶体管剖视流程图。图2a-2d是沿图4本发明薄膜晶体管阵列的俯视图中线I-I横切的剖视图,图3a-3c是沿图4中线II-II位置横切的薄膜晶体管剖视流程图。如图2a所示,首先于玻璃基板10上沉积一具有第一图样(pattern)的第一金属层20,并于第一金属层20形成扫瞄线(scanning line)21以及主动式液晶显示器的薄膜晶体管闸极电极22(请见图3a)。接著,于玻璃基板10上依序沉积绝缘层30、半导体层35、欧姆接触层40、及第二金属层50,并于半导体层35、欧姆接触层40与第二金属层50形成如图2b所示的第二图样,同时形成晶体管的源极51与汲极52,以及与源极51连接的资料线(dataline)。源极51与汲极52为利用半透(half-tone)型光罩制程所形成,例如如图3a-3c所示,首先沉积一正光阻层55,然后使用光罩56对正光阻层55进行曝光。光罩56具有第一部分561、第二部分562、及第三部分563,因第一部分561为半透光材质,第二部分562为不透光材质,第三部分563为透光材质,故其光穿透率的大小依序为第三部分563>第一部分561>第二部分562,因而于正光阻层55经光罩56曝光及蚀刻后,正光阻层55可形成如图3b所示的光阻图样57。光阻图样57具有第一厚度571、第二厚度572、及第三厚度573,其中第二厚度572较第一厚度571厚,第三厚度573较第一厚度571薄,因此,经后续蚀刻制程后,即可形成如图3c所示的源极51与汲极52,且源极51与汲极52间的欧姆接触层与第二金属层被完全移除,即使源极51与汲极52隔离。之后,沉积一第一保护层,并形成具有第三图样的第一保护层60及第一接触窗31,如图2c所示。于形成第一保护层60的同时,因原本位于扫瞄线21上的绝缘层30未受到光阻阻障,而绝缘层30的材质又与第一保护层60的材质相同或类似,故此处的绝缘层30亦同时于蚀刻形成第一保护层60的过程中被移除,于是形成了第一接触窗31。同时,形成于第一保护层60的第三图样中亦包含复数个第二接触窗32,第一接触窗31与第二接触窗32皆有助于后续沉积的导电层将第一金属层20与第二金属层50连接。最后,沉积一材质与画素电极相同的导电层,例如铟锡氧化物(ITO)透明导电层,并于导电层形成第四图样而形成导电层70以及晶体管的画素电极(未显示于图中),由第一接触窗31与第二接触窗32内的导电层70而将第一金属层20与第二金属层50连接,如图2d所示。
实施例2
请参照图2a-2d,本发明双导线结构薄膜晶体管阵列的制造方法一较佳实施例的流程图,以及图3a-3c本发明一较佳实施例的薄膜晶体管剖视流程图。图2a-2d是沿图4本发明薄膜晶体管阵列的俯视图中线I-I横切的剖视图,图3a-3c是沿图4中线II-II位置横切的薄膜晶体管剖视流程图。如图2a所示,首先于玻璃基板10上沉积一具有第一图样(pattern)的第一金属层20,并于第一金属层20形成扫瞄线(scanning line)21以及主动式液晶显示器的薄膜晶体管闸极电极22(请见图3a)。接著,于玻璃基板10上依序沉积绝缘层30、半导体层35、欧姆接触层40、及第二金属层50,并于半导体层35、欧姆接触层40与第二金属层50形成如图2b所示的第二图样,同时形成晶体管的源极51与汲极52,以及与源极51连接的资料线(data line)。源极51与汲极52为利用半透(half-tone)型光罩制程所形成,例如如图3a-3c所示,首先沉积一正光阻层55,然后使用光罩56对正光阻层55进行曝光。光罩56具有第一部分561、第二部分562、及第三部分563,因第一部分561为半透光材质,第二部分562为不透光材质,第三部分563为透光材质,故其光穿透率的大小依序为第三部分563>第一部分561>第二部分562,因而于正光阻层55经光罩56曝光及蚀刻后,正光阻层55可形成如图3b所示的光阻图样57。光阻图样57具有第一厚度571、第二厚度572、及第三厚度573,其中第二厚度572较第一厚度571厚,第三厚度573较第一厚度571薄,因此,经后续蚀刻制程后,即可形成如图3c所示的源极51与汲极52,且源极51与汲极52间的欧姆接触层与第二金属层被完全移除,即使源极51与汲极52隔离。之后,沉积一第一保护层,并形成具有第三图样的第一保护层60及第一接触窗31,如图2c所示。于形成第一保护层60的同时,因原本位于扫瞄线21上的绝缘层30未受到光阻阻障,而绝缘层30的材质又与第一保护层60的材质相同或类似,故此处的绝缘层30亦同时于蚀刻形成第一保护层60的过程中被移除,于是形成了第一接触窗31。同时,形成于第一保护层60的第三图样中亦包含复数个第二接触窗32,第一接触窗31与第二接触窗32皆有助于后续沉积的导电层将第一金属层20与第二金属层50连接。接着,沉积一材质与画素电极相同的导电层,例如铟锡氧化物(ITO)透明导电层,并于导电层形成第四图样而形成导电层70以及晶体管的画素电极(未显示于图中),由第一接触窗31与第二接触窗32内的导电层70而将第一金属层20与第二金属层50连接,如图2d所示。最后,于玻璃基板10上沉积第二保护层80,以保护玻璃基板10上的元件,并减少线缺陷的产生,如图5所示。
实施例3
请参照图2a-2d本发明双导线结构薄膜晶体管阵列的制造方法一较佳实施例的流程图,以及图3a-3c本发明一较佳实施例的薄膜晶体管剖视流程图。图2a-2d是沿图4本发明薄膜晶体管阵列的俯视图中线I-I横切的剖视图,图3a-3c是沿图4中线II-II位置横切的薄膜晶体管剖视流程图。如图2a所示,首先于玻璃基板10上沉积一具有第一图样(pattern)的第一金属层20,并于第一金属层20形成扫瞄线(scanning line)21以及主动式液晶显示器的薄膜晶体管闸极电极22(请见图3a)。接著,于玻璃基板10上依序沉积绝缘层30、半导体层35、欧姆接触层40、及第二金属层50,并于半导体层35、欧姆接触层40与第二金属层50形成如图2b所示的第二图样,与其同时,亦形成晶体管的源极51与汲极52,以及与源极51连接的资料线(data line)。源极51与汲极52为利用半透(half-tone)型光罩制程所形成,例如如图3a-3c所示,首先沉积一正光阻层55,然后使用光罩56对正光阻层55进行曝光。光罩56具有第一部分561、第二部分562、及第三部分563,因第一部分561为半透光材质,第二部分562为不透光材质,第三部分563为透光材质,故其光穿透率的大小依序为第三部分563>第一部分561>第二部分562,因而于正光阻层55经光罩56曝光及蚀刻后,正光阻层55可形成如图3b所示的光阻图样57。光阻图样57具有第一厚度571、第二厚度572、及第三厚度573,其中第二厚度572较第一厚度571厚,第三厚度573较第一厚度571薄,因此,经后续蚀刻制程后,即可形成如图3c所示的源极51与汲极52,且源极51与汲极52间的欧姆接触层与第二金属层被完全移除,即使源极51与汲极52隔离。之后,沉积一第一保护层,并形成具有第三图样的第一保护层60及第一接触窗31,如图2c所示。于形成第一保护层60的同时,因原本位于扫瞄线21上的绝缘层30未受到光阻阻障,而绝缘层30的材质又与第一保护层60的材质相同或类似,故此处的绝缘层30亦同时于蚀刻形成第一保护层60的过程中被移除,于是形成了第一接触窗31。同时,形成于第一保护层60的第三图样中亦包含复数个第二接触窗32,第一接触窗31与第二接触窗32皆有助于后续沉积的导电层将第一金属层20与第二金属层50连接。接著,沉积一材质与画素电极相同的导电层,例如铟锡氧化物(ITO)透明导电层,并于导电层形成第四图样而形成导电层70以及晶体管的画素电极(未显示于图中),由第一接触窗31与第二接触窗32内的导电层70而将第一金属层20与第二金属层50连接,如图2d所示。最后,于导电层70上另以半色调(halftone)光罩的黄光制程(photolithography)形成具有复数个感光型间隙物(photo spacer)82的第三保护层81,且感光型间隙物(photo spacer)82可恰好位于第一接触窗31的正上方,如图6所示,以同时提供间隔及保护的功用。
实施例4
请参照图2a-2d本发明双导线结构薄膜晶体管阵列的制造方法一较佳实施例的流程图,以及图3a-3c本发明一较佳实施例的薄膜晶体管剖视流程图。图2a-2d是沿图4本发明薄膜晶体管阵列的俯视图中线I-I横切的剖视图,图3a-3c是沿图4中线II-II位置横切的薄膜晶体管剖视流程图。如图2a所示,首先于玻璃基板10上沉积一具有第一图样(pattern)的第一金属层20,并于第一金属层20形成扫瞄线(scanning line)21以及主动式液晶显示器的薄膜晶体管闸极电极22(请见图3a)。接著,于玻璃基板10上依序沉积绝缘层30、半导体层35、欧姆接触层40、及第二金属层50,并于半导体层35、欧姆接触层40与第二金属层50形成如图2b所示的第二图样,与其同时,亦形成晶体管的源极51与汲极52,以及与源极51连接的资料线(data line)。源极51与汲极52为利用半透(half-tone)型光罩制程所形成,例如如图3a-3c所示,首先沉积一正光阻层55,然后使用光罩56对正光阻层55进行曝光。光罩56具有第一部分561、第二部分562、及第三部分563,因第一部分561为半透光材质,第二部分562为不透光材质,第三部分563为透光材质,故其光穿透率的大小依序为第三部分563>第一部分561>第二部分562,因而于正光阻层55经光罩56曝光及蚀刻的后,正光阻层55可形成如图3b所示的光阻图样57。光阻图样57具有第一厚度571、第二厚度572、及第三厚度573,其中第二厚度572较第一厚度571厚,第三厚度573较第一厚度571薄,因此,经后续蚀刻制程后,即可形成如图3c所示的源极51与汲极52,且源极51与汲极52间的欧姆接触层与第二金属层被完全移除,即使源极51与汲极52隔离。之后,沉积一第一保护层,并形成具有第三图样的第一保护层60及第一接触窗31,如图2c所示。于形成第一保护层60的同时,因原本位于扫瞄线21上的绝缘层30未受到光阻阻障,而绝缘层30的材质又与第一保护层60的材质相同或类似,故此处的绝缘层30亦同时于蚀刻形成第一保护层60的过程中被移除,于是形成了第一接触窗31。同时,形成于第一保护层60的第三图样中亦包含复数个第二接触窗32,第一接触窗31与第二接触窗32皆有助于后续沉积的导电层将第一金属层20与第二金属层50连接。之后,先形成金属导线层90,以降低第一金属层20与第二金属层50问的接触阻抗,如图7所示,再将导电层70覆盖于金属导线层90上保护。
实施例5
请参照图2a-2d本发明双导线结构薄膜晶体管阵列的制造方法一较佳实施例的流程图,以及图3a-3c本发明一较佳实施例的薄膜晶体管剖视流程图。图2a-2d是沿图4本发明薄膜晶体管阵列的俯视图中线I-I横切的剖视图,图3a-3c是沿图4的线II-II位置横切的薄膜晶体管剖视流程图。如图2a所示,首先于玻璃基板10上沉积一具有第一图样(pattern)的第一金属层20,并于第一金属层20形成扫瞄线(scanning line)21以及主动式液晶显示器的薄膜晶体管闸极电极22(请见图3a)。接著,于玻璃基板10上依序沉积绝缘层30、半导体层35、欧姆接触层40、及第二金属层50,并于半导体层35、欧姆接触层40与第二金属层50形成如图2b所示的第二图样,与其同时,亦形成晶体管的源极51与汲极52,以及与源极51连接的资料线(data line)。源极51与汲极52为利用半透(half-tone)型光罩制程所形成,例如如图3a-3c所示,首先沉积一正光阻层55,然后使用光罩56对正光阻层55进行曝光。光罩56具有第一部分561、第二部分562、及第三部分563,因第一部分561为半透光材质,第二部分562为不透光材质,第三部分563为透光材质,故其光穿透率的大小依序为第三部分563>第一部分561>第二部分562,因而于正光阻层55经光罩56曝光及蚀刻后,正光阻层55可形成如图3b所示的光阻图样57。光阻图样57具有第一厚度571、第二厚度572、及第三厚度573,其中第二厚度572较第一厚度571厚,第三厚度573较第一厚度571薄,因此,经后续蚀刻制程后,即可形成如图3c所示的源极51与汲极52,且源极51与汲极52间的欧姆接触层与第二金属层被完全移除,即使源极51与汲极52隔离。之后,沉积一第一保护层,并形成具有第三图样的第一保护层60及第一接触窗31,如图2c所示。于形成第一保护层60的同时,因原本位于扫瞄线21上的绝缘层30未受到光阻阻障,而绝缘层30的材质又与第一保护层60的材质相同或类似,故此处的绝缘层30亦同时于蚀刻形成第一保护层60的过程中被移除,于是形成了第一接触窗31。同时,形成于第一保护层60的第三图样中亦包含复数个第二接触窗32,第一接触窗31与第二接触窗32皆有助于后续沉积的导电层将第一金属层20与第二金属层50连接。接著,形成金属导线层90,以降低第一金属层20与第二金属层50间的接触阻抗。最后为保护玻璃基板上的元件,故再增加一第二保护层91,如图8所示,以减少线缺陷的产生。
实施例6
请参照图2a-2d本发明双导线结构薄膜晶体管阵列的制造方法一较佳实施例的流程图,以及图3a-3c本发明一较佳实施例的薄膜晶体管剖视流程图。图2a-2d是沿图4本发明薄膜晶体管阵列的俯视图中线I-I横切的剖视图,图3a-3c是沿图4中线II-II位置横切的薄膜晶体管剖视流程图。如图2a所示,首先于玻璃基板10上沉积一具有第一图样(pattern)的第一金属层20,并于第一金属层20形成扫瞄线(scanning line)21以及主动式液晶显示器的薄膜晶体管闸极电极22(请见图3a)。接著,于玻璃基板10上依序沉积绝缘层30、半导体层35、欧姆接触层40、及第二金属层50,并于半导体层35、欧姆接触层40与第二金属层50形成如图2b所示的第二图样,与其同时,亦形成晶体管的源极51与汲极52,以及与源极51连接的资料线(data line)。源极51与汲极52为利用半透(half-tone)型光罩制程所形成,例如如图3a-3c所示,首先沉积一正光阻层55,然后使用光罩56对正光阻层55进行曝光。光罩56具有第一部分561、第二部分562、及第三部分563,因第一部分561为半透光材质,第二部分562为不透光材质,第三部分563为透光材质,故其光穿透率的大小依序为第三部分563>第一部分561>第二部分562,因而于正光阻层55经光罩56曝光及蚀刻后,正光阻层55可形成如图3b所示的光阻图样57。光阻图样57具有第一厚度571、第二厚度572、及第三厚度573,其中第二厚度572较第一厚度571厚,第三厚度573较第一厚度571薄,因此,经后续蚀刻制程后,即可形成如图3c所示的源极51与汲极52,且源极51与汲极52间的欧姆接触层与第二金属层被完全移除,即使源极51与汲极52隔离。之后,沉积一第一保护层,并形成具有第三图样的第一保护层60及第一接触窗31,如图2c所示。于形成第一保护层60的同时,因原本位于扫瞄线21上的绝缘层30未受到光阻阻障,而绝缘层30的材质又与第一保护层60的材质相同或类似,故此处的绝缘层30亦同时于蚀刻形成第一保护层60的过程中被移除,于,是形成了第一接触窗31。同时,形成于第一保护层60的第三图样中亦包含复数个第二接触窗32,第一接触窗31与第二接触窗32皆有助于后绩沉积的导电层将第一金属层20与第二金属层50连接。接著,形成金属导线层90,以降低第一金属导线层20与第二金属层50间的接触阻抗。最后为保护玻璃基板上的元件,另以半色调光罩的黄光制程形成光间隔层(photo spacer)92,如图9所示,以同时提供间隔及保护的功用。
本发明双导线结构薄膜晶体管阵列的制造方法中,以四道光罩制程制造双导线结构的薄膜晶体管,除可达到降低阻容延迟时间的目的外,同时可改善大尺寸液晶显示面板出现闪烁(Flicker)的现象,且成功地减少双导线结构的光罩数,使生产成本大为降低,尤其应用于液晶电视的制造更具效益。另外,因四道光罩制程为未来制程的趋势,本发明亦使得双导线结构的薄膜晶体管制程得以以四道微影制程来完成。
上述实施例仅是为了方便说明而举例而已,本发明所主张的权利范围自应以申请专利范围所述为准,而非仅限于上述实施例。
Claims (11)
1.一种双导线结构薄膜晶体管阵列的制造方法,包括以下步骤:
(A)提供一基板;
(B)于该基板上形成一具有一第一图样(pattern)的第一金属层;
(C)于该基板上依序沉积一绝缘层、一半导体层、一欧姆接触层、及一第二金属层;
(D)于该半导体层、该欧姆接触层及该第二金属层形成一第二图样,以形成一源极、一汲极、及一资料线,其中该源极与该汲极间的欧姆接触层与第二金属层被移除;
(E)于该第二金属层上形成一具有一第三图样的第一保护层,同时移除部分该第一金属层上的该绝缘层,以形成复数个第一接触窗与复数个第二接触窗;以及
(F)于该第一接触窗沉积一具有第四图样的导电层,由该第一接触窗与该些第二接触窗内的导电层而将该第一金属层与该第二金属层连接。
2.如权利要求1所述的方法,其特征在于,其中该导电层为透明导电层。
3.如权利要求2所述的方法,其特征在于,其中于形成该透明导电层的同时亦于基板上形成一画素电极,且该画素电极与该透明导电层的材料相同。
4.如权利要求2所述的方法,其特征在于,于步骤(F)之后还包含一步骤(G)以半色调(half-tone)光罩制程形成一具有复数个感光型间隙物(Photo spacer)的第三保护层。
5.如权利要求1所述的方法,其特征在于,其中该导电层为一第三金属层。
6.如权利要求5所述的方法,其特征在于,于步骤(F)之后包含一步骤(I)于该基板上形成一画素电极,其由一透明导电层制成。
7.如权利要求5所述的方法,其特征在于,其于步骤(F)之后还包含一步骤(H)形成一透明导电层于该第三金属层上,以保护该第三金属层。
8.如权利要求7所述的方法,其特征在于,其于步骤(H)之后还包含一步骤(H’)以半色调(half-tone)光罩制程形成一具有复数个感光型间隙物(Photo spacer)的第三保护层。
9.如权利要求1所述的方法,其特征在于,其中步骤(D)是使用一具有一第一厚度、一第二厚度、及一第三厚度的光阻图样,以形成该第二图样,其中,该第二厚度较该第一厚度厚,该第三厚度较该第一厚度薄,且该第二厚度位于该源极与该汲极之间。
10.如权利要求9所述的方法,其特征在于,其中该光阻图样是使用一具有一第一部分、一第二部分、及一第三部分的光罩曝光所形成,其中该第一部分的光穿透率介于该第二部分与该第三部分之间。
11.如权利要求10所述的方法,其特征在于,其中该光阻图样的材质为正光阻,且该光罩的该第一部分为半透光材质、该第二部分为不透光材质、该第三部分为透光材质所构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100549246A CN100397216C (zh) | 2004-07-21 | 2004-07-21 | 双导线结构薄膜晶体管阵列的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100549246A CN100397216C (zh) | 2004-07-21 | 2004-07-21 | 双导线结构薄膜晶体管阵列的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1725089A CN1725089A (zh) | 2006-01-25 |
CN100397216C true CN100397216C (zh) | 2008-06-25 |
Family
ID=35924620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100549246A Expired - Fee Related CN100397216C (zh) | 2004-07-21 | 2004-07-21 | 双导线结构薄膜晶体管阵列的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100397216C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101825818B (zh) * | 2009-03-06 | 2011-08-24 | 华映视讯(吴江)有限公司 | 导线结构与其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1255740A (zh) * | 1998-11-26 | 2000-06-07 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法 |
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
-
2004
- 2004-07-21 CN CNB2004100549246A patent/CN100397216C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
CN1255740A (zh) * | 1998-11-26 | 2000-06-07 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1725089A (zh) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100580531C (zh) | 液晶显示器件及其制造方法 | |
CN101661174B (zh) | 液晶显示面板及其制造方法 | |
CN101726947B (zh) | 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件 | |
KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
CN101093325B (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
CN102566172A (zh) | 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 | |
US7995182B2 (en) | Array substrate for a liquid crystal display device and method of manufacturing the same | |
CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
JP5691091B2 (ja) | 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法 | |
KR20110004307A (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
KR20080063708A (ko) | 어레이 기판의 제조방법 | |
WO2021077674A1 (zh) | 阵列基板的制作方法及阵列基板 | |
JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
CN109979882B (zh) | 一种内嵌式触控面板阵列基板及其制造方法 | |
CN109613772B (zh) | 显示基板及其制造方法、修复方法、显示装置 | |
KR20000039794A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
CN100464235C (zh) | 液晶显示器件及其制造方法 | |
CN101017832A (zh) | 薄膜晶体管基板及其制造方法以及具有该基板的显示面板 | |
KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
CN100397216C (zh) | 双导线结构薄膜晶体管阵列的制造方法 | |
JP2661163B2 (ja) | Tftパネル | |
CN101577255A (zh) | Tft阵列基板制造方法 | |
CN101577254B (zh) | 薄膜晶体管阵列基板制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080625 Termination date: 20200721 |
|
CF01 | Termination of patent right due to non-payment of annual fee |