CN101752228B - 光刻方法 - Google Patents

光刻方法 Download PDF

Info

Publication number
CN101752228B
CN101752228B CN2008102075238A CN200810207523A CN101752228B CN 101752228 B CN101752228 B CN 101752228B CN 2008102075238 A CN2008102075238 A CN 2008102075238A CN 200810207523 A CN200810207523 A CN 200810207523A CN 101752228 B CN101752228 B CN 101752228B
Authority
CN
China
Prior art keywords
zone
protective film
class
mask plate
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102075238A
Other languages
English (en)
Other versions
CN101752228A (zh
Inventor
胡骏
胡友存
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102075238A priority Critical patent/CN101752228B/zh
Publication of CN101752228A publication Critical patent/CN101752228A/zh
Application granted granted Critical
Publication of CN101752228B publication Critical patent/CN101752228B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种光刻方法,提供半导体结构,所述半导体结构上表面具有N类不位于同一平面上区域,在所述半导体结构上表面具有保护膜层,所述保护膜层覆盖所述N类区域;对所述N类中的第一类区域上的保护膜层进行曝光,并且所述第一类区域上的保护膜层位于第一类区域对应的掩膜板的聚焦平面上;对所述N类中的第二类区域上的保护膜层进行曝光,并且所述第二类区域上的保护膜层位于第二类区域对应的掩膜板的聚焦平面上;以此类推完成N类区域的曝光;掩膜板显影,将曝光区域的保护膜层清洗掉。该方法使半导体结构表面的保护膜层经过光刻之后,需要去除的区域,去除的更干净。

Description

光刻方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种光刻方法。
背景技术
在半导体制造过程中,通常要利用光刻步骤将掩膜板上的图形复制到半导体结构表面的膜层中。图1现有技术的一种光刻方法中的曝光步骤示意图,图2是一种具有不位于同一平面的区域的半导体结构俯视图,参考图1和图2,光刻的步骤具体包括:在半导体结构4表面涂覆膜层;调整光源1、掩膜板2、透镜3以及半导体结构4之间的距离,掩膜板2上具有可以透光的开口图形5,使半导体结构4上的膜层6位于掩膜板的聚焦平面上,使光源从掩膜板2上的开口图形穿过的光,聚焦到半导体结构4的保护膜层6上,从而使掩膜板2上的图形成像到半导体结构4上,这样保护膜层6对应开口图形的地方被曝光;在曝光之后的保护膜层6变得容易被显影液清洗,而相应的没有曝光的部位的保护膜层6不容易被清洗;接着用显影液清洗,将保护膜层6曝光的区域去除,于是就在半导体结构4上形成图案化的膜层,该图案化的膜层可以保护半导体结构,也可以作为后续过程中的掩膜。
在上述光刻步骤中,使半导体结构中的需要曝光位置的膜层位于掩膜板的聚焦平面处是非常关键的一步,因此在2008年4月2日公开的,公开号为CN101154050A,名称为:一种将光刻机中的硅片在线调节到最佳曝光位置的方法的中国专利申请中,公开了以下步骤:通过一透镜成像系统,将在汇聚到硅片平面上的掩膜板图形的像成像到一焦平面空间像探测器阵列上,并予以记录;调节硅片平台,根据像对比度的变化,计算出曝光区域上的每一点的最佳水平位置和最佳焦距位置;通过反馈调整硅片平台,使其达到最佳曝光位置。
然而在利用上述方法对保护膜层6不位于同一平面上的区域,例如第一类区域7和第二类区域8,进行一次曝光、显影去除部分区域的膜层后对半导体结构4进行测试,发现第一类区域7和第二类区域8上存在保护膜层残留物。图3是利用现有技术的方法进行光刻之后半导体结构表面存在残余物的示意图,如图3所示,在光刻之后第二类区域8上还存在保护膜层残留物9。
发明内容
为了解决上述问题,本发明提供了一种光刻方法,使半导体结构表面的保护膜层经过光刻之后,需要去除的区域,去除的更干净。
一种光刻方法,包括步骤:
提供半导体结构,所述半导体结构上表面具有N类不位于同一平面上区域,在所述半导体结构上表面具有保护膜层,所述保护膜层覆盖所述N类区域;
对所述N类中的第一类区域上的保护膜层进行曝光,并且所述第一类区域上的保护膜层位于第一类区域对应的掩膜板的聚焦平面上;
对所述N类中的第二类区域上的保护膜层进行曝光,并且所述第二类区域上的保护膜层位于第二类区域对应的掩膜板的聚焦平面上;
以此类推,对所述N类中的第N类区域上的保护膜层进行曝光,并且所述第N类区域上的保护膜层位于第N类区域对应的掩膜板的聚焦平面上,其中N为大于1的自然数;
掩膜板显影,将曝光区域的保护膜层清洗掉。
其中,所述第一类区域对应的掩膜板和所述第二类区域对应的掩膜板不同。
其中,所述第一类区域为焊垫区域/修复窗口区域,所述第二类区域为修复窗口区域/焊垫区域。
其中,所述第一类区域和所述第二类区域的沿垂直半导体结构上表面方向的距离差大于2微米。
其中,所述对第一类区域上的保护膜层进行曝光之前还包括:
将透镜置于所述第一类区域上方;
将所述第一类区域对应的掩膜板置于所述透镜上方;
将光源置于所述掩膜板上方。
其中,所述对第二类区域上的保护膜层进行曝光之前还包括:
将透镜置于所述第二类区域上方;
将所述第二类区域对应的掩膜板置于所述透镜上方;
将光源置于所述掩膜板上方。
其中,所述光源从上向下照射掩膜板。
上述技术方案通过多步曝光,对保护膜层不位于同一平面上的区域进行光刻,在每步曝光步骤时使该区域上的保护膜层位于其对应的掩膜板的聚焦平面上,然后进行显影,这样使得经过曝光的区域上的保护膜层都能充分曝光,从而在显影的时候容易去除,因此经过曝光区域的保护膜层去除的更干净。
附图说明
图1是现有技术的一种光刻方法中的曝光步骤示意图;
图2是一种具有不位于同一平面的区域的半导体结构俯视图;
图3是利用现有技术的方法进行光刻之后半导体结构表面存在残余物的示意图;
图4是本发明的光刻方法的流程图;
图5和图6是本发明的光刻方法实施例的示意图;
图7是对利用本发明的光刻方法之后对半导体结构表面进行测试的测试图。
具体实施方式
下面结合附来对本发明的方法的实施例进行详细描述。由于本发明涉及光刻,因而下面的描述中,除光刻步骤以外的工艺步骤仅仅是为了配合说明本发明的方法而引入的,并不能构成对本发明的保护范围的限制,而且,下面所描述的除光刻以外的工艺步骤并不仅仅限于下面的描述,也可采用本领域技术人员所习知的其它工艺。
参考图1-3,因为有时半导体结构4上具有不位于同一平面上的第一类区域7和第二类区域8,例如第一类区域7为修复窗口(fuse),第二类区域8为焊垫。修复窗口用来修复存在问题的内层的金属层,因此如果存在多层金属布线,例如半导体结构从下至上依次具有第一金属层10、第二金属层11、第三金属层等等,那么修复窗口可能处于第一金属层10或者第二金属层11的位置。因此修复窗口的底部与半导体结构的上表面不在同一平面。另外为了使半导体器件之间实现互联,在半导体器件的表面还需要制作与半导体器件内部互连的焊垫(pad),通过该焊垫实现半导体器件内部与其它器件互连。因此半导体器件的表面需要焊接焊垫的区域与半导体结构的上表面也不位于同一平面,通常是低于半导体结构的上表面。
在半导体器件制造完成之后需要在半导体结构的上层形成保护膜层6对半导体结构的表面进行保护和绝缘,但是保护膜层6在修复窗口和焊垫的位置需要具有开口,也就是保护膜层6要把修复窗口和焊垫暴露在外,便于用户在焊垫的位置焊接焊垫实现与其它器件的互连,而且在修复窗口的位置也需要暴露,便于用户从修复窗口的位置修复金属层。
发明人研究后发现,因为第一类区域7和第二类区域8,例如修复窗口和焊垫所在区域不位于同一平面上,因此如果用现有技术中将半导体结构上的保护膜层6调整到掩膜板2的聚焦平面处,有可能第一类区域7和第二类区域8上的保护膜层6都不能位于掩膜板2的聚焦平面处,从而造成曝光不充分,那么如果将第一类区域7调整到聚焦平面处,会存在第二类区域8不能位于聚焦平面处,从而曝光不充分的问题,同样如果将第二类区域8调整到聚焦平面处,会存在第一类区域7不能位于聚焦平面处,从而曝光不充分的问题,因此利用现有技术中一次曝光的方法光刻之后的半导体结构表面需要去除保护膜层的位置存在保护膜层残余物9。
因此本发明提供了一种光刻方法,包括步骤:
提供半导体结构,所述半导体结构上表面具有N类不位于同一平面上区域,在所述半导体结构上表面具有保护膜层,所述保护膜层覆盖所述N类区域;
对所述N类中的第一类区域上的保护膜层进行曝光,并且所述第一类区域上的保护膜层位于第一类区域对应的掩膜板的聚焦平面上;
对所述N类中的第二类区域上的保护膜层进行曝光,并且所述第二类区域上的保护膜层位于第二类区域对应的掩膜板的聚焦平面上;
以此类推,对所述N类中的第N类区域上的保护膜层进行曝光,并且所述第N类区域上的保护膜层位于第N类区域对应的掩膜板的聚焦平面上,其中N为大于1的自然数;
掩膜板显影,将曝光区域的保护膜层清洗掉。
其中,所述第一类区域对应的掩膜板和所述第二类区域对应的掩膜板不同。
其中,所述第一类区域为焊垫区域/修复窗口区域,所述第二类区域为修复窗口区域/焊垫区域。
其中,所述第一类区域和所述第二类区域的沿垂直半导体结构上表面方向的距离差大于2微米。
其中,所述对第一类区域上的保护膜层进行曝光之前还包括:
将透镜置于所述第一类区域上方;
将所述第一类区域对应的掩膜板置于所述透镜上方;
将光源置于所述掩膜板上方。
其中,所述对第二类区域上的保护膜层进行曝光之前还包括:
将透镜置于所述第二类区域上方;
将所述第二类区域对应的掩膜板置于所述透镜上方;
将光源置于所述掩膜板上方。
其中,所述光源从上向下照射掩膜板。
图4是本发明的光刻方法的流程图,下面结合图4对本发明的光刻方法进行说明,具体的该光刻方法包括线面步骤:
S110:提供半导体结构,所述半导体结构上表面具有N类不位于同一平面上区域,在所述半导体结构上表面具有保护膜层,所述保护膜层覆盖所述N类区域。
请参考图1和图2,,提供半导体结构4,所述的半导体结构4可以是半导体衬底上具有栅极的结构;也可以是具有金属层的半导体结构。在本实施例中,所述半导体结构为具有多层金属布线的半导体结构。并且在半导体结构4的上表面具有不位于同一平面的第一类区域7和第二类区域8。
其中,所述第一类区域7和所述第二类区域8的沿垂直半导体结构上表面方向的距离差大于2微米。
在本实施例中,第一类区域7为需要连接焊垫的区域,因为焊垫是用来实现该半导体结构和其它器件的互连,为了保证焊垫和半导体结构稳固连接,通常焊垫位于半导体结构上表面的开口的底部,部分嵌在半导体结构内,因此半导体上表面的焊垫所在区域通常低于半导体上表面。
在本实施例中,第二类区域8为修复窗口所在区域,因为修复窗口是用来修复半导体结构的内层金属层,因此第二类区域可以低于所述半导体结构的内层的金属层,例如低于位于所述半导体结构最底层的第一层金属层10,也就是该修复窗口所在的第二类区域8的深度大于第一金属层10的深度,这样当第一金属层10或者第二金属层11出现例如断路问题时,那么都可以通过修复窗口进行焊接工作。从上述本实施例中第一类区域7和第二类区域8的作用可知,第一类区域和第二类区域都低于半导体结构的上表面,在本实施例中,第一类区域和第二类区域沿垂直半导体结构上表面方向的距离差大于2微米。
另外上述的第一类区域7除用来连接焊垫,第二类区域8除用来提供修复窗口,之外第一类区域7和第二类区域8也可以是具有其它作用的距离半导体结构的上表面距离不同的区域。
在所述半导体结构上表面上具有保护膜层6,所述保护膜层6覆盖第一类区域7和第二类区域8。该保护膜层6可以利用本领域技术人员熟知的方法,例如旋涂法或者沉积法在半导体结构上形成。
在本实施例中该保护膜层6在半导体结构上表面的第一类区域7和第二类区域8上的厚度相等,因此第一类区域7和第二类区域8处的保护膜层6位于不同的平面上。其中,所述保护膜层的材料为:聚酰亚胺(Polyimide)。
为了保护该半导体结构4在后期使用的过程中不会对半导体结构中的器件造成损害,因此需要在半导体结构4的表面形成该保护膜层6。因为半导体结构4表面具有用来连接焊垫的第一类区域7和用来提供修复窗口的第二类区域8,但是在形成该保护膜层6的时候,在第一类区域7和第二类区域8上都形成保护膜,但是如果第一类区域7上存在保护膜,连接的焊垫就不能导通,因此第一类区域7需要将保护膜去除,同样如果第二类区域8存在保护膜则不能进行金属连线的修复,同样需要去除第二类区域8的保护层。
S120:对所述N类中的第一类区域7上的保护膜层6进行曝光,并且所述第一类区域7上的保护膜层6位于第一类区域7对应的掩膜板2的聚焦平面上。
图5是本发明的光刻方法中曝光方法示意图。如图5所示,将曝光系统置于半导体结构4上方,所述曝光系统包括光源1、位于光源和半导体结构4之间的掩膜板2、位于掩膜板2和半导体结构4之间的透镜3。其中,曝光光源为:波长为365nm的汞灯。如图5所示,光源1位于根据该曝光系统掩膜板2的聚焦平面位置,和第一类区域7距离半导体结构表面的距离,调整光源1、掩膜板2、透镜3以及半导体结构4的位置,使第一类区域7位于掩膜板2的聚焦平面上,因为掩膜板2上具有第一类区域7对应的掩膜图形,也就是第一开口图形5,从而光源穿过掩膜板上的第一开口图形5,和透镜3,聚焦到聚焦平面上,将第一开口图形5的像成到聚焦平面上,因为半导体结构4的第一类区域7上的保护膜层6位于该聚焦平面上,因此调整半导体结构4在聚焦平面上的水平位置,使第一开口图形5正好成像到第一类区域7上的保护膜层6上。
因为第一类区域7上的保护膜层6正好位于该聚焦平面上,因此这样光源1从上向下照射掩膜板2,则第一类区域7的保护膜层6就可以被充分曝光。
S130:对所述N类中的第二类区域8上的保护膜层6进行曝光,并且所述第二类区域8上的保护膜层6位于第二类区域对应的掩膜板2的聚焦平面上。
图6是本发明的光刻方法中曝光方法示意图,如图6所示,将曝光系统置于半导体结构4上方,所述曝光系统包括光源1、位于光源和半导体结构4之间的掩膜板2、位于掩膜板2和半导体结构4之间的透镜3。其中,曝光光源为:波长为365nm的汞灯。根据该曝光系统掩膜板2的聚焦平面位置,和第二类区域8距离半导体结构表面的距离,调整光源1、掩膜板2、透镜3以及半导体结构4的位置,使第二类区域8位于掩膜板2的聚焦平面上,因为掩膜板2上具有第二类区域8对应的掩膜图形,也就是第二开口图形15,从而光源1穿过掩膜板2上的第二开口图形15,和透镜3,聚焦到聚焦平面上,将第二开口图形15的像成到聚焦平面上,因为半导体结构4的第二类区域8上的保护膜层6位于该聚焦平面上,因此调整半导体结构4在聚焦平面上的水平位置,使第二开口图形15正好成像到第二类区域8上的保护膜层6上。
因为第二类区域8上的保护膜层6正好位于该聚焦平面上,因此这样光源1从上向下照射掩膜板2,则第二类区域8的保护膜层6就可以被充分曝光。
如果要使第一类区域7充分曝光,则要第一类区域7对应的掩膜板2上的第一开口图形5能成像到第一类区域7的位置,那么这就需要第一类区域7位于掩膜板2的聚焦平面上,但是因为第二类区域8和第一类区域7不位于同一平面上,也就是沿垂直半导体结构4上表面方向距离半导体结构上表面的距离不同,因此第二类区域8和第一类区域7距离掩膜板2的距离也不同,因此这样第二类区域8必定不能位于掩膜板2的聚焦平面上,从而造成第二类区域8曝光不充分,而且所述第一类区域7和所述第二类区域8沿垂直半导体结构上表面方向的距离差越大,第二类区域曝光越不充分,在本实施例中,通过将第二类区域8的曝光和第一类区域7的曝光分为两步执行,这样在执行完第一类区域7的曝光之后,调整曝光系统,使第二类区域8位于掩膜板的聚焦平面上,从而使第二类区域8能充分曝光。
另外在该步骤中也可以使用和第一类区域7曝光掩膜板2不同的掩膜板2。
在另一实施例中,所述半导体结构还可以包括不位于半导体衬底上表面上的不在同一平面的第三类区域、第四类区域......第N类区域,其中各类区域可以是例如焊垫区域、修复窗口区域等,但是各类区域不位于半导体衬底表面上的同一水平面上,以此类推,在完成第二类区域的曝光之后,还可以包括对第三类区域至第N类区域上的保护膜层依次进行曝光,并且每一次曝光之前,使所述第三类区域至第N类区域上的保护膜层依次位于掩膜板的聚焦平面上。
在上述实施例中,N为大于1的自然数。
S140:掩膜板显影,将曝光区域的保护膜层6清洗掉。
经过曝光的保护膜发生化学变化,变的容易被显影液清洗,因此用显影液进行清洗,具体的显影液为:含2.38%TMAH(四甲基氢氧化铵)的去离子水。这样清洗之后第一类区域7和第二类区域8的保护膜层就被清洗掉,因为曝光充分因此清洗的干净。留下没有曝光区域的保护膜层6,对半导体结构4起到保护作用。
第一类区域第二类区域图7是对利用本发明的光刻方法之后对半导体结构表面进行测试的测试图,从图7可以看出利用本发明的光刻方法光刻后在半导体结构的第二类区域8,本实施例中为修复窗口区域,保护膜层的去除的较干净,不存在残留。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种光刻方法,其特征在于,包括步骤:
提供半导体结构,所述半导体结构上表面具有N类不位于同一平面上区域,在所述半导体结构上表面具有保护膜层,所述保护膜层覆盖所述N类区域;
对所述N类中的第一类区域上的保护膜层进行曝光,并且所述第一类区域上的保护膜层位于第一类区域对应的掩膜板的聚焦平面上;
对所述N类中的第二类区域上的保护膜层进行曝光,并且所述第二类区域上的保护膜层位于第二类区域对应的掩膜板的聚焦平面上;
以此类推,对所述N类中的第N类区域上的保护膜层进行曝光,并且所述第N类区域上的保护膜层位于第N类区域对应的掩膜板的聚焦平面上,其中N为大于1的自然数;
掩膜板显影,将曝光区域的保护膜层清洗掉。
2.根据权利要求1所述的光刻方法,其特征在于,所述第一类区域对应的掩膜板和所述第二类区域对应的掩膜板不同。
3.根据权利要求1所述的光刻方法,其特征在于,所述第一类区域为焊垫区域或修复窗口区域,所述第二类区域为修复窗口区域或焊垫区域。
4.根据权利要求1所述的光刻方法,其特征在于,所述第一类区域和所述第二类区域的沿垂直半导体结构上表面方向的距离大于2微米。
5.根据权利要求1所述的光刻方法,其特征在于,所述对第一类区域上的保护膜层进行曝光之前还包括:
将透镜置于所述第一类区域上方;
将所述第一类区域对应的掩膜板置于所述透镜上方;
将光源置于所述掩膜板上方。
6.根据权利要求1所述的光刻方法,其特征在于,所述对第二类区域上的保护膜层进行曝光之前还包括:
将透镜置于所述第二类区域上方;
将所述第二类区域对应的掩膜板置于所述透镜上方;
将光源置于所述掩膜板上方。
7.根据权利要求5或6所述的光刻方法,其特征在于,所述光源从上向下照射掩膜板。
CN2008102075238A 2008-12-19 2008-12-19 光刻方法 Expired - Fee Related CN101752228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102075238A CN101752228B (zh) 2008-12-19 2008-12-19 光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102075238A CN101752228B (zh) 2008-12-19 2008-12-19 光刻方法

Publications (2)

Publication Number Publication Date
CN101752228A CN101752228A (zh) 2010-06-23
CN101752228B true CN101752228B (zh) 2011-08-17

Family

ID=42478982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102075238A Expired - Fee Related CN101752228B (zh) 2008-12-19 2008-12-19 光刻方法

Country Status (1)

Country Link
CN (1) CN101752228B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015131969A1 (en) 2014-03-04 2015-09-11 Asml Netherlands B.V. Lithographic apparatus with data processing apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516244A (zh) * 1998-11-26 2004-07-28 三星电子株式会社 薄膜的光刻方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516244A (zh) * 1998-11-26 2004-07-28 三星电子株式会社 薄膜的光刻方法

Also Published As

Publication number Publication date
CN101752228A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
US6051345A (en) Method of producing phase shifting mask
KR100698091B1 (ko) 씨모스 이미지 센서 및 그 제조방법
JP2006235230A (ja) レジストパターン形成方法および半導体装置の製造方法
KR100922925B1 (ko) 이미지 센서의 제조 방법
CN1898608A (zh) 用于浸入式光刻的可除去薄膜
KR20060136072A (ko) 씨모스 이미지 센서 및 그 제조방법
TW201039388A (en) Method for fabricating patterns on a wafer through an exposure process
KR101010375B1 (ko) 이미지센서 및 그 제조방법
TW200836244A (en) Immersion lithography method
KR100843968B1 (ko) 이미지센서의 제조방법
CN101752228B (zh) 光刻方法
US6569576B1 (en) Reticle cover for preventing ESD damage
KR20100123612A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자기기
JPH0735698A (ja) 像読取り装置、表面状態検査装置及び該装置を備える露光装置
Jonckheere EUV mask defectivity–a process of increasing control toward HVM
US20210199596A1 (en) Inspection apparatus and manufacturing method for semiconductor device
KR20090051353A (ko) 이미지센서의 제조방법
US20120154771A1 (en) Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns
JP3845634B2 (ja) Cmosイメージセンサーの製造方法
JP2006319206A (ja) レジストパターン形成方法
US9618855B2 (en) Lithography system and method for mask inspection
JP2008282885A (ja) 露光装置及びデバイス製造方法
KR100632628B1 (ko) 반도체 제조 장치
KR20090044538A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 형성 방법
KR20080074043A (ko) 노광장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20181219