CN1516244A - 薄膜的光刻方法 - Google Patents

薄膜的光刻方法 Download PDF

Info

Publication number
CN1516244A
CN1516244A CNA2003101196459A CN200310119645A CN1516244A CN 1516244 A CN1516244 A CN 1516244A CN A2003101196459 A CNA2003101196459 A CN A2003101196459A CN 200310119645 A CN200310119645 A CN 200310119645A CN 1516244 A CN1516244 A CN 1516244A
Authority
CN
China
Prior art keywords
layer
photoresist layer
pattern
film
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101196459A
Other languages
English (en)
Other versions
CN1293609C (zh
Inventor
朴云用
白范基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1998-0050880A external-priority patent/KR100508034B1/ko
Priority claimed from KR1019990005828A external-priority patent/KR100601167B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1516244A publication Critical patent/CN1516244A/zh
Application granted granted Critical
Publication of CN1293609C publication Critical patent/CN1293609C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种薄膜的光刻方法，包括如下步骤：在基板上形成至少一层薄膜；在所述薄膜上涂敷光致抗蚀层；利用至少一个具有至少三个不同透射量部分的光掩模，使所述光致抗蚀层曝光；使所述光致抗蚀层显影，从而根据不同位置而形成不同厚度光致抗蚀层图案；和对所述光致抗蚀层及薄膜同时进行蚀刻。

Description

薄膜的光刻方法
本申请为1999年11月26日提交的题为《薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法》的第99125805.3号发明专利申请的分案申请。
技术领域
本发明涉及一种薄膜的光刻方法。
背景技术
通常，液晶显示器(LCD)是最通用的平面显示器(FPD)，它具有两个基板，在基板上形成用来产生电场的两种电极，其间设有液晶层通过调整施加到液晶层的电场而控制入射光的透光量。
形成电场的电极可形成在各个基板上或形成在基板之上。具有至少一种电极的的基板具有开关元件，例如薄膜晶体管(TFT)。
一般地，LCD的TFT阵列基板具有多个像素极和用来控制供给像素极的信号的TFT。TFT阵列面板利用多个光掩模，由光刻工艺制造，一般经过五或六步光刻步骤来完成TFT阵列面板。光刻工艺成本高、时间长，人们希望能够减少光刻步骤数。
韩国专利申请No.1995-189提出了利用四步光刻制造LCD的方法，对应的美国同族专利为US 5,818,551。同时，由于实际上，为了制成液晶显示器的阵列面板，需形成向各薄膜晶体管传送电信号的线路，及为了使线路与外部的驱动线路以电气连接的衬垫，故须揭示包括衬垫在内的制造工艺。但是，韩国专利申请第95-189号中，没有揭示如何形成衬垫。
另外，在《以新光刻法利用四个光掩模制成的TFT》(ATFT ManufacturedBy 4 Masks Process with New Photolithography)，(即，Chang Wook Han等人在18届98年国际显示器研讨会亚洲展会议记录中，第1109-1112页，日期为1998年9月28日至10月1日)中，公开了利用四个光掩模制造薄膜晶体管的方法。
为了长时间保持接通到像素中的电压，一般使用存储电容器，该存储电容器包括存储极和像素极的一部分以及其间的钝化层。存储极与栅线形成在同一层上，像素极的一部分形成在钝化层上。存储极是被栅绝缘层、半导体层及钝化层所覆盖，而像素极的大部分直接形成于基板上，所以，为了使像素极与存储极相重叠，必须把像素极阶梯上移(step up)到由栅绝缘层、半导体层及钝化层构成的三重层的之上。那么，就有可能因断差大而在阶梯区域发生断线的问题。
另外，如专利申请第95-189号所揭示，传统的光刻工艺采用光致抗蚀层(PR)，传统的光致抗蚀层通过光掩模曝光，并分成两个部分，即曝光部分和不曝光部分。对光致抗蚀层的显影形成具有均匀厚度的光致抗蚀层图案，曝光的光致抗蚀层被去除。因此，光致抗蚀层图案之下的各层被蚀刻的厚度也是均匀的。但是，Han等人采用了具有格栅(grid)的光掩模，对阳性光致抗蚀层进行曝光，使通过格栅部分照射的光量减少，从而形成与其它部分相比，具有薄厚度部分的光致抗蚀层图案的技术。若在此状态下进行蚀刻，那么会使光致抗蚀层下部各层的蚀刻深度产生不同。
如前述，利用专利申请第95-189中的技术进行蚀刻时，存在一个光刻工艺中不可能调整蚀刻深度的问题，在利用Han等人的技术进行蚀刻时，因利用格栅光掩模所能处理的区域是受限制的，所以存在不可能处理大的区域，或即使能处理，也存在着不可能在格栅区域内获得均一蚀刻深度的问题。
另外，在美国专利第4,231,811号，第5,618,643号，第4,415,262号及日本专利公开昭和61-181130号等，提供了与Han等人的技术类似的方法，并存在同样的问题。
发明内容
本发明的目的是提供一种新的薄膜的光刻方法。
本发明的另一目的是简化液晶显示器用薄膜晶体管阵列面板的制造工艺，从而降低制造成本及提高生产率。
本发明的再一目的是不仅在大范围内形成各自不同的蚀刻深度，而且在要求同一蚀刻深度时，能够蚀刻出均匀的蚀刻深度。
为了实现本发明的所述目的，暴露栅衬垫的接触窗至少与一个以上另一薄膜同时形成。
根据本发明的一个方面，提供一种供液晶显示器用薄膜晶体管阵列面板的制造方法，它包括如下步骤：在包括显示部和周边部的绝缘基板上，形成包括多条栅线和与所述栅线连接的栅极衬垫的栅线路，栅线大致上位于显示部，栅线衬垫大致上位于周边部；形成栅绝缘膜图案，其覆盖所述显示部的基板及所述栅线路，并且暴露各个栅极衬垫的至少一部分；在所述栅绝缘膜图案上形成半导体层图案；在所述半导体层图案上形成欧姆接触层图案；在所述欧姆接触层图案上，形成包括大致上位于所述显示部上的多条数据线、与数据线相连的源极电极及漏极电极和大致上位于所述周边部的数据衬垫的数据线路；形成钝化层图案；和形成与所述漏极电极相连接的多个像素极，其中，所述栅绝缘膜图案，是按不同位置使用不同厚度的光致抗蚀层图案，通过一步光刻工艺，随着所述半导体层图案、所述欧姆接触层图案、所述数据线路、所述钝化层图案和所述像素极中的至少一个形成的。
根据本发明的另一方面，提供一种供液晶显示器用薄膜晶体管阵列面板的制造方法，其包括如下步骤：形成包括栅线、栅极以及栅极衬垫的栅线路；形成栅绝缘膜图案，其覆盖除所述栅极衬垫的一部分之外所述栅线路；在所述栅绝缘膜图案上形成半导体层图案；在所述半导体层图案上形成欧姆接触层图案；在所述欧姆接触层图案上，形成包括数据线、源极电极、漏极电极及数据衬垫的数据线路；形成钝化层图案；以及形成与所述漏极电极相连接的像素极，其中，所述栅绝缘膜图案，通过一次光刻工艺，至少与所述半导体层图案、所述欧姆接触层图案、所述数据线路、所述钝化层图案或所述像素极中的一个一起形成，其中，所述光刻工艺包括：涂敷光致抗蚀层；通过具有各自不同光透射量的第一部分、第二部分及第三部分的光掩模，使所述光致抗蚀层曝光；和使所述光致抗蚀层显影，从而形成光致抗蚀层图案。
根据本发明的再一方面，提供一种供液晶显示器用薄膜晶体管阵列面板的制造方法，其包括如下步骤：形成包括栅线、栅极以及栅极衬垫的栅线路；形成栅绝缘膜图案，其覆盖栅线并暴露栅极衬垫的至少一部分；在所述栅绝缘膜图案上形成半导体层图案；在所述半导体层图案上形成欧姆接触层图案；在所述欧姆接触层图案上形成包括数据线、源极电极、漏极电极及数据衬垫的数据线路；形成钝化层图案；和形成与所述漏极电极相连接的像素极，其中，所述栅绝缘膜图案，通过一次光刻工艺，至少与所述半导体层图案、所述欧姆接触层图案、所述数据线路、所述钝化层图案或所述像素极中的一个一起形成，其中，所述光刻工艺包括如下步骤：涂敷光致抗蚀层；利用具有第一部分及光的透射量比第一部分高的第二部分的第一光掩模，和具有光透射量比所述第一部分高，比所述第二部分低的第三部分的第二光掩模，使所述光致抗蚀层曝光；和使所述光致抗蚀层显影，从而形成光致抗蚀层图案。
根据本发明的又一方面，提供一种薄膜的光刻方法，其包括如下步骤：在基板上形成至少一层薄膜；在所述薄膜上涂敷光致抗蚀层；利用至少一个具有至少三个不同透射量部分的光掩模，使所述光致抗蚀层曝光；使所述光致抗蚀层显影，从而根据不同位置而形成不同厚度光致抗蚀层图案；和对所述光致抗蚀层及薄膜同时进行蚀刻。
根据本发明的又一方面，提供一种薄膜的光刻方法，其包括如下步骤：在基板上形成至少一层薄膜；在所述薄膜上，形成具有第一部分、比第一部分厚的第二部分以及比所述第二部分厚的第三部分的光致抗蚀层图案；蚀刻所述光致抗蚀层图案所述第一部分下部的所述薄膜，所述光致抗蚀层图案的所述第二部分和所述第三部分保护其下部的所述薄膜；清除所述光致抗蚀层图案的第二部分，从而暴露其下部的所述薄膜，所述第三部分残留一定厚度；和蚀刻所述薄膜被暴露出的部分，而所述光致抗蚀层图案的第三部分保护其下部的所述薄膜。
根据本发明的又一方面，提供一种供液晶显示器用薄膜晶体管阵列面板的制造方法，其包括如下步骤：在绝缘基板上，形成包括栅线、栅极以及栅极衬垫的栅线路；在所述栅线路上，依次沉积栅绝缘膜、半导体层、欧姆接触层及导体层；通过光刻对所述导体层和欧姆接触层构图，从而形成包括数据线、源极、漏极电极以及数据衬垫的数据线路和其下部的欧姆接触层图案；沉积钝化层；在所述钝化层上涂敷光致抗蚀层；使所述光致抗蚀层曝光及显影，从而按位置形成不同厚度的光致抗蚀层图案；与所述光致抗蚀层图案一起，对所述钝化层、半导体层及栅绝缘膜进行蚀刻，形成钝化层图案、半导体层图案及具有暴露栅极衬垫的接触孔栅绝缘膜图案，栅绝缘膜图案和在显示部中具有不为零的一定厚度；和在所述钝化层上，形成与所述漏极电极相连接的像素极。
根据本发明的再一方面，提供一种薄膜晶体管阵列面板的制造方法，其包括如下步骤：在基板上沉积第一金属层；通过第一光刻工艺，形成包括栅线及栅极衬垫的栅线路；在所述栅线路上，形成第一绝缘膜、半导体层、欧姆接触层及第二金属层；通过第二光刻工艺把所述第二金属层及欧姆接触层构图，以形成包括源极、漏极电极、数据衬垫及数据线的数据线路；沉积第二绝缘层；通过第三光刻工艺对所述第二绝缘层、半导体层及第一绝缘层构图，形成钝化层图案、半导体层图案和栅绝缘层图案，该钝化层图案覆盖所述栅线路数据线路和在所述源极电极与漏极电极之间的半导体层部分，而暴露所述漏极电极和数据衬垫部的一部分，半导体层图案至少具有在所述栅线路上的分离部分，栅绝缘层图案暴露栅极衬垫；沉积透明导体层；和使所述透明导体层构图，从而形成与所述漏极电极相连接的像素极图案，分别覆盖栅极衬垫和数据衬垫的冗余栅极衬垫部及冗余数据衬垫。
根据本发明的又一方面，提供一种供液晶显示器用薄膜晶体管阵列面板，其包括：一绝缘基板；一栅线路，其形成于所述绝缘基板上，且具有栅线、栅极及栅极衬垫；一栅绝缘膜图案，其形成于所述栅线路上，且具有暴露所述栅极衬垫的接触孔；一半导体层图案，其形成于所述栅绝缘膜上；一欧姆接触层图案，其形成于所述半导体层图案上；一数据线路，形成于所述欧姆接触层图案上，基本上具有与所述欧姆接触层图案相同的形态，且具有源极电极、数据线及数据衬垫；一形成在数据线路上的钝化层图案，其具有暴露所述栅衬垫、数据衬垫及漏极电极的接触孔，除漏极电极和数据衬垫之外，并具有与半导体层图案基本相同的平面形态，其与所述数据线路相比，具有更宽的宽度，并且其覆盖数据线路的边界线；一电极图案，其与所述暴露的栅极衬垫、数据衬垫及漏极电极电气连接。
根据本发明，在包括显示部和周边部的基板上，形成包括图像显示部的栅线、栅极和周边部的栅衬垫的栅线路，并在其上形成栅绝缘膜图案。在栅绝缘膜图案上形成半导体层图案，并在其上形成欧姆接触层图案，之后，在其上形成包括图像显示部的数据线、源极及漏极电极和周边部数据衬垫的数据线路。然后，形成通道钝化层图案，形成与漏极电极相连接的像素极。在此，栅绝缘膜图案是各部位使用不同厚度的光致抗蚀层而形成，并且在利用光致抗蚀层图案的蚀刻过程中，至少与半导体层图案、欧姆接触层图案、数据线路、钝化层图案及像素极中的一个同时形成。
这时，光致抗蚀层图案具有第一部分、比第一部分厚的第二部分以及比第二部分厚的第三部分。且优选地是，第一部分处于栅衬垫的上部，而第二部分处于图像显示部，光致抗蚀层图案形成于钝化层上部。形成栅绝缘膜图案、半导体层图案及保护绝缘层图案的过程包括：经过一次蚀刻工艺而蚀刻第一部分下面的钝化层及半导体层的同时蚀刻第二部分的步骤；通过灰化(ashing)工艺而清除第二部分，从而暴露其下面的钝化层步骤；以光致抗蚀层图案为蚀刻掩模，蚀刻钝化层及栅绝缘膜，从而形成暴露第二部分下面的半导体层的同时暴露第一部分下面的栅衬垫的第一接触孔步骤；和，以光致抗蚀层图案为蚀刻掩模，在上述第二部分中清除上述半导体层的步骤。另外，在蚀刻第一部分的钝化层及半导体层步骤中，可形成暴露数据衬垫的第二接触孔，在形成第一接触孔步骤中，可形成暴露数据衬垫的第二接触孔，在形成第一接触孔步骤中，可形成暴露漏极电极的第三接触孔。在蚀刻第一部分的钝化层及半导体层步骤中，可形成暴露漏极电极的第三接触孔。在蚀刻钝化层及半导体层步骤，采用干式蚀刻法，所使用的气体，可为SF6+O2或SF6+HCl，灰化工艺可使用N2+O2或O2+Ar气体。半导体层是由非晶质硅形成，在形成第一接触窗步骤中，蚀刻钝化层和半导体层时，可使用蚀刻选择比好的SF6+N2、SF6+O2、CF4+O2、或CF4+CHF3+O2气体，在清除半导体层步骤，干式蚀刻可使用Cl2+O2或SF6+HCl+O2+Ar气体。
在形成像素极步骤，可形成分别覆盖暴露的栅衬垫和数据衬垫的冗余栅衬垫和冗余数据衬垫。
为了实现本发明目的的另一制造薄膜晶体管阵列面板的方法包括：在绝缘基板上，形成包括栅线、栅极以及栅衬垫的栅线路步骤；形成至少不覆盖一部分栅衬垫，而覆盖栅线路的栅绝缘膜图案步骤；在栅绝缘膜图案上形成半导体层图案步骤；在半导体层图案上形成欧姆接触层图案步骤；在欧姆接触层图案上，形成包括数据线、源极电极、漏极电极以及数据衬垫的数据线路的步骤；在数据线路上形成暴露漏极电极的具有第一接触孔的钝化层图案步骤；和，在钝化层上形成通过第一接触孔与漏极电极相连接的像素极步骤。这时，栅绝缘膜图案可通过一次光刻工艺与半导体层图案、欧姆接触层图案、数据线路、钝化层图案及像素极中至少一个工艺同时形成。光刻工艺包括：涂敷光致抗蚀层步骤；把光致抗蚀层通过具有不同光透射量的第一部分、第二部分及第三部分的光掩模而曝光步骤；和，使光致抗蚀层显影，从而形成光致抗蚀层图案步骤。
在此，光掩模第二部分的光透射量，可为第一部分的20％至60％，第三部分的光透射量可小于3％，光掩模与光掩模基板至少有一个以上的光掩模层，第一部分与第二部分的光透射量差，可通过由具有不同透射量的物质组成光掩模层而调整，光掩模与光掩模基板至少具有一个以上的光掩模层，第一部分与第二部分光的透射量差，可通过变更光掩模层的厚度而调整。另外，还可通过形成比曝光器的解析度小的缝隙或格栅图案而调整光的透射量。
另一种方法包括：在绝缘基板上形成包括栅线、栅极及栅衬垫的栅线路步骤；在栅线路上形成栅绝缘膜图案步骤；在栅绝缘膜图案上形成半导体层图案步骤；在半导体层图案上形成欧姆接触层图案步骤；在欧姆接触层图案上形成包括数据线、源极及漏极电极和数据衬垫的数据线路步骤；形成通道钝化层图案步骤；和，形成与漏极电极连接的像素极步骤。栅绝缘膜图案至少与半导体层图案、欧姆接触层图案、数据线路、通道钝化层图案及像素极中的一个，同时通过一次蚀刻工艺而形成。制造供液晶显示器用薄膜晶体管阵列面板的光刻工艺包括：涂敷光致抗蚀层步骤；把光致抗蚀层用第一部分和具有光透射量比第一部分高的第二部分的第一光掩模和光透射量比第一部分高而比第二部分小的第三部分和与第一部分的光透射量相同的第四部分的第二光掩模进行曝光步骤；以及，使光致抗蚀层显影，从而形成光致抗蚀层图案步骤。
此时，第三部分的透射量可为第二部分透射量的20％至60％，第一光掩模及第二光掩模分别与光掩模基板至少具有一个以上的光掩模层，第二部分及第三部分的光透射量的差异，可通过由具有不同透射量的物质组成光掩模层而调整，第一及第二光掩模与光掩模基板至少具有一个以上的光掩模层，第二部分和第三部分的光透射量差异，可通过变更光掩模层的厚度而调整。
本发明提供了下述新的薄膜光刻方法：
薄膜的图案化方法包括：在基板上至少形成一个薄膜的步骤；在薄膜上涂敷光致抗蚀层步骤；利用至少具有三个以上不同透射量部分的一个以上光掩模，使上述光致抗蚀层曝光的步骤；使光致抗蚀层显影，并根据不同位置而形成不同厚度的光致抗蚀层图案步骤；和，同时蚀刻光致抗蚀层及薄膜的步骤。
在此，可使用干式蚀刻法，且优选地是光致抗蚀层为正性光致抗蚀层。
另一种薄膜的光刻方法包括：在基板上至少形成一个薄膜步骤；在薄膜上形成具有第一部分、比第一部分厚的第二部分及比第二部分厚的第三部分的光致抗蚀层图案的步骤；与光致抗蚀层同时蚀刻第一部分下部的薄膜，而第二部分或第三部分下部的薄膜受其上部光致抗蚀层保护的步骤；清除光致抗蚀层的第二部分，使其下部的薄膜暴露，而以一定厚度保留第三部分的步骤；和，蚀刻因第二部分被清除而暴露的薄膜部分，而第三部分下部薄膜受其上部的光致抗蚀层保护的步骤。
此时，清除光致抗蚀层的第二部分步骤可以用灰化(ashing)法。
一种制造供液晶显示器用薄膜晶体管阵列面板的方法，包括如下步骤：在基板上形成包括栅线、栅极以及栅衬垫的栅线路步骤；在栅线路上连续沉积栅绝缘膜、半导体层、欧姆接触层和导体层的步骤；对导体层及欧姆接触层进行光刻，形成包括数据线、源极电极、漏极电极以及数据衬垫的数据线路和其下部的欧姆接触层图案的步骤；沉积钝化层的步骤；在钝化层上涂敷光致抗蚀层的步骤；使光致抗蚀层曝光并显影，然后按着不同位置形成不同厚度的光致抗蚀层图案的步骤；与光致抗蚀层图案同时蚀刻钝化层、半导体层及栅绝缘膜，形成具有暴露钝化层图案、半导体层图案及栅衬垫接触孔的在图像显示部的厚度不为零的栅绝缘膜图案的步骤；和，在钝化层上，形成与漏极电极相连接的像素极的步骤。
在此，在形成像素极步骤中，可形成各自覆盖暴露的栅衬垫和数据衬垫的冗余栅衬垫和冗余数据衬垫。
另外，还可用如下方法制造供液晶显示器用薄膜晶体管阵列面板：在基板上沉积第一金属层，经第一光刻工艺，形成包括栅线及栅衬垫的栅线路步骤；在栅线路上形成第一绝缘膜、半导体层、欧姆接触层及第二金属层步骤；通过第二光刻工艺使第一金属层及欧姆接触层图案化，从而形成包括源极及漏极电极、数据衬垫及数据线的数据线路步骤；在数据线路上沉积第二绝缘膜步骤；通过第三光刻工艺使第二绝缘层、半导体层及第一绝缘层图案化，形成覆盖栅线路、数据线路及源极电极与漏极电极之间暴露的半导体层，暴露一部分漏极电极及数据衬垫部的第二金属层的钝化层图案、至少暴露从栅线路上分离的半导体层图案以及暴露栅衬垫部的第一金属层的第一绝缘层图案步骤；在上述所有图案上沉积透明电极层步骤；和，通过第四光刻工艺，使透明电极层图案化，形成与暴露的漏极电极相连接的像素极图案，形成与暴露的栅衬垫部图案相连接的冗余栅极部图案及数据衬垫部图案的冗余数据衬垫部图案的步骤。
此时，第三光刻步骤可包括，在第二绝缘层上镀敷光致抗蚀层步骤和在光致抗蚀层曝光工艺中，利用至少具有两个不同透射量部分的光掩模进行曝光的步骤。第三光刻步骤还可包括，在曝光工艺后经显影工艺，至少形成三个光致抗蚀层高度的图案化步骤。蚀刻光致抗蚀层图案的最底部的第一部分和其下部的第二绝缘膜、半导体层及第一绝缘膜，暴露出栅衬垫的同时，蚀刻光致抗蚀层图案的中间高度的第二部分和其下部的第二绝缘膜和半导体层，并且不使光致抗蚀层图案的最高部的第三部分下部的第二绝缘膜蚀刻的步骤。另外，蚀刻光致抗蚀层及其下部的第二绝缘膜、半导体层及第一绝缘膜的步骤可包括：以光致抗蚀层的第二及第三部分做为蚀刻阻断层，蚀刻第一部分下部的第二绝缘膜、半导体层及第一绝缘膜的步骤；把光致抗蚀层的第二部分通过灰化而清除，从而暴露出其下部的上述第二绝缘膜图案的步骤；和，以第三部分为蚀刻阻断层，蚀刻暴露的第二绝缘膜和其下部的半导体层的步骤。灰化工艺可利用氧气，光掩模的透射量差异，可通过图案层的厚度而调整，光掩模为了形成栅衬垫而分离成第一光掩模和为了形成栅衬垫以外部分的第二光掩模，第一光掩模的全体透射量与第二光掩模的全体透射量可互不相同。
另外，像素极可与从数据线路下部伸展出的第一绝缘膜直接连接而形成，半导体层可由非晶质硅构成，欧姆接触层可由镀磷的非晶质硅形成，透明导电层可为氧化铟锡(ITO)。
通过这种方法，可制造具有如下结构的薄膜晶体管阵列面板：
在绝缘基板上形成有包括栅线、栅极及栅衬垫的栅线路；在栅线路上，形成有至少具有暴露上述栅衬垫的接触孔的栅绝缘膜图案；半导体层图案形成于栅绝缘膜上；及欧姆接触层图案形成于半导体层图案上。实际上与欧姆接触层图案具有相同的形态，且包括源极、漏极、数据线及数据衬垫的数据线路形成于欧姆接触层图案上，具有暴露栅衬垫、数据衬垫及漏极电极的接触孔，除形成于数据线路下部的半导体层图案、漏极及数据衬垫部分以外，实际上具有相同图案的钝化层图案，在数据线路上以大于数据线路的宽度形成，并与暴露出透明电极层图案的栅图案、数据图案及漏极分别连接。
此时，至少一部分与漏极以电气连接的透明电极层，可与从漏极的下部延伸出的栅绝缘层图案的上部相接触。半导体层图案及欧姆接触层图案的一部，进一步包括形成于栅线上部的欧姆接触层图案上部的储存电极，且该储存电极可与透明电极层图案以电气性连接。在形成透明电极的领域中，栅绝缘层图案的形状与钝化层图案的形状不同的形状形成。
附图说明
图1是表示根据本发明的实施例，包括四个供液晶显示器用薄膜晶体管阵列面板而的示意图；
图2是表示根据本发明实施例，一个供液晶显示器用薄膜晶体管阵列面板的元件及其线路的配置略图；
图3是表示根据本发明的第一实施例，供液晶显示器用薄膜晶体管阵列面板的配置图，是在图2中，以一个像素及衬垫为中心的扩大图；
图4及图5是对图3中的薄膜晶体管阵列面板，沿着IV-IV′线及V-V′线的截面图；
图6A是表示根据本发明实施例，制造薄膜晶体管阵列面板的第一步骤中的配置图；
图6B及图6C是表示各自沿着图6A中的VIB-VIB′线及VIC-VIC′线的截面图；
图7A是表示图6A至图6C下一步骤的薄膜晶体管阵列面板的配置图；
图7B及图7C是表示各自沿着图7A中的VIIB-VIIB′线及VIIC-VIIC′线的截面图；
图8A是表示图7A至图7C下一步骤的薄膜晶体管阵列面板的配置图；
图8B及图8C是表示各自沿着图8A中的VIIIB-VIIIB′线及VIIIC-VIIIC′线的截面图；
图9A及图9B，图10A及图10B和图11是各自表示在图8A至图8C步骤中使用的光掩模结构截面图；
图12A及图12B是表示各自沿着图8A中的VIIIB-VIIIB′线及VIIIC-VIIIC′线的截面图，是图8B及图8C下一步骤的截面图；
图13A及图13B是表示各自沿着图8A中的VIIIB-VIIIB′线及VIIIC-VIIIC′线的截面图，是图12A及图12A下一步骤的截面图；
图14A及图14B是表示各自沿着图8A中的VIIIB-VIIIB′线及VIIIC-VIIIC′线的截面图，是图12A及图12A下一步骤的截面图；
图15A及图15B是表示各自沿着图8A中的VIIIB-VIIIB′线及VIIIC-VIIIC′线的截面图，是图14A及图14A下一步骤的截面图；
图16A及图16B是表示各自沿着图8A中的VIIIB-VIIIB′线及VIIIC-VIIIC′线的截面图，是图15A及图15A下一步骤的截面图；
图17A及图17B是表示各自沿着图8A中的VIIIB-VIIIB′线及VIIIC-VIIIC′线的截面图，是图16A及图16A下一步骤的截面图；
图18是表示根据本发明第二实施例的供液晶显示装置用薄膜晶体管阵列面板的配置图；
图19是表示沿着图18中的XIX-XIX′线的截面图；
图20A是表示根据本发明第二实施例，制造薄膜晶体管阵列面板的中间过程的薄膜晶体管阵列面板的配置图；
图20B是表示沿着图20A中的XXB-XXB′线的截面图；
图21及图22是各自表示沿着图20A中的XXB-XXB′线的截面图，是把图20A及图20B下一步骤的薄膜晶体管阵列面板，按工艺顺序表示的图；和
图23A至图23E是按顺序表示根据本发明的薄膜光刻法的截面图。
具体实施方式
下面，参照附图对本发明实施例进行详细说明。通过说明，不难使该区域的技术人员理解并实施该技术。然而，应当理解，本发明可以采用各种方式来实施而不局限于这些实施例。在附图中，层厚和各区域为清楚起见而作了放大。类似的标号表示类似的元件。应当理解，在本申请文件中，当提及“某元件位于另某元件上”时，是指其间可以包括其它元件；当提及“某元件直接位于另某元件上”是指不存在位于其间的元件。
在本发明的实施例中，至少两层被同时构图，以形成暴露栅极衬垫的接触孔。
首先，参照图1至图5，对根据本发明实施例的薄膜晶体管阵列面板的结构做详细说明。
如图1所示，在一个绝缘基板10上同时形成多个液晶显示装置用面板区域。比如，如图1，在一个玻璃基板10上形成四个供液晶显示器用面板区域110，120，130，140，当所形成的面板为薄膜晶体管面板时，面板区域110，120，130，140分别包括由多个像素构成的显示部111，121，131，141和周边部112，122，132，142。在显示部111，121，131，141中，主要配置有重复的矩阵形态的薄膜晶体管、线路及像素极等，在周边部112，122，132，142配置有与外部电路和静电保护电路相连接的衬垫。
通常，在形成这种液晶显示器的面板区110，120，130和140的元件时，通常使用分步曝光器(stepper)，使用该曝光器时，把显示部111，121，131，141及周边部112，122，132，142分成多个区域，按区域使用同一个光掩模或不同的光掩模，一个区域接一个区域地对涂敷于薄膜上的光致抗蚀层进行曝光。然后对光致抗蚀层显影，从而形成光致抗蚀层图案，之后，对下部的薄膜进行蚀刻而形成预定的薄膜图案。经反复形成这种薄膜图案而最终完成液晶显示器用薄膜晶体管阵列面板。
图2是表示图1中一个面板区域中形成的供液晶显示器用薄膜晶体管阵列面板的配置略图。
如图2所示，由点划线1围绕的显示部中，形成有多个薄膜晶体管3，及与各薄膜晶体管3以电气连接的像素极82和包括栅线22以及数据线62在内的线路。在显示部的外围周边部，布有分别与栅线22连接的栅衬垫24和与数据线62连接的数据衬垫64，并布有为了防止因静电放电而损坏元件的栅短接棒(shorting bar)4及数据线短接棒5。栅短接棒4和数据线短接棒5分别连接全部栅线22及全部数据线62，并且彼此通过连接器6电连接，以使其电位相等，从而保护器件免遭静电损坏。栅线短接棒4及数据线短接棒5将通过沿图中的切断线2截断基板而被去除。标号7表示接触孔，其形成于绝缘层(未图示)内，介于栅线短接棒4及数据线短接棒5与连接器部6之间，连接器6通过接触孔7与短接棒4和5相连。
图3至图5是图2中显示部的薄膜晶体管和像素极以及线路和周边部的衬垫的扩大图，图3是配置图，图4及图5是表示图3中沿着IV-IV′线和V-V′线的截面图。
首先，在绝缘基板10上形成由铝(Al)或铝合金(Al Alloy)，钼(Mo)或钼-钨(MoW)合金、铬(Cr)、钽(Ta)等金属或导体构成的栅线路。栅线路包括：水平方向延伸的扫描信号线或栅线22；与各栅线22的端部连接，从外部接收扫描信号并传送给栅线22的栅衬垫24；和作为栅线22的分支的、薄膜晶体管的栅极26。
栅线路22，24，26可以是以单一层形成，也可以是以例如二重层或三重层等的多重层形成。当栅线路22，24和26具有多重层结构时，最好是其中一层由电阻小的材料构成，而另一层由与其他材料接触特性好的材料构成，比如，使用Cr/Al(或Al合金)的二重层或Al/Mo的二重层。
在栅线路22，24，26上，形成由氮化硅(SiNx)等物质形成的栅绝缘层30，从而覆盖栅线路22，24，26。
栅绝缘层30上形成有例如由氢化非晶硅(hydrogenated amorphous silicon)等半导体组成的半导体层图案42，48，在半导体层图案42，48上形成有，由磷(P)等n型掺杂剂重掺杂的非晶质硅等构成的欧姆接触层(ohmic contactlayer)图案或中间层图案55，56，58。
在欧姆接触层图案55，56，58上形成有，由Mo或MoW合金，Cr，Al或Al合金，Ta等导电材料构成的数据线路。数据线路包括：纵向延伸的数据线62；与数据线62的一端相连接，并从外部接收图像信号的数据衬垫64；和作为，为数据线62的分支的薄膜晶体管的源极电极65。另外，数据线路还包括：与数据线路构件62，64，65相分离、相对栅极26处于源极65相对侧的薄膜晶体管的漏极电极66；和包括多个导体孤岛68的用于存储电容器的导体图案。各导体孤岛68位于栅线22上部，并相互重叠。存储电容器用导体图案68，与将于后述的像素极82相连接而构成存储电容器。但是，如果以像素极82与栅线22的相叠，就能获得充分大的存储电容，那么，也可以不形成存储电容器用导体图案68。
数据线路62，64，65，66，68也可以如栅线路22，24，26，以单一层形式形成，也可以为例如二重层或三重层的多重层。当然，当以多重层结构形式构成时，最好是一层以电阻小的材料构成，而另一层以与其他材料的接触性好的材料构成。
欧姆接触层图案55，56，58，起一种减少半导体层图案42，48与数据线路62，64，65，66，68的接触阻抗作用，具有与数据线路62，64，65，66，68基本上相同的布局。即，数据线路构件之下的第一欧姆接触层图案55与数据线路构件62，64，65形状基本相同，漏极电极66之下的第二欧姆接触层图案56与漏极电极66基本上相同，存储电容器用的导体图案68之下的第三欧姆接触层图案58与存储电容器用导体图案68基本上相同。
另外，除了薄膜晶体管的通道之外，半导体图案42，48与数据线路62，64，65，66，68及欧姆接触层图案55，56，57具有相似的布局。具体地说，半导体图案的第一部分48与存储电容器用导体图案68及第三欧姆接触层图案58相似，而半导体图案的第二部分42与数据线路62，64和65及欧姆接触层图案55，56的剩下部分不同。在薄膜晶体管通道部(C)中，数据线路构件62，64，65，特别是源极65与漏极电极66彼此相分离，它们之下的欧姆接触层部分55和56也相互分离，而薄膜晶体管用半导体图案42在这里保持连接而形成薄膜晶体管的通道。另外，半导体图案42伸展到周边部。
数据线路构件62，64，65及漏极电极66和半导体图案42被钝化层70覆盖，钝化层70具有分别暴露漏极电极66及数据衬垫64的接触孔71和73以及暴露栅衬垫24的接触孔72。钝化层70比数据线路宽，并覆盖数据线路的边界线。除了在漏极电极66和数据衬垫64上的部分之外，钝化层具有与半导体图案42大致相同的平面形状。栅线22不覆盖除与数据线62相重叠以外的部分。钝化层70可由氮化硅或丙烯酸有机绝缘物质构成，覆盖并保护薄膜晶体管的至少通道部分。
由栅线22及数据线62围绕的栅绝缘膜30上，形成有像素极82。像素极82通过接触窗71与漏极电极66以物理性及电气性连接，并从薄膜晶体管接收图像信号，与上板的电极一起形成电场，它是由诸如氧化铟锡(indium tin oxide；ITO)等透明导电物质构成。另外，像素极82也伸展到存储电容器用导体图案68上，并与的物理性及电气性连接，据此，存储电容器用导体图案68与其下部的栅线22构成存储电容器。另外，栅衬垫24及数据衬垫64上，形成有通过接触窗72，73分别与其连接的冗余栅衬垫84及冗余数据衬垫86，其作用是保证衬垫24，26与外部线路之间的接触，并起保护衬垫作用，并不为必须具备，可根据需要选择。
在此，像素极82是以透明的ITO材料做了说明，但在反射型液晶显示器中，可使用不透明导电物质。
下面，对根据本发明实施例的供液晶显示器用基板的制造方法，参照图6A至13B，以及图3至图5做详细说明。
首先，如图6A至6C所示，把诸如金属等导体层，用溅射等方法，以1000埃至3000埃的厚度沉积在基板10上，之后利用第一光刻步骤进行干式或湿式蚀刻，形成包括栅线22、栅衬垫24及栅极26的栅线路。
然后，如图7A至7C所示，通过例如化学气相沉积法把栅绝缘膜30、半导体层40欧姆接触层50分别以1500埃至5000埃，500埃至2000埃，300埃至600埃的厚度依次沉积。然后，把诸如金属等导体层60，通过例如溅射等方法，以1500埃至3000埃的厚度进行沉积。接着，利用第二光刻步骤使导体层60及其下面的欧姆接触层50构图，从而形成包括数据线62，数据衬垫64，源极65等的数据线路构件和其下部的欧姆接触层50的第一部分55、漏极电极66和其下部的漏极电极用欧姆接触层图案的第二部分56及存储电容器用导体图案68和其下部的存储电容用欧姆接触层图案的第三部分58。
如图8A，图13A及图13B所示，把氮化硅利用化学气相沉积(CVD)方法沉积或把有机绝缘物质使用旋转涂敷成厚度为3000埃以上的钝化层70，之后利用第三光掩刻步骤使钝化层70、半导体层40及栅绝缘膜构30图，形成包括接触孔71，72，73的图案。这时，在周边部(P)的钝化层70、半导体层40及栅绝缘膜30部分被去除(数据衬垫64上的钝化层70的部分也清除)，但是，在显示部(D)中，只清除钝化层70和半导体层40的部分(漏极电极66上的钝化层70的部分也清除)，以形成半导体层图案。为此，根据部位形成不同厚度的光致抗蚀层图案，以此为蚀刻掩模对下部的各膜层进行蚀刻，对此参照图8B至图12A做详细说明。
首先，在钝化层70上涂敷光致抗蚀层(PR)，较佳地是涂敷正性光致抗蚀层，其厚度为5000埃至30000埃，之后，利用光掩模300，410，420进行曝光。曝光后的光致抗蚀层(PR)如图8B及8C，显示部D与周边部P不同。即，在显示部D的光致抗蚀层(PR)中，区域C的聚合物被曝光并被溶解至一定深度，而其下面部分的高分子没有发生反应，继续保持原状，而周边部位(P)的光致抗蚀层(PR)的部位B的聚合物被曝光并被完全溶解到底部。在此，显示部D或周边部位P中被曝光的部位C和B的钝化层70的部分被去除。
为此，可采用改变使用在显示部D的光掩模300以及周边部(P)的光掩模410，420结构的方法。在此提供三种方法。
第一和第二例中对显示部D和周边部P采用两个光掩模。
如图9A及图9B所示，光掩模300，400包括：掩模基板310，410；在所述基板上的由诸如铬等形成的不透明图案层320，420；和分别覆盖在不透明图案层320，420及基板310，410的暴露部位上的薄层(pellicle)330，430。使用在显示部D的光掩模300的薄层330的光透射量比使用在周边部P的光掩模400的薄层430的光透射量小。最好是，薄层330的透射量为薄层430透射量的10％至80％，更好是，在20％至60％之间。
如图10A及图10B所示，在显示部D的光掩模300的掩模基板310上形成厚度为约100埃至300埃的铬层350，使透射量降低，而在周边部P的光掩模400中没有这种铬层。这时，使用在显示部D的光掩模300的薄层340可具有与周边部P的薄层430具有相同的透射量。
在此，理所当然可以把所述两种方法混合使用。
所述两个例，是使用分步曝光器进行分割曝光时适用的方法，因为显示部D的光掩模300和周边部P的光掩模400可以分开制作。在这样分别曝光时，还可以通过改变在显示部D和周边部P的曝光时间来调整厚度。
但是，显示部D和周边部P，也可以不使用分别曝光方法，而是用一个光掩模进行曝光，这时，所适用的光掩模的结构，参照图11做详细说明。
如图11所示，在光掩模500的基板510上形成有透射量调节膜550，透射量调节膜550上形成有图案层520。透射量调节膜550，不仅形成于图案层520的下部，而且是形成于显示部D的整个范围，但是，在周边部P中，只是形成于图案层550的下部。
结果，在基板510上形成具有不同厚度的至少两种图案，其一具有透射量调节膜550，其二具有由图案层520和透射量调节膜550构成的双重层。
当然，可使周边部P也具有透射量调节膜，这时，周边部P的透射量调节膜的透射量，应当比显示部D的透射量调节膜550的透射量高。
在制造具有这种透射量调节膜550的光掩模500时，首先，在基板510上依次沉积透射量调节膜550和与该透射量调节膜550，蚀刻速率不同的图案层520。在全部范围内涂敷光致抗蚀层(未图示)，并曝光和显影。以光致抗蚀层为蚀刻掩模以图案层520进行蚀刻。去除剩余的光致抗蚀层后，形成新光致抗蚀层图案(未图示)，使周边部p的接触孔对应位置的透射量调节膜的部分暴露。形成新光致抗蚀层图案(未图示)，然后，蚀刻透射量调节膜550而完成光掩模500。
除这种方法以外，还可用具有比光源的解析度小的缝隙或栅格状的微细图案的掩模来调节透射量。
但是，在下部具有高反射率的金属层，如栅线路22，24，26或数据线路62，64，65，66，68的光致抗蚀层，在暴光时可能比别的部分获得更多照射量。为了防止该现象，可采用放置一层阻断下层反射光的层或使用遮色光致抗蚀层(PR)。
用这种方法使图8B和8C中的光致抗蚀层(PR)曝光后显影时，可获得如图12A及图12B中所示的厚度不同的光致抗蚀层图案(PR)。即，在栅衬垫24及数据衬垫64的一部分上没有光致抗蚀层，而在除栅衬垫24及数据衬垫64以外的所有周边部P，以及在显示部D中，在数据线路构件62，64，65及漏极电极66，和其中间的半导体层40上部形成厚的光致抗蚀层A，而在漏极电极66的一部分以及显示部D的其它部分形成有薄的光致抗蚀层C。漏极电极66上的光致抗蚀剂部分可以完全去除。而且，光致抗蚀层图案的薄部分不可以位于同边区域P的数据衬垫64之上。
这时，光致抗蚀层的薄部分的厚度，优选是在最初厚度的1/4至1/7之间，即350埃至10000埃之间，更好是在1000埃至6000埃之间。比如，当光致抗蚀层(PR)的最初厚度为16000埃至24000埃时，显示部D的透射率设定为约30％，则薄部分光致抗蚀层厚度约成为3000埃至7000埃。但是，保留的厚度应根据干式蚀刻工艺的条件而决定，所以，必须根据这种工艺条件，对光掩模的薄层的透射量，残留铬层的厚度或透射量调节膜的透射量以及暴光时间等进行调整。
薄的光致抗蚀层也可用通常的方法经光致抗蚀层曝光、显影后，通过回流(reflow)而形成。
接着，通过干式蚀刻法对光致抗蚀层图案(PR)及其下部的膜层，即钝化层70、半导体层40及栅绝缘层30进行蚀刻。
这时，如前所述，光致抗蚀层图案PR中的A部分不应完全清除，B部分下部的钝化层70、半导体层40及栅绝缘层30应清除，在C部分下部中，应当清除钝化层70和半导体层40，而保留栅绝缘层30，在C部分下部漏极电极66的上部中，应只清除钝化层70。
为此，优选地是使用，可使光致抗蚀层图案及下部膜同时蚀刻的干式蚀刻法。即，如果使用干式蚀刻法，可如图13A及图13B所示，可同时对没有光致抗蚀层的B部分下部的钝化层70、半导体层40及栅绝缘层30的三个层和C部分的薄部分光致抗蚀层、钝化层70、半导体层40的三个层进行蚀刻。但是，在将要形成显示部D的漏极电极66部分和周边部(P)的数据衬垫64部分，以及存储电容器用导电图案68部分中，为了不使导体层60清除，应使用与导体层具有选择性的蚀刻方法。这时，光致抗蚀层图案(PR)的A部分也被蚀刻一定的厚度。
另外，在C部分中，薄的光致抗蚀层厚度可能不均匀，在栅绝缘膜30上部可能不同程度地残留半导体层40。为了防止该现象发生，可分步骤对光致抗蚀层图案PR及其下部的各膜进行蚀刻。下面，对此做详细说明。
首先，如图14A及图14B所示，利用干式蚀刻法对没有被光致抗蚀层图案PR覆盖的钝化层70及其下部各膜，即，半导体层40及栅绝缘膜30进行蚀刻，从而暴露数据衬垫64。如果在前面的步骤中，在漏极电极66上没有残留的光致抗蚀层，那么此时漏极电极也暴露。然而，光致抗蚀层图案的薄部分可以保留一定的厚度，通过控制光致抗蚀层的蚀刻量，所述厚度足以保持不暴露钝化层70。这可以通过在前面的步骤中使光致抗蚀层图案的薄部分C具有足够的厚度而获及。在此，如图14A所示，可保留一部分栅绝缘膜30，也可全部清除。在此干式蚀刻气体可使用SF6+N2或SF6+HCl。
然后，通过实施灰化工艺，如图15A及图15B所示，清除残留在C部分的钝化层70上部的光致抗蚀层。这时，充分进行灰化，使C部分的光致抗蚀层完全清除。在此，使用于灰化工艺的气体，优选地是使用N6+O2或Ar+O2等。
接着，如图16A及图16B所示，使用光致抗蚀层图案为掩膜，使用在半导体层40、栅绝缘层和钝化层70之间具有高蚀刻选择性的蚀刻条件，去除暴露的钝化层70及栅绝缘膜30，在显示部D中暴露半导体层40，暴露漏极电极66以及栅衬垫24。为了获得高的蚀刻选择性，优选地是使用具有足够O2或CF4的蚀刻混合气体。干式蚀刻气体优选地是使用SF6+N2，SF6+O2，CF4+O2，CF4+CHF3+O2等。当如上所述在数据衬垫64上也形成光致抗蚀层的薄部分时，在此步骤中数据衬垫64也被暴露。
然后，如图17A及图17B所示，选择只蚀刻非晶硅层的蚀刻条件，蚀刻暴露的半导体层40，形成半导体图案42和48。这时，蚀刻非晶质硅层的气体，优选地是使用Cl2+O2或SF6+HCl+O2+Ar等。
所述实施例，通过一步光刻工艺，在显示部D中，去除钝化层70和半导体层40以及栅绝缘层30，以形成接触孔71以及半导体图案42，48。在周边部(P)中，去除钝化层70、半导体层40及栅绝缘膜30，以形成接触窗72，73。
在通过灰化工艺去除区域C的光致抗蚀层图案时，区域A的光致抗蚀层图案也被剥离，并且这时钝化层70和半导体层40被腐蚀掉。为了防止钝化层70被暴露或被光致抗蚀剂层的过度蚀刻而去除，最好是光致抗蚀层涂敷到足以不被过度蚀刻的厚度，或者采用在光致抗蚀层和半导体层40之间或光致抗蚀层与钝化层之间具有高蚀刻选择性的蚀刻条件。
然后，清除剩余A部分的光致抗蚀层图案，如图3至图5所示，沉积400埃至500埃厚度的ITO层，利用第四光掩模进行蚀刻，从而形成像素极82、冗余栅衬垫84以及冗余数据衬垫86。
在上述实施例中，通过涂敷、曝光和显影形成光致抗蚀层图案，使各部位形成不同厚度的光致抗蚀层(PR)图案，然后，与该光致抗蚀层(PR)图案一起对其下部的钝化层70、半导体层40及栅绝缘膜30进行蚀刻。但也可以使用如下方法，即，钝化层70由感光性有机物组成，如，用日本JSR社提供的PC403等物质形成。通过曝光及显影工艺，使钝化层70按照位置形成不同厚度的图案，然后，与该钝化层70图案一起对其下部的半导体层40和栅绝缘膜30进行蚀刻。使用该方法可省略分别涂敷光致抗蚀层的工艺及清除最终残留的光致抗蚀层的灰化工艺。
在此实施例中，B区域中的光致抗蚀层完全被清除，但B区域中也可能残留比A或C区域薄的光致抗蚀层。在此种情况下，可用灰化工艺清除B区域的残留光致抗蚀层。另外，具有不同厚度光致抗蚀层图案的三个部分，必要时，可形成于基板的任一部位。具有不同透射量光掩模的三个部分，可按需要通过光掩模的透射是控制层，使之处于基板上的任何部位。
下面，对根据本发明第二实施例的液晶显示器用薄膜晶体管阵列面板做说明。
图18是表示根据本发明第二实施例的供液晶显示装置用薄膜晶体管阵列面板的配置图，图19是表示沿着图18中的XIX-XIX′线的截面图。
根据本发明第二实施例的薄膜晶体管阵列面板，与根据本发明第一实施例的薄膜晶体管阵列面板相比，其不同点只在于周边区域(P)中，没有形成半导体层图案42及钝化层图案70。即，在周边区域(P)中，只形成有，具有暴露栅衬垫24的接触孔72的栅绝缘膜30。因此，冗余栅衬垫84形成于栅绝缘膜30上，并通过接触孔72与栅衬垫24相连接，而冗余数据衬垫86并不通过接触孔而直接形成于数据衬垫64上。
此时，在周边区域P上，因栅绝缘膜30也被去除，故冗余栅衬垫84可直接形成于栅衬垫24上。
下面，参照图20A至图22及前述图18和图19，对根据本发明第二实施例的液晶显示器基板的制造方法做详细说明。
首先，形成栅线路22，24，26，然后依次沉积栅绝缘膜30、半导体层40、欧姆接触层50及导体层60，之后使导体层60及欧姆接触层50构图，从而形成数据线路62，64，65，66和存储电容器用导体图案68及其下部的欧姆接触层图案55，56，58的步骤与第一实施例中的工序相类似。
然后，如图20A及图22所示，采用CVD方法把氮化硅进行沉积或把有机绝缘物质进行旋转涂敷而形成具有3000埃以上厚度的钝化层70，之后利用第三光刻步骤使钝化层70、半导体层40及栅绝缘膜30构图，从而形成包括接触孔71和72的图案。此时，在周边部(P)中，清除栅衬垫24上的钝化层70、半导体层40及栅绝缘膜30，和其余部分的钝化层70及半导体层40(数据衬垫64上的钝化层70也清除)。而在显示部D中，只清除钝化层70及半导体层40(漏极电极66上的钝化层70也清除)，而形成半导体层图案。为此，如第一实施例所述，按部位形成不同厚度的光致抗蚀层图案，把其做为蚀刻掩模对其下部的各膜进行蚀刻。
按部位形成不同厚度光致抗蚀层图案的方法与第一实施例中说明的方法相同。但是，光致抗蚀层图案的形状与第一实施例不同。即，如图21所示，在周边部P上，光致抗蚀层图案具有零厚度的部分B和具有薄厚度的部分C。
把该光致抗蚀层图案作为蚀刻掩模，对其下部的钝化层70、半导体层40及栅绝缘膜30的蚀刻工序与第一实施例相同。
下面，参照附图对本发明的薄膜的光刻方法做进一步说明。
图23A至图23E是按顺序表示根据本发明的薄膜光刻方法的截面图。
首先，如图23A所示，在基板100上顺次沉积第一薄膜210及第二薄膜220。第一薄膜210及第二薄膜220是将通过本发明的光刻方法形成图案的薄膜，它们对应于在前面所述的实施例中的钝化层、半导体层或绝缘膜等。
然后，如图23B所示和如前面所述，涂敷光致抗蚀层PR，使用按部位可使曝光量不同的光掩模进行曝光并显影，从而按部位形成不同厚度的光致抗蚀层图案。从图面上可看出，在B区域中光致抗蚀层完全被清除，暴露出了其下部的第二薄膜220，在C区域中只被清除了一部分光致抗蚀层，光致抗蚀层的厚度比A区域变薄。
然后，如图23C所示，光致抗蚀层图案为蚀刻掩模对其下部的第二薄膜220进行蚀刻。此时，根据蚀刻条件，光致抗蚀层也可能被蚀刻一定程度，但是，为了更为精确地调整薄膜210，220的蚀刻深度，在C区域中的光致抗蚀层(PR)不应完全清除。但是，根据不同要求，可采用对光致抗蚀层(PR)和薄膜210，220蚀刻速率相似的蚀刻条件，从而可在B区域中被蚀刻到第一薄膜210，在C区域中，第二薄膜也与光致抗蚀层(PR)一起被蚀刻。
然后，如图23D所示，通过灰化工艺，清除残留在C区域中的光致抗蚀层。这时，所使用的蚀刻材料是，如前述的N2+O2或Ar+O2等对光致抗蚀层(PR)的蚀刻率比薄膜210，220充分大的物质，进行充分长时间的灰化工艺，从而完全清除C区域的光致抗蚀层(PR)。是，因A区域的光致抗蚀层(PR)要在接下来的薄膜210，220蚀刻中作为蚀刻掩模使用，所以，需要保留一定厚度。
最后，以剩余的光致抗蚀层(PR)为蚀刻掩模对通过B区域而暴露的第一薄膜210和通过C区域暴露的第二薄膜220进行蚀刻。
以上是对两个薄膜210，220以连续沉积的状态下，通过一次光刻工艺，在B区域中两个薄膜210，220全部穿透，而在C区域中只穿透上部薄膜210的情况做了说明。但是，根据本发明，可通过一次光刻工艺，使一个薄膜按不同的部位具有不同的深度。
如上所述的实施例中，是对暴露栅衬垫24的接触窗72与钝化层图案70及半导体图案42，48一起，利用一步光刻工艺形成的情况做了说明，但是，接触窗72也可以与其他膜图案化时一起形成，这是本技术区域内的技术人员可想象的。本发明特别适用于使用干式蚀刻法使薄膜构图的工艺。
另外，在本实施例中是以具有宽形状的像素极的情况为例做了说明，但像素极可以以线形状形成，与像素极一起驱动液晶分子的共同电极，也可以与像素极形成于同一基板上。
从以上不难看出本发明的优点，通过本发明可减少工序，使工序简单化，从而降低制造成本及提高产量。另外，不仅可在大范围内蚀刻出不同深度，而且在要求同一深度时，可蚀刻出均匀的深度。
附图和说明书揭示了本发明的优选实施例。尽管采用了一些具体的技术术语，但这些术语是为了便于理解和描述，所以这些术语应当作广义的理解而不能认为是对本发明的限定。

Claims (5)

1.一种薄膜的光刻方法，其特征在于，它包括如下步骤：
在基板上形成至少一层薄膜；
在所述薄膜上涂敷光致抗蚀层；
利用至少一个具有至少三个不同透射量部分的光掩模，使所述光致抗蚀层曝光；
使所述光致抗蚀层显影，从而根据不同位置而形成不同厚度光致抗蚀层图案；和
对所述光致抗蚀层及薄膜同时进行蚀刻。
2.按照权利要求1所述的光刻方法，其中所述蚀刻步骤是采用干式蚀刻法。
3.按照权利要求1所述的光刻方法，其中所述光致抗蚀层是正性光致抗蚀层。
4.一种薄膜的光刻方法，其特征在于，它包括如下步骤：
在基板上形成至少一层薄膜；
在所述薄膜上，形成具有第一部分、比第一部分厚的第二部分以及比所述第二部分厚的第三部分的光致抗蚀层图案；
蚀刻所述光致抗蚀层图案所述第一部分下部的所述薄膜，所述光致抗蚀层图案的所述第二部分和所述第三部分保护其下部的所述薄膜；
清除所述光致抗蚀层图案的第二部分，从而暴露其下部的所述薄膜，所述第三部分残留一定厚度；和
蚀刻所述薄膜被暴露出的部分，而所述光致抗蚀层图案的第三部分保护其下部的所述薄膜。
5.按照权利要求4所述的光刻方法，其中通过灰化工艺清除所述光致抗蚀层图案的第二部分。
CNB2003101196459A 1998-11-26 1999-11-26 薄膜的光刻方法 Expired - Lifetime CN1293609C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR50880/1998 1998-11-26
KR50880/98 1998-11-26
KR10-1998-0050880A KR100508034B1 (ko) 1998-11-26 1998-11-26 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR5828/99 1999-02-22
KR5828/1999 1999-02-22
KR1019990005828A KR100601167B1 (ko) 1999-02-22 1999-02-22 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB991258053A Division CN1155058C (zh) 1998-11-26 1999-11-26 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法

Publications (2)

Publication Number Publication Date
CN1516244A true CN1516244A (zh) 2004-07-28
CN1293609C CN1293609C (zh) 2007-01-03

Family

ID=26634369

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2003101196459A Expired - Lifetime CN1293609C (zh) 1998-11-26 1999-11-26 薄膜的光刻方法
CNB991258053A Expired - Lifetime CN1155058C (zh) 1998-11-26 1999-11-26 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB991258053A Expired - Lifetime CN1155058C (zh) 1998-11-26 1999-11-26 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法

Country Status (4)

Country Link
US (6) US6335276B1 (zh)
JP (1) JP2000164584A (zh)
CN (2) CN1293609C (zh)
TW (1) TW413844B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752228B (zh) * 2008-12-19 2011-08-17 中芯国际集成电路制造(上海)有限公司 光刻方法
CN102402138A (zh) * 2011-11-18 2012-04-04 深圳市华星光电技术有限公司 完成小线距的导线制作方法
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN109870851A (zh) * 2017-11-29 2019-06-11 夏普株式会社 液晶显示面板及液晶显示面板的制造方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100333274B1 (ko) 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6754485B1 (en) * 1998-12-23 2004-06-22 American Calcar Inc. Technique for effectively providing maintenance and information to vehicles
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
KR100656696B1 (ko) * 1999-12-21 2006-12-15 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
TW501279B (en) * 2000-04-21 2002-09-01 Matsushita Electric Ind Co Ltd Substrate for display panel, method of producing same, and apparatus for forming thin film used therefor
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100606963B1 (ko) * 2000-12-27 2006-08-01 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그의 제조방법
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법
GB0102756D0 (en) * 2001-02-03 2001-03-21 Koninkl Philips Electronics Nv Method of improving the conductivity of transparent conductor lines
JP4462775B2 (ja) 2001-03-02 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
US7209192B2 (en) 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
TWI230292B (en) * 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
US7762665B2 (en) 2003-03-21 2010-07-27 Queen's University At Kingston Method and apparatus for communication between humans and devices
CN1303467C (zh) * 2003-04-11 2007-03-07 广辉电子股份有限公司 液晶显示面板的制作方法
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215434A (ja) * 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101003829B1 (ko) * 2004-04-30 2010-12-23 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조 방법
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
CN100397216C (zh) * 2004-07-21 2008-06-25 友达光电股份有限公司 双导线结构薄膜晶体管阵列的制造方法
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4314190B2 (ja) 2004-12-28 2009-08-12 Ｎｅｃ液晶テクノロジー株式会社 エッチング方法及びこれを使用したコンタクトホールの形成方法
DE102005003183B4 (de) * 2005-01-19 2011-06-16 Qimonda Ag Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
KR101211345B1 (ko) * 2005-12-14 2012-12-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
TWI326375B (en) * 2006-04-21 2010-06-21 Chimei Innolux Corp Liquid crystal display device
KR101235106B1 (ko) 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TWI478351B (zh) * 2006-07-20 2015-03-21 Au Optronics Corp 陣列基板之形成方法
TWI328877B (en) * 2006-07-20 2010-08-11 Au Optronics Corp Array substrate
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI325639B (en) * 2007-03-15 2010-06-01 Au Optronics Corp Semiconductor structure and fabricating method thereof for liquid crystal display device
TWI371640B (en) 2008-01-25 2012-09-01 Au Optronics Corp Pixel structure and method for manufacturing the same
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8592817B2 (en) * 2009-04-21 2013-11-26 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks
US20110006998A1 (en) * 2009-07-10 2011-01-13 Sunggu Kang Patterning of thin film conductive and passivation layers
US8475872B2 (en) * 2009-08-19 2013-07-02 Apple Inc. Patterning of thin film layers
DE102009060066B4 (de) * 2009-09-25 2017-03-30 Osram Oled Gmbh Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement
KR101774992B1 (ko) * 2010-08-10 2017-09-06 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
TWI467673B (zh) * 2011-06-09 2015-01-01 Chunghwa Picture Tubes Ltd 配線裝置與顯示器
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP5591847B2 (ja) 2012-02-29 2014-09-17 株式会社東芝 液晶光学素子及び立体画像表示装置
KR102132882B1 (ko) * 2012-12-20 2020-07-13 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
CN103901691B (zh) * 2012-12-26 2016-08-17 上海天马微电子有限公司 液晶显示面板及制造方法
DE102013211634A1 (de) 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Konversionselements
KR102079253B1 (ko) 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102094847B1 (ko) * 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN105161434A (zh) * 2015-06-29 2015-12-16 上海华虹宏力半导体制造有限公司 Pad刻蚀工艺方法
WO2017077994A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
WO2020143024A1 (zh) * 2019-01-11 2020-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JPS57121226A (en) 1981-01-21 1982-07-28 Hitachi Ltd Photo mask
JPS61181130A (ja) 1985-02-06 1986-08-13 Fujitsu Ltd パタ−ン形成方法
JPS62281428A (ja) 1986-05-30 1987-12-07 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPH0772799B2 (ja) * 1986-08-13 1995-08-02 ソニー株式会社 レジスト材料
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
KR0169356B1 (ko) 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
US5618643A (en) 1995-12-15 1997-04-08 Intel Corporation Embedded phase shifting mask with improved relative attenuated film transmission
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US5986729A (en) * 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR100201040B1 (ko) * 1996-08-26 1999-06-15 다니구찌 이찌로오; 기타오카 다카시 위상 쉬프트 마스크 및 그 제조 방법
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
JP3410617B2 (ja) * 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR100528883B1 (ko) 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100321925B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6258715B1 (en) * 1999-01-11 2001-07-10 Taiwan Semiconductor Manufacturing Company Process for low-k dielectric with dummy plugs
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR100301667B1 (ko) * 1999-05-21 2001-09-26 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100348995B1 (ko) * 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
KR100654158B1 (ko) * 1999-10-25 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US6289899B1 (en) * 1999-12-30 2001-09-18 Maryann Giordano Kit for holding and applying nail primer
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100751177B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정 표시소자 및 그의 제조방법
KR100730066B1 (ko) * 2000-12-29 2007-06-20 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그 제조방법
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US7179398B2 (en) * 2001-10-23 2007-02-20 Samsung Electronics Co., Ltd. Etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR100598737B1 (ko) * 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100997964B1 (ko) * 2003-06-16 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100724478B1 (ko) * 2003-06-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR101127218B1 (ko) * 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
KR101248003B1 (ko) * 2006-05-09 2013-03-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101282893B1 (ko) * 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101297358B1 (ko) * 2006-06-30 2013-08-14 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101242032B1 (ko) * 2006-06-30 2013-03-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752228B (zh) * 2008-12-19 2011-08-17 中芯国际集成电路制造(上海)有限公司 光刻方法
CN102402138A (zh) * 2011-11-18 2012-04-04 深圳市华星光电技术有限公司 完成小线距的导线制作方法
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
US9837477B2 (en) 2015-03-16 2017-12-05 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same
CN109870851A (zh) * 2017-11-29 2019-06-11 夏普株式会社 液晶显示面板及液晶显示面板的制造方法
CN109870851B (zh) * 2017-11-29 2022-04-15 夏普株式会社 液晶显示面板及液晶显示面板的制造方法

Also Published As

Publication number Publication date
TW413844B (en) 2000-12-01
US7888677B2 (en) 2011-02-15
US20090283769A1 (en) 2009-11-19
US6621545B2 (en) 2003-09-16
US20040067445A1 (en) 2004-04-08
US7202502B2 (en) 2007-04-10
CN1255740A (zh) 2000-06-07
US6335276B1 (en) 2002-01-01
US20060011921A1 (en) 2006-01-19
JP2000164584A (ja) 2000-06-16
US20070152224A1 (en) 2007-07-05
US7537977B2 (en) 2009-05-26
CN1155058C (zh) 2004-06-23
CN1293609C (zh) 2007-01-03
US20020028411A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
CN1293609C (zh) 薄膜的光刻方法
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN1139837C (zh) 液晶显示器用薄膜晶体管阵列基板及其制造方法
CN1152420C (zh) 薄膜晶体管阵列面板及其制造方法
CN1258117C (zh) 用于液晶显示器的薄膜晶体管及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1294622C (zh) 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
JP2000206571A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1702530A (zh) 液晶显示器件及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN1808719A (zh) 薄膜晶体管阵列面板及其制造方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN1623117A (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
CN1992237A (zh) 薄膜晶体管基板的制造方法
CN1892382A (zh) 液晶显示面板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1991456A (zh) 液晶显示器及其制造方法
CN1885549A (zh) 电光显示装置及其制造方法
CN1716062A (zh) 液晶显示器件的阵列基板的制造方法
CN1501153A (zh) 薄膜晶体管阵列面板及其制造方法
CN1615452A (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN1625714A (zh) 垂直排列模式的液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20070103

CX01 Expiry of patent term