JPH1126581A

JPH1126581A - 半導体装置及びその製造方法

Info

Publication number: JPH1126581A
Application number: JP18133297A
Authority: JP
Inventors: Takeshi Sunada; 田武砂
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-07-07
Filing date: 1997-07-07
Publication date: 1999-01-29

Abstract

(57)【要約】【課題】ヴィアホール形成時におけるヴィアホールと
下層配線と間のズレを防止する。【解決手段】半導体基板１０上に第１の絶縁膜１２を
形成する。この第１の絶縁膜１２上に、ヴィアホール形
成予定領域に下層配線開孔３０Ｂを有する下層配線３０
を形成する。次に、この下層配線３０上に層間絶縁膜３
８を形成する。続いて、この層間絶縁膜３８を等方性エ
ッチング技術でエッチングすることにより、この層間絶
縁膜３８を形成する際に下層配線開孔３０Ｂ上に現れる
層間絶縁膜開孔３８Ａを拡径して、ヴィアホール３８Ｂ
を形成する。これにより、ヴィアホール３８Ｂと下層配
線３０との間にズレが生ずるの防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関するものであり、特に、多層配線構造を有
する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】図１７乃至図２３は、従来の多層配線構
造を有する半導体装置の製造工程を示す図であり、図２
４は、この半導体装置の下層配線を図２１における矢印
XXIV方向から見た場合における下層配線とヴィアホール
との位置関係を示す図である。

【０００３】特に図１７からわかるように、半導体基板
１０上に熱酸化等により、ＳｉＯ₂等からなる第１の絶
縁膜１２を形成する。次に、この第１の絶縁膜１２上に
ＰＶＤ（Physical Vapor Deposition）法により、アル
ミ合金等からなる下層配線層１４Ａを形成する。この下
層配線層１４Ａをリソグラフィー技術と異方性エッチン
グ技術とで選択的にエッチングすることにより、下層配
線１４を形成する。以上の工程により図１７に示す中間
半導体装置が得られる。

【０００４】次に、図１８からわかるように、前述の第
１の絶縁膜１２上と下層配線１４上とにプラズマＣＶＤ
法により、ＰＥ−ＳｉＮ（Ｓｉ_xＮ_y）等からなる第２の
絶縁膜１６を形成する。この第２の絶縁膜１６上に、ス
ピンオングラス（Spin On Glass）を塗布する。このス
ピンオングラスを熱処理して、ＳｉＯ₂からなる酸化膜
１８を形成する。以上の工程により図１８に示す中間半
導体装置が得られる。

【０００５】次に、図１９からわかるように、これらの
第２の絶縁膜１６と酸化膜１８とをエッチバックするこ
とにより平坦化して、層間絶縁膜２０を形成する。以上
の工程により図１９に示す中間半導体装置が得られる。

【０００６】次に、図２０からわかるように、この層間
絶縁膜２０上にフォトレジスト２２を塗布する。このフ
ォトレジスト２２に露光によりレジスト開孔２２Ａを形
成する。すなわち、通常のリソグラフィー技術によりレ
ジスト開孔２２Ａを有するフォトレジスト２２を形成す
る。以上の工程により図２０に示す中間半導体装置が得
られる。

【０００７】次に、図２１からわかるように、前述の層
間絶縁膜２０を異方性エッチング技術によりエッチング
して、ヴィアホール２０Ａを形成する。これにより、下
層配線１４を露出させる。以上の工程により図２１に示
す中間半導体装置が得られる。

【０００８】次に、図２２からわかるように、前述の下
層配線１４上と層間絶縁膜２０上とにＰＶＤ法により、
アルミ合金等からなる上層配線層２４Ａを形成する。以
上の工程により図２２に示す中間半導体装置が得られ
る。

【０００９】次に、図２３からわかるように、この上層
配線層２４をリソグラフィー技術と異方性エッチング技
術とを用いてエッチングすることにより、上層配線２４
を形成する。以上の工程により図２３に示す半導体装置
が得られる。

【００１０】

【発明が解決しようとする課題】上述のような工程で製
造される半導体装置においては、図２０からわかるよう
に、フォトレジスト２２にレジスト開孔２２Ａを形成す
るパターン形成工程におけるズレが問題となる。すなわ
ち、レジスト開孔２２Ａと下層配線１４との間のに、合
わせズレが生じる場合がある。この場合、図２１及び図
２４に示すように、下層配線１４の側壁側に細溝Ｌが生
ずる。この細溝Ｌの発生により、次の工程である上層配
線層２４Ａ形成の際に、図２２に示すように、上層配線
層２４Ａによるカバレージが低下してしまうおそれがあ
る。すなわち、細溝Ｌに上層配線層２４Ａが入り込ん
で、下層配線１４と上層配線２４とがうまく接触しなく
なり、段差被覆率が低下してしまうおそれがある。この
ようにカバレージが低下すると、ヴィアホール２０Ａ内
で断線が生じ、オープン不良を招く。しかも、ヴィアホ
ール２０Ａ内における配線抵抗が高くなるので、エレク
トロマイグレーション耐性の低下及び歩留まりの低下が
生ずる。

【００１１】また、近年のヴィアホール２０Ａのボーダ
レス化にともない、下層配線１４の幅とヴィアホール２
０Ａの径とがほぼ同一寸法になってきている。このた
め、特にフォトレジスト２２のパターン成形工程におけ
る合わせズレが大きな問題となってきている。すなわ
ち、従来はヴィアホール２０Ａの形成できる箇所は、特
定の箇所に限られていた。これは、リソグラフィー工程
においてパターンの合わせズレが生じるため、このズレ
量を考慮してヴィアホール２０Ａ形成予定領域における
下層配線１４の面積を、ヴィアホール２０Ａの径よりも
大きくしておく必要があったためである。このため、設
計段階でこのような条件をクリアしている下層配線１４
上にしかヴィアホール２０Ａを形成できず、設計の自由
度が低くなっていた。つまり、ヴィアホール２０Ａは特
定の箇所にしか形成することができなかった。しかし、
リソグラフィー技術の向上とともに、下層配線１４の幅
とヴィアホール２０Ａの径とを同じにすることが求めら
れてきている。すなわち、上記のような制限をなくし
て、下層配線１４上のいずれの箇所にもヴィアホール２
０Ａを形成することができるようにすることが求められ
てきている。つまり、ヴィアホール２０Ａのボーダレス
化を図り、ヴィアホール２０Ａの設計位置の自由化を図
ることが求められてきている。

【００１２】そこで本発明は上記課題を解決するために
なされたものであり、ヴィアホール２０Ａ形成の際に、
下層配線１４とのズレによる細溝Ｌが生じないようにす
ることを目的とする。特に、下層配線１４の幅をヴィア
ホール１４の径よりも大きくしない場合においても、下
層配線１４とヴィアホール２０Ａとに合わせズレが生じ
ないようにすることを目的とする。すなわち、ヴィアホ
ール２０Ａ内オープン不良を防止して、エレクトロマイ
グレーション耐性の向上及び歩留まりの向上を図ること
を目的とする。また、下層配線１４の幅とヴィアホール
２０Ａの径とを同一にすることを可能にすることによ
り、ヴィアホール２０Ａのボーダレス化を図り、ヴィア
ホール２０Ａの設計位置の自由化を図ることを目的とす
る。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、半導体基板上に形成さ
れた第１の絶縁膜と、前記第１の絶縁膜上に形成され、
ヴィアホール形成予定領域にくぼみとしての下層配線開
孔が形成された、下層配線と、前記第１の絶縁膜上及び
前記下層配線上に形成された層間絶縁膜であって、この
層間絶縁膜を形成する際に前記下層配線開孔上方に現れ
るくぼみとしての層間絶縁膜開孔を、等方性エッチング
で前記下層配線の前記下層配線開孔に達するまで拡径す
ることにより、前記下層配線開孔を露出するものとして
形成されたヴィアホールを有する、層間絶縁膜と、前記
ヴィアホール内に前記下層配線と接続するように埋め込
み形成された上層配線と、を備えて構成されることを特
徴とするものである。

【００１４】

【発明の実施の形態】本実施形態における半導体装置
は、下層配線と上層配線とを電気的に接続するためのヴ
ィアホールを形成する際に、ヴィアホールと下層配線と
の間にズレが生じないように、予め下層配線のヴィアホ
ール形成予定領域に下層配線開孔を形成し、この下層配
線開孔上に層間絶縁膜を形成した際に現れる層間絶縁膜
開孔を、等方性エッチングによって拡径して、ヴィアホ
ールを形成するようにしたものである。以下に、より詳
しく説明する。

【００１５】本発明の実施形態を図１乃至図１５に基づ
いて説明する。図１乃至図１１は多層配線構造を有する
半導体装置の製造工程を示す断面図である。図１２乃至
図１５は、それぞれ図３、図４、図６、図９における下
層配線３０を平面的に示す図である。なお、図１乃至図
１５は、図１２におけるＩ−Ｉ線断面図を用いてその製
造工程を説明した図である。

【００１６】図１からもわかるように、半導体基板１０
上に、熱酸化膜系の第１の絶縁膜１２を形成する。この
第１の絶縁膜１２は、例えば、ＳｉＯ₂やＢＰＳＧ（Bor
on doped Phosphor Silicate Glass）から形成される。
ＳｉＯ₂は熱酸化法や常圧ＣＶＤ法により形成される。
熱酸化法では、８００度Ｃ〜９００度Ｃの炉に半導体基
板１０を入れて、酸素を流して熱分解することにより、
半導体基板１０を酸化させる。常圧ＣＶＤ法では、３５
０度Ｃ〜４５０度Ｃのプレート上に半導体基板１０をの
せて、この半導体基板１０上にシランガス（ＳｉＨ₄）
と酸素（Ｏ₂）を流して熱分解して膜を成長させる。Ｂ
ＰＳＧは常圧ＣＶＤ法により形成される。常圧ＣＶＤ法
では、フォスヒィン（ＰＨ₃）とジボラン（Ｂ₂Ｈ₆）と
酸素（Ｏ₂）とを流して、熱分解により膜を成長させ
る。次に、このようにして形成された第１の絶縁膜１２
上に、スパッタリング法等のＰＶＤ法により下層配線層
３０Ａを形成する。本実施形態においては、下層配線３
０Ａは、アルミ合金で形成される。このアルミ合金とし
てはＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等が一
般的である。これらの混合割合は、Ｓｉは１％程度、Ｃ
ｕは０．５％〜２％の間が好適であり、残りをＡｌで構
成する。以上の工程により図１に示す中間半導体装置が
得られる。

【００１７】次に、図２からわかるように、この下層配
線層３０Ａ上にフォトレジストを塗布してパターニング
を行うことにより、後述する下層配線３０と同一形状の
下層配線レジストパターン３２を形成する。すなわち、
ヴィアホール形成予定領域にレジスト開孔３２Ａを有す
る下層配線レジストパターン３２を形成する。以上の工
程により図２に示す中間半導体装置が得られる。

【００１８】次に、図３からわかるように、前述の下層
配線層３０Ａを異方性エッチング技術（ＲＩＥ）により
エッチングすることにより、下層配線３０を形成する。
このエッチングにより、図１２からわかるように、下層
配線３０には、ヴィアホール形成予定領域にほぼ正方形
のくぼみとしての下層配線開孔３０Ｂも形成される。こ
の下層配線開孔３０Ｂは下層配線３０を貫通する貫通孔
として形成されており、下層配線開孔３０Ｂからは第１
の絶縁膜１２が露出している。以上の工程により図３に
示す中間半導体装置が得られる。

【００１９】次に、図４からわかるように、この下層配
線３０上及び第１の絶縁膜１２上に低温反応であるプラ
ズマＣＶＤ法により、ＰＥ−ＳｉＮからなる第２の絶縁
膜３４を形成する。このＰＥ−ＳｉＮの化学式は、Ｓｉ
_xＮ_yで表され、プラズマＣＶＤ法により形成するので、
膜中に水素が低濃度で含有される。このため、化学式に
おけるｘ、ｙは正数にはならない。プラズマＣＶＤ法で
は、シランガス（ＳｉＨ₄）とアンモニアガス（ＮＨ₃）
を１０Toor以下の真空中に流してプラズマ放電をするこ
とにより、これらシランガスとアンモニアガスとをイオ
ン化して反応させて、ＰＥ−ＳｉＮを形成する。このよ
うにして、ＰＥ−ＳｉＮからなる第２の絶縁膜３４を形
成すると、下層配線３０の下層配線開孔３０Ａ上に、第
２の絶縁膜開孔３４Ａが現れる。この第２の絶縁膜開孔
３４Ａは、下層配線３０に下層配線開孔３０Ｂが形成さ
れていることから、第２の絶縁膜３４を形成すると自然
に形成されるものである。このため、図１３からわかる
ように、この第２の絶縁膜開孔３４Ａは、下層配線３０
の下層配線開孔３０Ｂよりも一回り小さい正方形とな
る。図４からわかるように、この第２の絶縁膜開孔を形
成するには、第２の絶縁膜３４の膜厚に留意する必要が
ある。すなわち、下層配線開孔３０Ｂと第１の絶縁膜１
２の間に段差が形成されているが、この段差が、第２の
絶縁膜３４を形成した後にも残るような膜厚で、第２の
絶縁膜３４を形成しなければならない。なぜなら、一般
的に、プラズマＣＶＤ法等のＣＶＤ法により成膜を行う
と、水平方向と垂直方向とが同じ速度で膜が成長する。
このため、第２の絶縁膜３４の膜厚を厚くすると、下層
配線開孔３０Ｂの側壁から成長してきた絶縁膜同士が接
触してしまい、段差がなくなってしまうからである。こ
の段差がなくなると、第２の絶縁膜開孔３４Ａは現れな
くなる。したがって、第２の絶縁膜３４の膜厚は、この
下層配線開孔３０Ｂの段差がなくならないように、うす
い膜厚とする必要がある。以上の工程により図４に示す
中間半導体装置が得られる。

【００２０】次に、図５からわかるように、前述の第２
の絶縁膜３４上にスピンオングラス（Spin On Glass）
を塗布する。このスピンオングラスを熱処理することに
より、酸化膜３６を形成する。以上の工程により図５に
示す中間半導体装置が得られる。

【００２１】次に、図６からわかるように、これらの第
２の絶縁膜３４と酸化膜３６とをエッチバックにより平
坦化することにより、層間絶縁膜３８を形成する。な
お、この層間絶縁膜３８のヴィアホール形成予定領域に
ある第２の絶縁膜開孔３４Ａには、エッチバックによっ
ても残った残存酸化膜３６Ａが形成されている。以上の
工程により図６に示す中間半導体装置が得られる。

【００２２】次に、図７からわかるように、前述の層間
絶縁膜３８上にフォトレジストを塗布し、パターニング
することによりレジスト開孔４０Ａを有するヴィアホー
ルレジストパターン４０を形成する。以上の工程のより
図７に示す中間半導体装置が得られる。

【００２３】次に、図８からわかるように、ヴィアホー
ルレジストパターン４０のレジスト開孔４０Ａから、残
存酸化膜３６Ａを選択的に除去する。すなわち、酸化膜
用のエッチング液を用いたウエットエッチングにより、
残存酸化膜３６Ａのみを除去する。このエッチング液と
しては、ＳｉＯ₂とＰＥ−ＳｉＮとの選択比（エッチン
グ速度比）が大きいのが良いので、例えば、ＮＨ₄Ｆ液
や希ＨＦを用いるのが好適である。一方、エッチング液
として、高濃度ＨＦを用いると、選択比が小さくなり、
ＰＥ−ＳｉＮのエッチング速度も速くなるため制御が困
難となり、好ましくない。このようにして、残存酸化膜
３６Ａを除去することにより、層間絶縁膜３８に層間絶
縁膜開孔３８Ａを形成する。すなわち、前述の第２の絶
縁膜開孔３４Ａから残存酸化膜を除去することにより、
層間絶縁膜開孔３８Ａが現れる。次に、ヴィアホールレ
ジストパターン４０を剥離する。以上の工程のより図８
に示す中間半導体装置が得られる。

【００２４】次に、図９からわかるように、ＣＤＥ（ch
emical dry etching）等の等方性エッチング技術によ
り、層間絶縁膜３８をエッチバックする。このエッチバ
ックにより所定の径を有するヴィアホール３８Ｂを形成
し、下層配線３０を露出させる。すなわち、等方性エッ
チングにより層間絶縁膜開孔３８Ａを所定の大きさまで
拡径して、下層配線３０を露出させる。この下層配線３
０は、図１５からもわかるように、ヴィアホール３８Ｂ
の内側全周に、下層配線開孔３０Ｂの縁部が階段状に露
出する。以上の工程のより図９に示す中間半導体装置が
得られる。

【００２５】次に、図１０からわかるように、上述の下
層配線３０上と層間絶縁膜３８上とにＰＶＤ法により、
アルミ合金からなる上層配線層２４Ａを形成する。この
アルミ合金は上述した下層配線層３０Ａと同様に、Ａｌ
−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等から構成され
ている。以上の工程のより図１０に示す中間半導体装置
が得られる。

【００２６】次に、図１１からわかるように、この上層
配線層２４Ａにリソグラフィー技術と異方性エッチング
技術とを用いてエッチングすることにより、上層配線２
４を形成する。これにより図１１に示す半導体装置が得
られる。

【００２７】以上のように、本実施形態は、下層配線３
０のヴィアホール形成予定領域にくぼみとしての下層配
線開孔３０Ｂを形成し、この下層配線３０上に層間絶縁
膜３８を形成した。そして、この層間絶縁膜３８を形成
する際に下層配線開孔３０Ｂ上方に現れる層間絶縁膜開
孔３８Ａを等方性エッチング技術でエッチングすること
により、この層間絶縁膜開孔３８を拡径して、ヴィアホ
ール３８Ｂを形成することとした。このため、ヴィアホ
ールレジストパターン４０を形成する際の合わせズレの
影響を受けることなく、セルフアラインでヴィアホール
を形成できる。したがって、安定的にヴィアホール３８
Ｂを形成することができ、従来の課題であった下層配線
３０の側壁側に細溝が生ずるのを防止することができ
る。これにより、ヴィアホール３８Ｂ内において、下層
配線３０と上層配線２４との間に断線が生ずるのを防止
することができる。この断線を防止することによりヴィ
アホール３８Ａ内における抵抗を抑えることができ、エ
レクトロマイグレーション耐性等の配線信頼性の向上及
び歩留まりの向上を図ることができる。

【００２８】しかも、ヴィアホール３８Ｂを等方性エッ
チング技術によりエッチングすることとしたので、従来
のように異方性エッチング技術によりエッチングするの
に比べて、イオンの照射がなくなり、下層配線３０等の
他部材に与えるダメージを低減できる。このため、歩留
まり及び信頼性が向上する。

【００２９】さらに、下層配線３０と下層配線開孔３０
Ｂとを同時に形成することとしたので、これらの下層配
線３０と下層配線開孔３０Ｂとがずれることがない。こ
のため、層間絶縁膜３８形成時に下層配線開孔３０Ｂ上
に現れる層間絶縁膜開孔３８Ａも、下層配線開孔３０Ｂ
とずれることがない。したがって、この層間絶縁膜開孔
３８Ａを拡径して形成されるヴィアホール３８Ｂも極め
て精度よく形成することができる。

【００３０】また、層間絶縁膜３８を、ＰＥ−ＳｉＮか
らなる第２の絶縁膜３４と、ＳｉＯ₂からなる酸化膜３
６とから形成した。このため、第２の絶縁膜３４から、
酸化膜３４が残存して形成された残存酸化膜３４Ａだけ
を、容易に選択して除去することができる。すなわち、
ＮＨ₄Ｆ液や希ＨＦを用いることにより、第２の絶縁膜
３４をストッパとして使用して、残存酸化膜３４Ａのみ
を除去することができる。これは、ＳｉＯ２系とＰＥ−
ＳｉＮとの選択比が大きいためである。これに対して、
第２の絶縁膜３４もＳｉＯ２系で形成すると、残存酸化
膜３６Ａをエッチングした際に、絶縁膜３４もエッチン
グされてしまい、残存酸化膜３６Ａだけを除去すること
ができなくなる。

【００３１】なお、本発明は上記実施形態に限定されず
種々に変形可能である。例えば、下層配線３０に形成す
る下層配線開孔３０Ｂは、必ずしも下層配線３０を貫通
して第１の酸化膜１２が露出するまで形成する必要はな
く、図１６に示す下層配線開孔３０Ｃのように、下層配
線３０の途中まで形成してもよい。すなわち、下層配線
開孔３０Ｂを下層配線３０の途中までエッチングして有
底のものとして、形成しても良い。つまり、下層配線３
０上に第２の絶縁膜３４を形成した際に、第２の絶縁膜
開孔３４Ａが現れるのに必要な段差があれば足りる。

【００３２】

【発明の効果】本発明によれば、ヴィアホールと下層配
線との間にズレが生しないようにし、ヴィアホール内に
おいて断線が生ずるのを防止して、エレクトロマイグレ
ーション耐性の向上及び歩留まりの向上を図ることがで
きる。

【図面の簡単な説明】

【図１】本発明の実施形態における工程断面図の一部。

【図２】本発明の実施形態における工程断面図の一部。

【図３】本発明の実施形態における工程断面図の一部。

【図４】本発明の実施形態における工程断面図の一部。

【図５】本発明の実施形態における工程断面図の一部。

【図６】本発明の実施形態における工程断面図の一部。

【図７】本発明の実施形態における工程断面図の一部。

【図８】本発明の実施形態における工程断面図の一部。

【図９】本発明の実施形態における工程断面図の一部。

【図１０】本発明の実施形態における工程断面図の一
部。

【図１１】本発明の実施形態における工程断面図の一
部。

【図１２】図３における矢印XII方向から下層配線を見
た図。

【図１３】図４における矢印XIII方向から下層配線を見
た図。

【図１４】図６における矢印XIV方向から下層配線を見
た図。

【図１５】図９における矢印XV方向から下層配線を見た
図。

【図１６】本発明の変形例を示す半導体装置の断面図。

【図１７】従来の半導体装置の工程断面図の一部。

【図１８】従来の半導体装置の工程断面図の一部。

【図１９】従来の半導体装置の工程断面図の一部。

【図２０】従来の半導体装置の工程断面図の一部。

【図２１】従来の半導体装置の工程断面図の一部。

【図２２】従来の半導体装置の工程断面図の一部。

【図２３】従来の半導体装置の工程断面図の一部。

【図２４】図２１における矢印XXIII方向から下層配線
を見た図。

【符号の説明】

１０半導体基板１２第１の絶縁膜３０下層配線３０Ｂ下層配線開孔３４第２の絶縁膜３４Ａ第２の絶縁膜開孔３６酸化膜３８層間絶縁膜３８Ａ層間絶縁膜開孔３８Ｂヴィアホール

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された第１の絶縁膜
と、前記第１の絶縁膜上に形成され、ヴィアホール形成予定
領域にくぼみとしての下層配線開孔が形成された、下層
配線と、前記第１の絶縁膜上及び前記下層配線上に形成された層
間絶縁膜であって、この層間絶縁膜を形成する際に前記
下層配線開孔上方に現れるくぼみとしての層間絶縁膜開
孔を、等方性エッチングで前記下層配線の前記下層配線
開孔に達するまで拡径することにより、前記下層配線開
孔を露出するものとして形成されたヴィアホールを有す
る、層間絶縁膜と、前記ヴィアホール内に前記下層配線と接続するように埋
め込み形成された上層配線と、を備えることを特徴とする半導体装置。
【請求項２】前記下層配線における前記下層配線開孔
は、この下側の前記第１の絶縁膜に達する貫通孔として
形成されていることを特徴とする請求項１に記載の半導
体装置の製造方法。
【請求項３】前記下層配線における前記下層配線開孔
は、前記下層配線の肉厚の途中までエッチングして有底
のものとして形成されていることを特徴とする請求項１
に記載の半導体装置の製造方法。
【請求項４】前記層間絶縁膜は、前記第１の絶縁膜上及び前記下層配線上に形成された第
２の絶縁膜と、前記第２の絶縁膜上に形成された酸化膜と、を備えるとともに、前記第２の絶縁膜と前記酸化膜とをエッチバックするこ
とにより平坦化して形成されたものであることを特徴と
する請求項１に記載の半導体装置。
【請求項５】前記第２の絶縁膜は、前記下層配線開孔上
にくぼみとしての第２の絶縁膜開孔が現れる程度の膜厚
で、形成されるとともに、前記第２の絶縁膜開孔を、前記層間絶縁膜開孔として用
いることを特徴とする請求項４に記載の半導体装置。
【請求項６】前記層間絶縁膜開孔は、前記第２の絶縁膜
開孔から前記酸化膜を除去することにより形成されたも
のであることを特徴とする請求項５に記載の半導体装
置。
【請求項７】前記第２の絶縁膜は、ＰＥ−ＳｉＮから形
成され、前記酸化膜は、ＳｉＯ₂から形成されるとともに、前記層間絶縁膜開孔は、前記第２の絶縁膜と前記酸化膜
とをエッチバックした際に、前記第２の絶縁膜開孔に残
った残存酸化膜を選択的にウエットエッチングで除去す
ることにより形成されたものである、ことを特徴とする請求項６に記載の半導体装置。
【請求項８】層間絶縁膜を介して上下に形成された上層
配線と下層配線とを、前記層間絶縁膜に空けたヴィアホ
ールを介して互いに接続させた半導体装置において、前記ヴィアホールは、このヴィアホール形成予定領域に
くぼみとしての下層配線開孔を有する前記下層配線に、
前記層間絶縁膜を被せたときに前記下層配線開孔に応じ
て生じるくぼみとしての層間絶縁膜開孔を等方性エッチ
ングすることにより形成したものであることを特徴とす
る半導体装置。
【請求項９】半導体基板上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上に、ヴィアホール形成予定領域にく
ぼみとしての下層配線開孔が形成された、下層配線を形
成する工程と、前記第１の絶縁膜上及び前記下層配線上に層間絶縁膜を
形成する工程と、前記層間絶縁膜にヴィアホールを形成する工程であっ
て、前記層間絶縁膜を形成する際に前記下層配線開孔上
方に現れるくぼみとしての層間絶縁膜開孔を、等方性エ
ッチングで拡径することにより、前記下層配線開孔に達
してこの下層配線開孔の内側を露出させる、ヴィアホー
ルを形成する工程と、前記ヴィアホール内に前記下層配線と接続する上層配線
を埋め込み形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項１０】前記下層配線における前記下層配線開孔
を、この下側の前記第１の絶縁膜に達する貫通孔として
形成することを特徴とする請求項９に記載の半導体装置
の製造方法。
【請求項１１】前記下層配線における前記下層配線開孔
を、前記下層配線の肉厚の途中までエッチングして有底
のものとして形成することを特徴とする請求項９に記載
の半導体装置の製造方法。
【請求項１２】前記層間絶縁膜を形成する工程は、前記第１の絶縁膜上及び前記下層配線上に第２の絶縁膜
を形成する工程と、前記第２の絶縁膜上に酸化膜を形成する工程と、前記第２の絶縁膜と前記酸化膜とをエッチバックして平
坦化する工程と、を備えることを特徴とする請求項９に記載の半導体装置
の製造方法。
【請求項１３】前記第２の絶縁膜を形成する工程では、
前記下層配線開孔上にくぼみとしての第２の絶縁膜開孔
が現れる程度の膜厚で、前記第２の絶縁膜を形成し、前記第２の絶縁膜開孔を、前記層間絶縁膜開孔として用
いることを特徴とする請求項１２に記載の半導体装置の
製造方法。
【請求項１４】前記層間絶縁膜開孔は、前記第２の絶縁
膜開孔から前記酸化膜を除去して形成することを特徴と
する請求項１３に記載の半導体装置の製造方法。
【請求項１５】前記第２の絶縁膜を形成する工程では、
ＰＥ−ＳｉＮで第２の絶縁膜を形成し、前記酸化膜を形成する工程では、ＳｉＯ₂で酸化膜を形
成し、前記第２の絶縁膜と前記酸化膜とをエッチバックした際
に、前記第２の絶縁膜開孔に残った残存酸化膜を選択的
にウエットエッチングで除去して、前記絶縁膜開孔を形
成する、ことを特徴とする請求項１４に記載の半導体装置の製造
方法。