KR102047004B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102047004B1
KR102047004B1 KR1020130016056A KR20130016056A KR102047004B1 KR 102047004 B1 KR102047004 B1 KR 102047004B1 KR 1020130016056 A KR1020130016056 A KR 1020130016056A KR 20130016056 A KR20130016056 A KR 20130016056A KR 102047004 B1 KR102047004 B1 KR 102047004B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
conductive
electrode
light emitting
Prior art date
Application number
KR1020130016056A
Other languages
English (en)
Other versions
KR20140102564A (ko
Inventor
박세훈
이원규
장영진
오재환
진성현
최재범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130016056A priority Critical patent/KR102047004B1/ko
Priority to US13/938,412 priority patent/US8901550B2/en
Publication of KR20140102564A publication Critical patent/KR20140102564A/ko
Application granted granted Critical
Publication of KR102047004B1 publication Critical patent/KR102047004B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따르면, 기판 상에 형성된 박막 트랜지스터의 활성층; 제1절연층을 사이에 두고, 투명 도전물 혹은 금속의 적층 구조로 이루어진 박막 트랜지스터의 게이트 전극; 제2절연층을 사이에 두고, 상기 활성층에 전기적으로 연결된 박막 트랜지스터의 소스 전극 및 드레인 전극; 상기 제1절연층 상에 형성되고, 투명 도전물로 구비된 제1도전층; 상기 제1도전층 상에 형성되고, 금속으로 구비된 제2도전층; 상기 소스 전극 및 드레인 전극과 동일한 재료로 구비되고, 상기 제2도전층 상부에 형성되고 상기 제1도전층과 연결되는 제3도전층; 및 투명도전성 산화물을 포함하고, 상기 제3도전층 상에 형성되는 보호층; 을 포함하는 유기 발광 표시 장치가 제공된다.

Description

유기 발광 표시 장치 및 그 제조 방법{Organic light emitting display device and manufacturing method of the same}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 경량 박형이 가능할 뿐만 아니라, 넓은 시야각, 빠른 응답속도 및 적은 소비 전력 등의 장점으로 인하여 차세대 표시 장치로서 주목받고 있다.
유기 발광 표시 장치, 액정 표시 장치 등과 같은 평판 표시 장치는 박막 트랜지스터(Thin Film Transistor: TFT), 커패시터, 및 이들을 연결하는 배선 등을 포함한다.
유기 발광 표시 장치의 외곽에는 패드 전극이 위치하는데, 패드 전극은 금속이 전면에 노출됨으로써 부식의 가능성이 있어 기기의 신뢰성을 저하시키는 문제점이 있다. 또한, 패드 전극의 재작업시에도 접착력이 낮아 제품의 불량률을 낮추기 어려운 요인이 되고 있다.
본 발명은 접착력이 우수하고 부식에 강한 패드 구조를 갖는 유기 발광 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따르면, 기판 상에 형성된 박막 트랜지스터의 활성층; 제1절연층을 사이에 두고, 투명 도전물 혹은 금속의 적층 구조로 이루어진 박막 트랜지스터의 게이트 전극; 제2절연층을 사이에 두고, 상기 활성층에 전기적으로 연결된 박막 트랜지스터의 소스 전극 및 드레인 전극; 상기 제1절연층 상에 형성되고, 투명 도전물로 구비된 제1도전층; 상기 제1도전층 상에 형성되고, 금속으로 구비된 제2도전층; 상기 소스 전극 및 드레인 전극과 동일한 재료로 구비되고, 상기 제2도전층 상부에 형성되고 상기 제1도전층과 연결되는 제3도전층; 및 투명도전성 산화물을 포함하고, 상기 제3도전층 상에 형성되는 보호층; 을 포함하는 유기 발광 표시 장치가 제공된다.
본 발명에 있어서, 상기 게이트 전극은 투명 도전물로 구비된 제1게이트 전극, 및 금속으로 구비된 제2게이트 전극이 순차로 적층된 것을 특징으로 한다.
본 발명에 있어서, 상기 제2도전층은 상기 제1도전층의 일부를 노출시키도록 패터닝되는 것을 특징으로 한다.
본 발명에 있어서, 상기 제3도전층은 상기 제1도전층, 제2도전층 및 제1도전층의 외곽에 위치한 제1절연층의 일부와 모두 접촉하도록 형성되는 것을 특징으로 하는 유기 발광 표시 장치 것을 특징으로 한다.
본 발명에 있어서, 상기 제2도전층과 상기 제3도전층 사이에는 상기 제2절연층이 형성되고, 상기 제3도전층은 상기 제2절연층을 사이에 두고 상기 제1도전층과 접촉하도록 형성되는 것을 특징으로 한다.
본 발명에 있어서, 상기 제2절연층은 상기 제2도전층의 외곽 측면을 모두 감싸도록 형성되고, 상기 제3도전층은 상기 제1도전층 및 제2도전층의 일부와 접촉하도록 형성되는 것을 특징으로 한다.
본 발명에 있어서, 상기 투명도전성 산화물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)를 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 보호층은 반투과 금속층을 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 보호층은 은(Ag), 은(Ag) 합금, 알루미늄(Al), 및 알루미늄(Al) 합금에서 선택된 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 보호층은 투명도전성 산화물, 반투과 금속층, 투명도전성 산화물의 순차적인 적층 구조로 이루어진 것을 특징으로 한다.
본 발명에 있어서, 상기 보호층은 상기 제3도전층 상에 형성되어 상기 제3도전층을 외부의 영향으로부터 보호하는 것을 특징으로 한다.
본 발명에 있어서, 상기 활성층은 이온 불순물이 도핑된 반도체를 포함하는 유기 발광 표시 장치.
본 발명에 있어서, 상기 반도체는 비정질 실리콘 또는 결정질 실리콘을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 활성층과 동일 재료를 포함하고, 상기 활성층과 동일층에 형성된 커패시터 하부 전극, 및 상기 제1게이트 전극과 동일 재료를 포함하고 상기 제1절연층 상에 형성된 커패시터 상부 전극을 포함하는 유기 발광 표시 장치.
본 발명의 다른 실시예에 따르면, 기판 상에 활성층을 형성하는 제1마스크 공정; 상기 활성층 상에 제1절연층, 투명도전물 및 금속을 차례로 적층하고, 상기 투명도전물 및 금속을 패터닝하여 박막 트랜지스터의 게이트 전극과, 패드 영역에 투명 도전물을 포함하는 제1도전층 및 금속을 포함하는 제2도전층을 동시에 형성하는 제2마스크 공정; 제2마스크 공정의 결과물 상에 제2절연층을 형성하고, 상기 제2절연층을 패터닝하여 상기 활성층의 소스 및 드레인 영역 및 상기 제1도전층을 노출시키는 개구를 형성하는 제3마스크 공정; 상기 제3마스크 공정의 결과물 상에 금속층을 형성하고, 상기 금속층을 패터닝하여 상기 소스 및 드레인 영역과 접속하는 소스 및 드레인 전극, 및 상기 제1도전층과 접속하는 제3도전층을 동시에 형성하는 제4마스크 공정; 상기 제5마스크 공정의 결과물 상에 투명도전성 산화물층을 형성하고, 상기 투명도전성 산화물층을 패터닝하여 상기 제3도전층 상에 보호층을 형성하는 제5마스크 공정; 을 포함하는 유기 발광 표시 장치의 제조 방법이 제공된다.
본 발명에 있어서, 상기 제2마스크 공정에서, 상기 제2도전층은 상기 제1도전층의 일부를 노출시키도록 패터닝되는 것을 특징으로 한다.
본 발명에 있어서, 상기 제3마스크 공정에서, 상기 제1도전층, 제2도전층 및 제1도전층의 외곽에 위치한 제1절연층의 일부가 노출되도록 패터닝되는 것을 특징으로 한다.
본 발명에 있어서, 상기 제3마스크 공정에서, 상기 제1도전층 및 제2도전층의 일부가 노출되도록 패터닝되는 것을 특징으로 한다.
본 발명에 있어서, 상기 보호층은 투명도전성 산화물, 반투과 금속층, 투명도전성 산화물의 순차적인 적층 구조로 이루어진 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 화소 전극, 대향 전극 및 유기발광층을 포함하는 발광부; 패드 전극; 및 패드 전극 상부에 보호층이 형성된 패드부; 를 포함하는 유기 발광 표시 장치에 있어서, 상기 패드 전극은, 제1절연층 상에 형성되고, 투명 도전물로 구비된 제1도전층; 상기 제1도전층 상에 형성되고, 금속으로 구비된 제2도전층; 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료로 구비되고, 상기 제2도전층 상부에 형성되고 상기 제1도전층과 연결되는 제3도전층;을 포함하며, 상기 보호층은 투명도전성 산화물, 반투과 금속층, 투명도전성 산화물의 순차적인 적층 구조로 형성되는 것을 특징으로 한다.
본 발명에 의하면, 접착력이 우수하고 부식에 강한 패드 구조를 갖는 유기 발광 표시 장치가 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 2a 내지 2e는 도 1의 유기 발광 표시 장치(1)의 제조 공정을 간략히 나타낸 도면이다.
도 3c 및 도 3d는 도 2c 및 도 2d의 패드부를 각각 상측에서 바라본 구성을을 간략히 나타낸 도면이다.
도 4는 본 발명의 다른 일 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 5는 도 4의 유기 발광 표시 장치의 패드 영역을 상부에서 바라본 도면이다.
도 6는 본 발명의 다른 일 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 7은 도 6의 유기 발광 표시 장치의 패드 영역을 상부에서 바라본 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이러한 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 본 명세서에 기재되어 있는 특정 형상, 구조 및 특성은 본 발명의 정신과 범위를 벗어나지 않으면서 일 실시예로부터 다른 실시예로 변경되어 구현될 수 있다. 또한, 각각의 실시예 내의 개별 구성요소의 위치 또는 배치도 본 발명의 정신과 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 행하여지는 것이 아니며, 본 발명의 범위는 특허청구범위의 청구항들이 청구하는 범위 및 그와 균등한 모든 범위를 포괄하는 것으로 받아들여져야 한다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 구성요소를 나타낸다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 여러 실시예에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 기판(10) 상에는 발광층(118)이 구비된 픽셀 영역(PXL), 박막 트랜지스터가 구비된 트랜지스터 영역(TFT), 커패시터가 구비된 커패시터 영역(CAP) 및 배선이 구비된 패드 영역(PAD)이 형성된다.
트랜지스터 영역(TFT)에는 기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 활성층(212)이 구비된다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘을 포함하는 반도체로 형성될 있으며, 이온 불순물이 도핑된 소스 및 드레인 영역(212a, 212b)과 채널 영역(212c)을 포함할 수 있다.
활성층(212) 상에는 제1절연층(13)을 사이에 두고 활성층(212)의 채널 영역(212c)에 대응되는 위치에 투명 도전물을 포함하는 제1게이트 전극(214) 및 제2게이트 전극(215)이 차례로 구비된다.
게이트 전극(214, 215) 상에는 제2절연층(15)을 사이에 두고 활성층(212)의 소스 및 드레인 영역(212a, 212b)에 접속하는 소스 및 드레인 전극(216a, 216b)이 구비된다. 제2절연층(15) 상에는 상기 소스 및 드레인 전극(216a, 216b)을 덮도록 제3절연층(17)이 구비된다.
커패시터 영역(CAP)에는 기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 활성층(212)과 동일 재료로 형성된 커패시터 하부 전극(312), 제1절연층(13), 및 제1화소 전극(114)과 동일 재료로 형성된 커패시터 상부 전극(314)이 차례로 구비된다. 따라서, 커패시터 하부 전극(312)은 박막 트랜지스터의 활성층(212)과 동일 재료로서, 이온 불순물이 도핑된 반도체를 포함할 수 있다.
픽셀 영역(PXL)에는 기판(10), 버퍼층(11) 및 제1절연층(13) 상에 제1게이트 전극(214)과 동일한 투명 도전물로 형성된 제1화소 전극(114)과, 제2게이트 전극(215)과 동일한 재료로 형성되고 상기 제1화소 전극(114) 상부 가장자리에 위치한 제2화소 전극(115)이 순차로 형성된다.
본 실시예는 제2화소 전극(115)이 제1화소 전극(114) 상부 가장자리에 위치하는 구조를 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 상기 제2화소 전극(115)이 제1화소 전극(114) 상에 구비되지 않는 구조도 가능하다.
제1화소 전극(114)과 대향하는 위치에 대향 전극(119)이 구비되고, 제1화소 전극(114)과 상기 대향 전극(119) 사이에 발광층(118)이 구비된다.
발광층(118)은 저분자 유기물 또는 고분자 유기물일 수 있다. 발광층(118)이 저분자 유기물일 경우, 발광층(118)을 중심으로 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer :HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층 될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
한편, 발광층(118)이 고분자 유기물일 경우, 발광층(118) 외에 홀 수송층(HTL)이 포함될 수 있다. 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등 사용할 수 있다. 이때, 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있다.
발광층(118) 상에는 공통 전극으로 대향 전극(119)이 증착된다. 본 실시예에 따른 유기 발광 표시 장치(1)의 경우, 화소 전극(114, 115)은 애노드 전극으로 사용되고, 대향 전극(119)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
대향 전극(119)은 반사 물질을 포함하는 반사 전극으로 구성할 수 있다. 이때 상기 대향 전극(119)은 Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al에서 선택된 하나 이상의 물질을 포함할 수 있다.
대향 전극(119)이 반사 전극으로 구비될 경우, 발광층(118)에서 방출된 빛은 대향 전극(119)에 반사되어 투명 도전물로 구성된 제1화소 전극(114)을 투과하여 기판(10) 측으로 방출된다.
발광층(118) 외곽에는 제2절연층(15)을 사이에 두고, 소스 및 드레인 전극(216a, 216b)과 동일 재료로 형성된 광반사부(미도시)가 제1화소 전극(114)의 상부 가장자리에 구비될 수 있다.
마지막으로, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)의 외곽에 위치한 패드 영역(PAD)에는 외장 드라이버의 접속 단자인 패드 전극이 형성된다. 보다 상세히, 패드 기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 제1게이트 전극(214)과 동일한 재료로 형성된 제1도전층(414), 제2게이트 전극(215)과 동일한 재료로 형성된 제2도전층(415), 소스/드레인 전극(216)과 동일한 재료로 형성된 제3도전층(416) 상부에 보호층(417)이 차례로 구비된다. 이하의 명세서에서, 제1도전층(414), 제2도전층(415), 제3도전층(416)을 합하여 패드 전극(414, 415, 416)이라 언급할 수 있다.
보호층(417)은 투명 도전성 산화물을 포함하는 제1층(417a), 반투과 금속층(417b), 및 투명도전성 산화물을 포함하는 제2층(417c)을 포함하는 반투과 전극으로 형성할 수 있다. 보호층(417)을 형성하는 경우, 패드 전극(414, 415, 416) 상에 안정된 투명 도전성 산화물이 위치하므로 부식이 방지되는 효과가 있다.
여기서, 투명도전성 산화물을 포함하는 제1층(417a) 및 제2층(417c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 제3도전층(416)과 반투과 금속층(417b) 사이에 구비된 제1층(417a)은 제3도전층(416)과 반투과 금속층(417b) 사이의 접착 스트레스를 감소시킬 수 있다. 또한, 최종적으로 내부식성이 좋은 투명 도전성 산화물인 제2층(417c)이 패드 전극(414, 415, 416)을 보호하므로 부식 환경에서 강건한 구조를 가질 수 있다.
한편, 반투과 금속층(417b)은 은(Ag), 은(Ag) 합금, 알루미늄(Al), 및 알루미늄(Al) 합금에서 선택된 적어도 하나 이상의 재료가 선택될 수 있다.
한편, 도 1에는 도시되어 있지 않으나, 본 실시예에 따른 유기 발광 표시 장치(1)는 픽셀영역(PXL1), 커패시터영역(CAP1), 및 트랜지스터영역(TR1)을 포함하는 표시 영역을 봉지하는 봉지 부재(미도시)를 더 포함할 수 있다. 봉지 부재는 글라스재를 포함하는 기판, 금속 필름, 또는 유기절연막 및 무기절연막이 교번하여 배치된 봉지 박막 등으로 형성될 수 있다.
도 2a 내지 2e는 도 1의 유기 발광 표시 장치(1)의 제조 공정을 간략히 나타낸 도면이다. 이하, 도 2a 내지 2e를 참조하여 본 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법을 설명한다.
도 2a는 본 실시예에 따른 유기 발광 표시 장치(1)의 제1마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 2a를 참조하면, 버퍼층(11)이 적층된 기판(10) 상의 트랜지스터 영역(TFT)에 박막 트랜지스터의 활성층(212), 및 커패시터 영역(CAP)에 커패시터 하부 전극(312)이 형성된다.
기판(10)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 구비될 수 있고, 상기 기판(10) 상에는 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위하여 SiO2 및/또는 SiNx 등을 포함하는 버퍼층(11)이 더 구비,될 수 있다.
상기 도면에는 도시되어 있지 않지만, 버퍼층(11) 상에는 반도체층(미도시)이 증착되고, 상기 반도체층(미도시) 상에 포토레지스터(미도시)를 도포한 후, 제1포토마스크(미도시)를 이용한 포토리소그라피 공정으로 상기 반도체층(미도시)을 패터닝하여 박막 트랜지스터의 활성층(212) 및 커패시터 하부 전극(312)으로 동시에 형성한다.
상기 포토리소그라피에 의한 제1마스크 공정은 노광장치(미도시)로 제1포토마스크(미도시)에 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거쳐 진행된다.
반도체층(미도시)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)으로 구비될 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
도 2b는 본 실시예에 따른 유기 발광 표시 장치(1)의 제2마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 2b를 참조하면, 도 2a의 제1마스크 공정의 결과물 상에 제1절연층(13)이 적층되고, 제1절연층(13) 상에 투명 도전물 및 금속을 포함하는 층(미도시)을 순차로 적층되고 이를 패터닝한다.
패터닝 결과, 제1절연층(13) 상의 픽셀 영역(PXL)에는 투명 도전물을 포함하는 제1화소 전극(114) 및 금속을 포함하는 제2화소 전극(115) 차례로 형성되고, 트랜지스터 영역(TFT)에는 투명 도전물을 포함하는 제1게이트 전극(214) 및 금속을 포함하는 제2게이트 전극(215) 차례로 형성되며, 커패시터 영역(CAP)에는 투명 도전물을 포함하는 커패시터 상부 전극(314)이 동시에 형성된다. 또한, 제1절연층(13) 상의 패드 영역(PAD)에는 투명 도전물을 포함하는 제1도전층(414) 및 금속을 포함하는 제2도전층(415)가 형성된다.
도 2b를 참조하면, 제1게이트 전극(214)과 제2게이트 전극(215)의 외측 식각면의 단부 형상이 동일하고, 제1화소 전극(114)과 제2화소 전극(115)의 외측 식각면의 단부 형상도 동일하다. 그러나 패드 영역(PAD)의 제1도전층(414) 및 제2도전층(415)의 식각면은 달리 형성된 것을 알 수 있다.
제1절연층(13)은 SiO2, SiNx 등을 단층 또는 복수층 포함할 수 있으며, 제1절연층(13)은 박막 트랜지스터의 게이트 절연막, 및 커패시터의 유전막 역할을 한다.
제1화소 전극(114), 제1게이트 전극(214), 커패시터 상부 전극(314) 및 제1도전층(414)을 형성하는 투명 도전층물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
제2화소 전극(115), 제2게이트 전극(215) 및 제2도전층(415)을 형성하는 금속은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
본 발명의 일 실시예에서, 상술한 바와 같이 제1도전층(414)와 제2도전층(415)의 식각면이 달라지도록 하기 위하여 제2마스크 공정에 하프톤(half-tone) 마스크를 제2포토마스크(미도시)로 사용할 수 있다. 또한, 이와 같인 하프톤 마스크는 제2게이트 전극(215)과 같은 금속층이 커패시터 상부 전극(314)의 상부에는 형성되지 않도록 할 수 있다.
상기와 같은 구조물 위에 이온 불순물을 도핑한다. 이온 불순물은 B 또는 P 이온을 도핑하는 데, 1×1015 atoms/㎠ 이상의 농도로 도핑하고, 반도체층으로 형성된 커패시터의 하부 전극(312) 및 박막 트랜지스터의 활성층(212)을 타겟으로 하여 도핑한다.
이에 따라 커패시터의 하부 전극(312)은 도전성이 높아짐으로써, 제1절연층(13) 및 커패시터 상부 전극(314)과 함께 MIM 커패시터를 형성해 커패시터의 용량을 증가시킬 수 있다.
또한, 게이트 전극(214, 215)을 셀프 얼라인(self align) 마스크로 사용하여 활성층(212)에 이온 불순물을 도핑함으로서 활성층(212)은 이온 불순물이 도핑된 소스 및 드레인 영역(212a, 212b)과 그 사이에 채널 영역(212c)을 구비하게 된다. 즉, 게이트 전극(214, 215)을 셀프 얼라인 마스크로 사용함으로써, 별도의 포토 마스크를 추가하지 않고 소스 및 드레인 영역(212a, 212b)을 형성할 수 있다.
도 2c는 본 실시예에 따른 유기 발광 표시 장치(1)의 제3마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 2c를 참조하면, 도 2b의 제2마스크 공정의 결과물 상에 제2절연층(15)이 적층되고, 제2절연층(15)을 패터닝하여 제1화소 전극(114)을 노출시키는 제1개구(15a), 제2화소 전극(115)을 노출시키는 제2개구(15b), 활성층(212)의 소스 영역(212a)을 노출시키는 제3개구(15c), 드레인 영역(212b)을 노출시키는 제4개구(15d), 및 제1, 제2도전층(414, 415)을 노출시키는 제5개구(15e)가 형성된다.
상기와 같이 다수의 개구(15a, 15b, 15c, 15d, 15e)를 형성하는 제2절연층(15)의 패터닝 후, 제1개구(15a)에 의해 노출된 제2화소 전극(115)이 추가로 제거된다. 별도의 마스크 공정의 추가 없이, 금속을 포함하는 제2화소 전극(115)을 식각할 수 있는 식각액의 투입으로 제2화소 전극(115)을 식각할 수 있다. 물론, 본 발명은 이에 한정되는 것은 아니며, 제2화소 전극(115)은 전술한 제2마스크 공정에서도 제거될 수 있다.
도 3c 및 도 3d는 도 2c 및 도 2d의 패드부를 각각 상측에서 바라본 구성을을 간략히 나타낸 도면이다.
도 3c를 참조하면, 도 2c의 패드부는 제2절연층이 양측을 감싸고 있고, 제2 절연층과 제1,2도전층(414, 415) 사이에 제1절연층(13)이 일부 노출된 것을 알 수 있다. 또한, 상술한 바와 같은 하프톤 마스크 공정에 의하여 제2도전층(415) 뿐만이 아니라 제1도전층(414)의 일부 영역이 노출된 것을 알 수 있다.
도 3c와 같이 노출된 제1 및 제2패드전극(414, 415) 상부에는 제3도전층(416)이 접하게 되고, 도 3d와 같이 제3도전층(416)은 보호층(417)에 의해 덮이게 된다. 결론적으로, 패드 영역(PAD)을 상측에서 바라봤을 때 패드 전극(414, 415, 416)은 노출되지 않으므로, 본 발명의 유기 발광 표시 장치(1)는 부식에 강건한 구조가 된다.
도 2d는 본 실시예에 따른 유기 발광 표시 장치(1)의 제4 및 제5마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 2d를 참조하면, 트랜지스터 영역(TFT)의 제2절연층(15)에 형성된 개구(15b, 15c, 15d)를 메우며 제2절연층(15) 상에 소스 및 드레인 전극(216a, 216b)이 형성되고, 패드 영역(PAD)에 형성된 제5 개구(15e)를 메우며 제1,2도전층(414, 415) 상에 소스 및 드레인 전극(216a, 216b)과 동일 재료인 제3도전층(416)이 제4마스크 공정에서 형성된다. 이때, 제3도전층(416)은 제2도전층(415)와 직접 접할 뿐만 아니라 제1도전층(414)와 직접 접하여서 접합력이 강화될 수 있다.
또한, 제5마스크 공정에 의해 패드 영역(PAD)의 제3도전층(416) 상부에는 부식을 방지하기 위한 보호층(417)이 형성된다. 보호층(417)은 도 1의 설명에서 상술한 바와 같이 투명 도전성 산화물을 포함하는 제1층(417a), 반투과 금속층(417b), 및 투명도전성 산화물을 포함하는 제2층(417c)을 포함하는 반투과 전극으로 형성될 수 있다.
투명도전성 산화물을 포함하는 제1층(417a) 및 제2층(417c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 한편, 반투과 금속층(417b)은 은(Ag), 은(Ag) 합금, 알루미늄(Al), 및 알루미늄(Al) 합금에서 선택된 적어도 하나 이상의 재료가 선택될 수 있다.
도 2e는 본 실시예에 따른 유기 발광 표시 장치(1)의 제6마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 2e를 참조하면, 도 2d의 제5마스크 공정의 결과물 상에 제3절연층(17)이 적층되고, 제3절연층(17)을 패터닝하여 제1화소 전극(114)의 상부를 노출시키는 제1개구(17a) 및 패드 영역(PAD)의 보호층(417)을 노출시키는 제2개구(17b)가 형성된다.
상기 개구(17a)는 발광 영역을 정의해주는 역할 외에, 화소 전극(114, 115) 의 가장자리와 대향 전극(119, 도 1 참조) 사이의 간격을 넓혀, 화소 전극(114, 115)의 가장자리에서 전계가 집중되는 현상을 방지함으로써 화소 전극(114, 115)과 대향 전극(119)의 단락을 방지하는 역할을 한다. 또한, 발광층(118, 도 1 참조)과 광반사부 사이에 제3절연층(17)이 개재되어 발광층(118)과 광반사부가 직접 접촉함으로써 발생할 수 있는 단락을 방지할 수 있다. 이와 같은 제3절연층(17)은 유기 절연막 또는 무기 절연막으로 형성될 수 있다.
상술한 바와 같은 유기 발광 표시 장치(1, 도 1 참조)는 패드 영역(PAD)의 상층에 투명 도전성 산화물, 반투과 금속, 및 투명도전성 산화물이 교차로 형성되는 보호층(417)을 형성함으로써 패드 전극(414, 415, 416)의 부식을 방지하면서도, 컨택 저항을 감소시킬 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 4에 의해 도시되는 실시예는 도 1의 실시예의 변형예이므로, 도 1의 구성과 일치하는 구성에 대해서는 설명을 생략하고 특징적인 구성만을 아래에서 상술하기로 한다.
도 4를 참조하면, 도 1의 실시예와 달리 제2도전층(415)이 없는 부분에만 제2절연층(15)을 제거하여 제3도전층(416)이 제1도전층(414)과 직접 접촉되도록 한 것을 알 수 있다. 도 4의 실시예와 같이 투명 전극인 제1도전층(414)이 제3도전층(416)과 직접 접하는 경우 접착력이 강화될 수 있다. 한편, 제3도전층(416)은 패드 영역(PAD)의 상부에는 직접 연결되지 않는 대신, 제2도전층(415)과 제3도전층(416)은 패드 영역(PAD)의 외부에서 연결될 수 있다.
도 5는 도 4의 유기 발광 표시 장치의 패드 영역을 상부에서 바라본 도면이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 유기 발광 표시 장치(1)의 패드 영역(PAD)을 제2절연층(15)까지 적층한 후 상측에서 바라본 것을 도시한 도면이다. 도 5에서 알 수 잇는 바와 같이, 제2절연층은 제1도전층(414)의 일부만을 노출시키도록 패터닝되고, 제2도전층(415)은 노출되지 않으므로 제2절연층(15) 상부에 제3도전층(416)이 형성되는 경우, 제3도전층(416)은 제1도전층(414)에만 접촉하게 된다.
도 1의 실시예와 마찬가지로, 제3도전층(416) 상에는 보호층(417)이 형성되어 패드 전극의 부식을 방지한다.
도 6는 본 발명의 다른 일 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 6에 의해 도시되는 실시예는 도 1의 실시예의 변형예이므로, 도 1의 구성과 일치하는 구성에 대해서는 설명을 생략하고 특징적인 구성만을 아래에서 상술하기로 한다.
도 6을 참조하면, 도 1의 실시예와 달리 제2절연층(15)을 패터닝할 때 제2도전층(415)의 외곽이 아닌 제2도전층(415)의 상부에 형성함으로써, 측면으로 부식액(etchant) 혹은 습기 등이 침투하여 제2도전층(415)이 부식되는 것을 방지할 수 있다.
도 7은 도 6의 유기 발광 표시 장치의 패드 영역을 상부에서 바라본 도면이다.
도 7은 본 발명의 일 실시예에 따른 도 6의 유기 발광 표시 장치(1)의 패드 영역(PAD)을 제2절연층(15)까지 적층한 후 상측에서 바라본 것을 도시한 도면이다.
도 7을 참조하면, 제1 및 제2도전층(414, 415)가 일부 노출되고, 도 1가 달리 제1절연층(13)의 일부가 노출되지 않은 것을 알 수 있다. 따라서, 제2도전층(415)의 측면이 외부에 노출되지 않고 제2절연층(15)에 의해 보호되고 있으므로 측면의 이물 침투에 의한 부식을 방지할 수 있다..
본 발명의 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 본 발명에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 본 발명에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 본 발명이 한정되는 것은 아니다. 본 발명에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 본 발명을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 본 발명의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항과 한정된 실시예 및 도면에 의하여 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위하여 제공된 것일 뿐, 본 발명이 상기 실시예에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정과 변경을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위는 본 발명의 사상의 범주에 속한다고 할 것이다.
1: 유기 발광 표시 장치
10: 기판 11: 버퍼층
13: 제1절연층 15: 제2절연층
16: 제4절연층 17: 제3절연층
114: 제1화소 전극 115: 제2화소 전극
116: 광반사부 118: 발광층
119: 대향 전극 212: 활성층
212a: 소스 영역 212b: 드레인 영역
212c: 채널 영역 214: 제1게이트 전극
215: 제2게이트 전극 216a: 소스 전극
216b: 드레인 전극 312: 커패시터 하부 전극
314: 커패시터 상부 전극 PXL: 픽셀 영역
TFT: 트랜지스터 영역 CAP: 커패시터 영역

Claims (20)

  1. 기판 상에 배치된 박막 트랜지스터의 활성층;
    제1절연층을 사이에 두고, 투명 도전물 혹은 금속의 적층 구조로 이루어진 박막 트랜지스터의 게이트 전극;
    제2절연층을 사이에 두고, 상기 활성층에 전기적으로 연결된 박막 트랜지스터의 소스 전극 및 드레인 전극;
    상기 제1절연층 상에 배치되고, 투명 도전물로 구비된 제1도전층;
    상기 제1도전층 상에 배치되고, 금속으로 구비된 제2도전층;
    상기 소스 전극 및 드레인 전극과 동일한 재료로 구비되고, 상기 제2도전층 상부에 배치되고 상기 제1도전층과 연결되는 제3도전층; 및
    투명도전성 산화물을 포함하고, 상기 제3도전층 상에 배치되는 보호층;
    을 포함하는 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 게이트 전극은 투명 도전물로 구비된 제1게이트 전극, 및 금속으로 구비된 제2게이트 전극이 순차로 적층된 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제1항에 있어서,
    상기 제2도전층은 상기 제1도전층의 일부를 노출시키도록 패터닝되는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제1항에 있어서,
    상기 제3도전층은 상기 제1도전층, 제2도전층 및 제1도전층의 외곽에 위치한 제1절연층의 일부와 모두 접촉하는 것을 특징으로 하는 유기 발광 표시 장치 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제1항에 있어서,
    상기 제2도전층과 상기 제3도전층 사이에는 상기 제2절연층이 배치되고,
    상기 제3도전층은 상기 제2절연층을 사이에 두고 상기 제1도전층과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제1항에 있어서,
    상기 제2절연층은 상기 제2도전층의 외곽 측면을 모두 감싸고,
    상기 제3도전층은 상기 제1도전층 및 제2도전층의 일부와 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 투명도전성 산화물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)를 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제1항에 있어서,
    상기 보호층은 반투과 금속층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제8항에 있어서,
    상기 보호층은 은(Ag), 은(Ag) 합금, 알루미늄(Al), 및 알루미늄(Al) 합금에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제8항에 있어서,
    상기 보호층은 투명도전성 산화물, 반투과 금속층, 투명도전성 산화물의 순차적인 적층 구조인 것을 특징으로 하는 유기 발광 표시 장치.
  11. 삭제
  12. 제1항에 있어서,
    상기 활성층은 이온 불순물이 도핑된 반도체를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제12항에 있어서,
    상기 반도체는 비정질 실리콘 또는 결정질 실리콘을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제2항에 있어서,
    상기 활성층과 동일 재료를 포함하고, 상기 활성층과 동일층에 배치된 커패시터 하부 전극, 및 상기 제1게이트 전극과 동일 재료를 포함하고 상기 제1절연층 상에 배치된 커패시터 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 기판 상에 활성층을 형성하는 제1마스크 공정;
    상기 활성층 상에 제1절연층, 투명도전물 및 금속을 차례로 적층하고, 상기 투명도전물 및 금속을 패터닝하여 박막 트랜지스터의 게이트 전극과, 패드 영역에 투명 도전물을 포함하는 제1도전층 및 금속을 포함하는 제2도전층을 동시에 형성하는 제2마스크 공정;
    제2마스크 공정의 결과물 상에 제2절연층을 형성하고, 상기 제2절연층을 패터닝하여 상기 활성층의 소스 및 드레인 영역 및 상기 제1도전층을 노출시키는 개구를 형성하는 제3마스크 공정;
    상기 제3마스크 공정의 결과물 상에 금속층을 형성하고, 상기 금속층을 패터닝하여 상기 소스 및 드레인 영역과 접속하는 소스 및 드레인 전극, 및 상기 제1도전층과 접속하는 제3도전층을 동시에 형성하는 제4마스크 공정;
    상기 제4마스크 공정의 결과물 상에 투명도전성 산화물층을 형성하고, 상기 투명도전성 산화물층을 패터닝하여 상기 제3도전층 상에 보호층을 형성하는 제5마스크 공정;
    을 포함하는 유기 발광 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 제2마스크 공정에서,
    상기 제2도전층은 상기 제1도전층의 일부를 노출시키도록 패터닝되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 제3마스크 공정에서,
    상기 제1도전층, 제2도전층 및 제1도전층의 외곽에 위치한 제1절연층의 일부가 노출되도록 패터닝되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  18. 제15항에 있어서,
    상기 제3마스크 공정에서,
    상기 제1도전층 및 제2도전층의 일부가 노출되도록 패터닝되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  19. 제15항에 있어서,
    상기 보호층은 투명도전성 산화물, 반투과 금속층, 투명도전성 산화물의 순차적인 적층 구조인 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  20. 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    화소 전극, 대향 전극 및 유기발광층을 포함하는 발광부;
    패드 전극; 및 패드 전극 상부에 보호층이 배치된 패드부;
    를 포함하는 유기 발광 표시 장치에 있어서,
    상기 패드 전극은,
    제1절연층 상에 배치되고, 투명 도전물을 포함하는 제1도전층;
    상기 제1도전층 상에 배치되고, 금속을 포함하는 제2도전층;
    상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료를 포함하고, 상기 제2도전층 상부에 배치되고 상기 제1도전층과 연결되는 제3도전층;을 포함하며,
    상기 보호층은 투명도전성 산화물, 반투과 금속층, 투명도전성 산화물의 순차적인 적층 구조인 것을 특징으로 하는 유기 발광 표시 장치.
KR1020130016056A 2013-02-14 2013-02-14 유기 발광 표시 장치 및 그 제조 방법 KR102047004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130016056A KR102047004B1 (ko) 2013-02-14 2013-02-14 유기 발광 표시 장치 및 그 제조 방법
US13/938,412 US8901550B2 (en) 2013-02-14 2013-07-10 Organic light-emitting display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130016056A KR102047004B1 (ko) 2013-02-14 2013-02-14 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140102564A KR20140102564A (ko) 2014-08-22
KR102047004B1 true KR102047004B1 (ko) 2019-11-21

Family

ID=51296870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130016056A KR102047004B1 (ko) 2013-02-14 2013-02-14 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8901550B2 (ko)
KR (1) KR102047004B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20150028449A (ko) * 2013-09-06 2015-03-16 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP6056082B2 (ja) * 2013-10-30 2017-01-11 株式会社Joled 表示装置および電子機器
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
CN104199577B (zh) * 2014-09-25 2017-02-15 深圳市华星光电技术有限公司 显示面板向触控面板提供同步信号的方法及电路
KR102295537B1 (ko) * 2014-09-30 2021-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102545253B1 (ko) 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) * 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN107887405A (zh) * 2016-09-30 2018-04-06 群创光电股份有限公司 有机电激发光显示面板
KR102036293B1 (ko) * 2017-03-22 2019-10-24 동우 화인켐 주식회사 전극 접속 구조물 및 터치 센서
CN107093610B (zh) * 2017-05-24 2020-09-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN109659323B (zh) * 2018-12-18 2020-12-25 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
KR102694186B1 (ko) * 2019-06-21 2024-08-12 삼성디스플레이 주식회사 표시 장치 및 그 표시 장치의 제조 방법.
KR20210131508A (ko) * 2020-04-23 2021-11-03 삼성디스플레이 주식회사 디스플레이 장치
KR20220088574A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101677264B1 (ko) 2010-04-30 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101714026B1 (ko) 2010-07-02 2017-03-09 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101764272B1 (ko) * 2010-12-02 2017-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20140059576A (ko) * 2012-11-08 2014-05-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이 장치

Also Published As

Publication number Publication date
US20140225071A1 (en) 2014-08-14
KR20140102564A (ko) 2014-08-22
US8901550B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
KR102047004B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102077143B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101372852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101746617B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101837625B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101797095B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101881895B1 (ko) 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR101777246B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101714026B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US8759836B2 (en) Thin film transistor array substrate, organic light-emitting display device including the same and method of manufacturing the thin film transistor array substrate
KR101692954B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR102369300B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9698206B2 (en) Organic light-emitting display apparatus
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US20130112976A1 (en) Thin-film transistor array substrate, organic light-emitting display including the same, and method of manufacturing the same
TWI540735B (zh) 薄膜電晶體陣列基板、包含該薄膜電晶體陣列基板的有機發光顯示器及其製造方法
KR20130050165A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102393371B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102081289B1 (ko) 유기 발광 표시 장치
KR102349285B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140137948A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법
KR20140140989A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160044171A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101944916B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9627620B2 (en) Organic light-emitting diode display and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant