JP5138633B2 - 配線の接触構造の製造方法 - Google Patents

配線の接触構造の製造方法 Download PDF

Info

Publication number
JP5138633B2
JP5138633B2 JP2009114497A JP2009114497A JP5138633B2 JP 5138633 B2 JP5138633 B2 JP 5138633B2 JP 2009114497 A JP2009114497 A JP 2009114497A JP 2009114497 A JP2009114497 A JP 2009114497A JP 5138633 B2 JP5138633 B2 JP 5138633B2
Authority
JP
Japan
Prior art keywords
film
wiring
contact
gate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009114497A
Other languages
English (en)
Other versions
JP2009182343A (ja
Inventor
リン，スン−テック
ホン，ムン−ピョ
ロ，ナム−ソック
ソン，ヨン−ゾー
クワック，サン−キ
チョイ，クワォン−ヨン
ソン，クン−キュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009182343A publication Critical patent/JP2009182343A/ja
Application granted granted Critical
Publication of JP5138633B2 publication Critical patent/JP5138633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、配線の接触構造及びその製造方法に関する。
一般に半導体装置の配線は信号を伝達する手段として用いられるため、信号遅延を最少化することが要求される。ここで、信号遅延を防止するために、配線は低抵抗を有する金属物質、特にアルミニウム（Ａｌ）やアルミニウム合金（Ａｌ ａｌｌｏｙ）などのようなアルミニウム系金属物質を使用することが一般的である。しかし、アルミニウムやアルミニウム合金の配線は物理的、化学的特性が脆いため、他の導電物質と連結される際に接触部で腐蝕が発生し、半導体素子の特性を低下させる問題がある。特に、液晶表示装置のように、透明な導電物質であるＩＴＯを使用して画素電極を形成する場合に、ＩＴＯとアルミニウムやアルミニウム合金の配線と接する接触部でアルミニウムやアルミニウム合金の配線が腐食する。このような問題を解決するために、ＩＴＯの代わりにアルミニウム系の配線と接しても腐蝕が発生しないＩＺＯを画素電極として形成する技術が開発されているが、ＩＺＯの場合は接触部における接触抵抗が増加する問題がある。
本発明が目的とする技術的課題は、低抵抗物質からなると同時に低抵抗の接触特性を有する配線の接触構造及びその製造方法の提供にある。本発明の他の課題は、接触特性の良い配線の接触構造を含む薄膜トランジスタ基板及びその製造方法を提供することにある。
このような問題点を解決するために、本発明では、配線にアルミニウムやアルミニウム合金の導電膜を含めて形成し、接触部で接触孔を通じて側壁が露出されるように形成するか、または二重膜のうち一つに開口部を形成して他の膜を露出させる。この時、接触孔を通じて配線と連結されるＩＺＯの導電層が、接触孔での段差によって断線しないように接触孔の境界線とこれと隣接した配線の境界線との間隔が２μｍ範囲を超えないことが好ましい。
まず、本発明による配線の接触構造及びその製造方法において、基板上部に第１導電層により配線を形成し、その上部に絶縁膜を積層する。次に、絶縁膜をパターニングして配線の側壁を露出する接触孔を形成し、絶縁膜上に接触孔を通じて配線の側壁と接触する第２導電層を形成する。この時、第１導電層は低抵抗を有するアルミニウムやアルミニウム合金の上部膜と、ＩＺＯと低い接触抵抗を有するモリブデンやモリブデン合金またはクロムの下部膜とで形成されることが好ましい。第２導電層はＩＺＯで形成することが好ましい。
また、配線の外に位置する接触孔の境界線とこれと隣接した配線の境界線との間隔は２μｍ以内であるように接触孔を形成するのが好ましい。
また、本発明による他の配線の接触構造及びその製造方法において、基板上に開口部を有する配線を形成し、配線を覆う絶縁膜を積層する。次に、絶縁膜をパターニングして開口部を露出する接触孔を形成し、絶縁膜上に接触孔を通じて配線と接触する第１導電層を形成する。ここで、配線は、アルミニウムやアルミニウム合金の上部膜とモリブデンやモリブデン合金またはクロムの下部膜からなる第２導電層で形成し、第１導電層はＩＺＯで形成するのが好ましい。この時、開口部は上部膜にのみ形成し、開口部は４μｍ×４μｍ以下の面積を有するように形成することが良い。
上部膜及び下部膜は、一つの感光膜パターンを用いた写真エッチング工程で形成できる。
このような本発明による配線の接触構造及びその製造方法は、薄膜トランジスタ基板及びその製造方法に適用することができる。
本発明による薄膜トランジスタ基板には、絶縁基板上にゲート配線が形成されており、ゲート配線を覆うゲート絶縁膜及びその上に半導体層が形成されている。ゲート絶縁膜上にはデータ配線が形成され、その上部には半導体層を覆う保護膜が形成されている。ゲート絶縁膜または保護膜上には、少なくともゲート配線またはデータ配線の外に一部の境界線が位置し、ゲート配線またはデータ配線の側壁を露出するゲート絶縁膜または保護膜の第１接触孔を通じてゲート配線またはデータ配線の側壁と接触している透明導電膜パターンが形成されている。
ここで、ゲート配線またはデータ配線は、クロムまたはモリブデンやモリブデン合金の下部膜とアルミニウムやアルミニウム合金の上部膜からなり、ゲート絶縁膜及び保護膜は窒化ケイ素からなり、透明導電膜パターンはＩＺＯからなることが好ましい。
ゲート配線は横方向に延びているゲート線、ゲート線と連結されているゲート電極及び外部から走査信号の伝達を受けてゲート線に伝達するゲートパッドを含み、データ配線は縦方向に延びているデータ線、データ線と連結されているソース電極、ソース電極と分離されゲート電極を中心にソース電極と対向し、第１接触孔を通じて側壁が露出されているドレーン電極及び外部から映像信号の伝達を受けてデータ線に伝達するデータパッドを含む。
この時、保護膜は、データパッドを露出する第２接触孔及びゲート絶縁膜と共にゲートパッドを露出させる第３接触孔を有し、第１乃至第３接触孔の大きさは４μｍ×４μｍ以上、１０μｍ×１０μｍ以下であるのが好ましい。透明導電膜パターンは、ドレーン電極の側壁と接触される。そして、画素電極は、第２及び第３接触孔を通じてデータパッド及びゲートパッドと各々連結されている補助データパッドまたは補助ゲートパッドと接触されている。この時、第２または第３接触孔では、データパッドまたはゲートパッドの側壁が露出されており、補助データパッドまたは補助ゲートパッドは少なくともデータパッド及びゲートパッドの側壁と接触されているのが好ましい。
このような本発明による薄膜トランジスタ基板の製造方法において、まず、絶縁基板上にゲート線、ゲート線と連結されているゲート電極を含むゲート配線を形成する。次に、ゲート配線を覆うゲート絶縁膜及びその上に半導体層を順次に形成し、ゲート線と交差するデータ線、データ線と連結され、ゲート電極に隣接するソース電極及びゲート電極に対してソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する。次いで、保護膜を積層しパターニングして、少なくともドレーン電極の外に境界線が位置しドレーン電極の側壁を露出する第１接触孔を形成し、保護膜上に少なくともドレーン電極の側壁と接触する画素電極を形成する。
ここで、データ配線及び半導体層は、部分的に厚さが異なる感光膜パターンを用いた写真エッチング工程で共に形成でき、感光膜パターンは第１の厚さを有する第１部分、第１の厚さより厚い第２部分、厚さを有しない第３部分を含むことが好ましい。
写真エッチング工程で感光膜パターンは、第１領域、第１領域より低い透過率を有する第２領域及び第１領域より高い透過率を有する第３領域を含む光マスクを用いて形成される。そして、写真エッチング工程において、第１部分はソース電極とドレーン電極との間、第２部分はデータ配線上に位置するように形成することが好ましい。
第１乃至第３領域の透過率を異ならせて調節するために、光マスクには半透明膜または露光器の分解能より小さいスリットパターンが形成されており、第１部分の厚さは第２部分の厚さに対して１／２以下にすることが好ましい。半導体層とデータ配線との間に抵抗性接触層を形成でき、データ配線と接触層及び半導体層を一つのマスクを用いて形成できる。
本発明によれば、接触部から配線の側壁傾斜面を露出させ、ＩＺＯ膜との接触抵抗が低い導電膜とＩＺＯ膜とを接触させて、配線とＩＺＯ膜の接触抵抗を最少化し、接触部の信頼性を確保できる。また、低抵抗のアルミニウムやアルミニウム合金を含む導電膜を含む配線を形成することで、大画面、高精細の製品特性を向上させることができる。そして、製造工程を単純化して液晶表示装置用薄膜トランジスタ基板を製造するので、製造工程を単純化し、製造費用を削減できる。
本発明の実施例における配線の接触構造を示すものである（１）。 本発明の実施例における配線の接触構造を示すものである（２）。 本発明の実施例における配線の接触構造を示すものである（３）。 本発明の実施例における配線の接触構造を示すものである（４）。 本発明の実施例における配線の接触構造を示すものである（５）。 本発明の実施例における配線の接触構造を示すものである（６）。 本発明の実施例における配線の接触構造を示すものである（７）。 本発明の実施例における配線の接触構造を示すものである（８）。 本発明の実施例における配線の接触構造を示すものである（９）。 本発明の実施例における配線の接触構造を示すものである（１０）。 本発明の実施例における配線の接触構造を示すものである（１１）。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板を示すものである。 図４に示した薄膜トランジスタ基板のＩＶ-ＩＶ線に沿った断面図である。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図６ＡのＶＩｂ-ＶＩｂ’線に沿った断面図である。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図７ＡのＶＩＩｂ-ＶＩＩｂ’線に沿った断面図で、図６Ｂの次の工程を示すものである。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図８ＡのＶＩＩＩｂ-ＶＩＩＩｂ’線に沿った断面図で、図７Ｂの次の工程を示すものである。 本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順によって示した薄膜トランジスタ基板の配置図である。 図９ＡのＩＸｂ-ＩＸｂ’線に沿った断面図で、図８Ｂの次の工程を示すものである。 本発明の実施例による液晶表示装置用薄膜トランジスタ基板の周辺領域に形成されたテストパターンの接触抵抗を測定した結果を示す表である。 本発明の第２の実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図１１に示した薄膜トランジスタ基板のＸＩＩ-ＸＩＩ’線に沿った断面図である。 図１１に示した薄膜トランジスタ基板のＸＩＩＩ-ＸＩＩＩ’線に沿った断面図である。 本発明の第２の実施例によって製造する初工程での薄膜トランジスタ基板の配置図である。 図１４ＡのＸＩＶｂ-ＸＩＶｂ’線に沿った断面図である。 図１４ＡのＸＩＶｃ-ＸＩＶｃ’線に沿った断面図である。 図１４ＡのＸＩＶｂ-ＸＩＶｂ’線に沿った断面図で、図１４Ｂの次の工程を示す。 図１４ＡのＸＩＶｃ-ＸＩＶｃ’線に沿った断面図で、図１４Ｃ次の工程を示す。 図１５Ａ及び１５Ｂの次の工程の薄膜トランジスタ基板の配置図である。 図１６ＡのＸＶＩｂ-ＸＶＩｂ’線に沿った断面図である。 図１６ＡのＸＶＩｃ-ＸＶＩｃ’線に沿った断面図である。 図１６ＡのＸＶＩｂ-ＸＶＩｂ’線に沿った断面図で、図１６Ｂの次の工程を工程順によって示すものである。 図１６Ａの及びＸＶＩｃ-ＸＶＩｃ’線に沿った断面図で、１６Ｃの次の工程を工程順によって示すものである。 図１６ＡのＸＶＩｂ-ＸＶＩｂ’線に沿った断面図で、図１７Ｂの次の工程を工程順によって示すものである。 図１６Ａの及びＸＶＩｃ-ＸＶＩｃ’線に沿った断面図で、１７Ｃの次の工程を工程順によって示すものである。 図１６ＡのＸＶＩｂ-ＸＶＩｂ’線に沿った断面図で、図１８Ｂの次の工程を工程順によって示すものである。 図１６Ａの及びＸＶＩｃ-ＸＶＩｃ’線に沿った断面図で、１８Ｃの次の工程を工程順によって示すものである。 図１９Ａ及び図１９Ｂの次の工程の薄膜トランジスタ基板の配置図である。 図２０ＡのＸＸｂ-ＸＸｂ’線に沿った断面図である。 図２０ＡのＸＸｃ-ＸＸｃ’線に沿った断面図である。
添付した図面を参照して本発明の実施例よる配線の接触構造及びその製造方法と、これを含む薄膜トランジスタ基板及びその製造方法に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図１Ａ乃至図３Ｅは、本発明の実施例に配線の接触構造を示した図面である。ここで、図１Ａ、図２Ａ、図２Ｃ及び図３Ａ乃至図３Ｅは、配線の接触構造を示す配置図であり、図１Ｂ、図２Ｂ及び図２Ｄは、各々図１Ａ、図２Ａ及び図３ＣのＩｂ-Ｉｂ’、ＩＩｂ-ＩＩｂ’及びＩＩｄ-ＩＩｄ’線に沿った断面図である。
半導体装置、特に信号を伝達する配線として信号の遅延を最少化するためには、１５μΩｃｍ以下の低い比抵抗を有するアルミニウムやアルミニウム合金の金属物質が適する。この時、配線は外部から信号を受けたり、外部に信号を伝達するために他の導電層と連結されるが、製造過程で他の導電物質との接触抵抗が小さいことが要求される。このために、本発明の実施例による配線の接触構造製造方法では、図１Ａ及び図１Ｂのように、基板１０上にモリブデンやモリブデン合金またはクロムなどのようにＩＺＯと低い接触抵抗を有する導電物質の下部膜１１１と、低抵抗を有するアルミニウムやアルミニウム合金からなる上部膜１１２を含む第１導電層１１を積層しパターニングし、配線を形成し、配線１１を覆う絶縁膜１２を積層する。次に、絶縁膜１２をパターニングして配線１１を露出する接触孔１３を形成し、絶縁膜１２の上に接触孔１３を通じて配線１１と直接連結され、ＩＺＯからなる第２導電層１４を形成する。この時、絶縁膜１２の接触孔１３は、配線１１の側壁境界面、特に下部膜１１１の側壁境界面が十分露出されるように形成し、ＩＺＯ膜１４と下部膜１１１が十分に接するように接触部を形成する。ここで、接触孔１３を通じて配線１１と連結される第２導電層１４が、接触孔１３の段差または配線１１下部のアンダーカット現象によって断線されることを防止できるように、接触孔１３から露出された配線１１の境界線とこれに隣接した接触孔１３の境界線との間の間隔（ｄ）が２μｍ範囲を超えないように接触孔１３を形成することが好ましい。
また、本発明の他の実施例による配線の接触構造及びその製造方法では、図２Ａ及び図２Ｂのように、第１導電層の配線１１の上部膜１１２に少なくとも一つ以上の開口部１５を形成し、配線１１を覆う絶縁膜１２をパターニングし、開口部１５を露出して接触孔１３を形成する。次に、開口部１５で配線１１の下部膜１１１と接触する第２導電層１４を形成する。この時、開口部１５の面積は４×４μｍ以下で形成するのが好ましい。このように開口部１５を小さく形成すれば、上部膜１１２と下部膜１１１を一つのマスクで形成できる。つまり、互いに異なるパターンの上部膜１１２と下部膜１１１をパターニングする時、まず写真エッチング工程で感光膜パターンをエッチングマスクとして、上部膜１１２を形成する。次いで、残った感光膜パターンまたは上部膜１１２をエッチングマスクとして下部膜１１１をエッチングする。この時、開口部１５の面積は４×４μｍ以下と非常に小さいため、開口部１５におけるエッチング速度が非常に遅く、下部膜１１１は完全に除去されず残る。こうして、互いに異なる模様の上部膜１１２と下部膜１１１を一つの感光膜パターンを用いる写真エッチング工程で形成できる。
さらに、本発明の他の実施例による配線の接触構造及びその製造方法において、下部膜１１１と第２導電層１４の接触面積を確保するために、図２Ｃ及び図２Ｄのように、上部膜１１２の周囲外部に下部膜１１１の上部面が露出するように形成し、配線１１の側面を階段構造に形成することもできる。この時、互いに異なるパターンの上部膜１１２と下部膜１１１を一つの感光膜パターンでパターニングする方法として、スリットパターンまたは半透明膜を用いたり、リフロー工程を用いて、周縁が他の部分より薄い配線用感光膜パターンを形成した後、二重でエッチングする方法が挙げられる。これに関しては、後に４枚マスクを用いた薄膜トランジスタアレイ基板の製造工程で具体的に説明する。
一方、図３Ａ乃至図３Ｄのように、配線１１と接触孔１３の誤整列マージンを有することができるように配線１１または接触孔１３を多様に変形でき、図３Ｅのように、配線１１の開口部１５を多数形成できる。
このような配線の接触構造及びその製造方法は、液晶表示装置用薄膜トランジスタ及びその製造方法にも適用できる。
以下、このような本発明による配線の接触構造を含む液晶表示装置用薄膜トランジスタ基板及び製造方法について図面を参照して詳細に説明する。まず、図４及び図５を参照して本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図４は、本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板であり、図５は、図４に示した薄膜トランジスタ基板のＶ-Ｖ’線に沿った断面図である。
絶縁基板１０上に、低抵抗を有するアルミニウムやアルミニウム合金の金属物質からなるゲート配線が形成されている。ゲート配線は横方向に延びているゲート線２２、ゲート線２２の端に連結され外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
基板１０上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
ゲート電極２６のゲート絶縁膜３０上には、非晶質シリコンなどの半導体からなる半導体層４０が島状に形成されており、半導体層４０の上には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗接触層５５、５６が各々形成されている。
抵抗接触層５５、５６及びゲート絶縁膜３０上には、アルミニウム（Ａｌ）やアルミニウム合金（Ａｌ ａｌｌｏｙ）、モリブデン（Ｍｏ）やモリブデン-タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などの金属または導電体からなるデータ配線６２、６５、６６、６８が形成されている。データ配線は縦方向に形成され、ゲート線２２と交差して画素領域を定義するデータ線６２、データ線６２に連結され抵抗接触層５４の上部まで延びているソース電極６５、データ線６２の一端に連結され外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されゲート電極２６に対してソース電極６５の反対側の抵抗接触層５６上に形成されているドレーン電極６６を含む。
データ配線６２、６５、６６、６８は、アルミニウムやアルミニウム合金の単一膜で形成するのが好ましいが、二重層以上で形成しても良い。二重層以上で形成する場合には、一つの層は低抵抗物質で形成し、他の層は別の物質、特にＩＺＯと低い接触抵抗を有する物質で作製することが好ましい。例として、Ａｌ（またはＡｌ合金）/ＣｒまたはＡｌ（またはＡｌ合金）/Ｍｏ（またはＭｏ合金）などが挙げられ、本発明の実施例でデータ配線６２、６５、６６、６８は、クロムの下部膜６０１とアルミニウム-ネオジム合金の上部膜６０２の二重膜で形成されている。
データ配線６２、６５、６６、６８及びこれらで覆われない半導体層４０上には窒化ケイ素からなる保護膜７０が形成されている。
保護膜７０には、ドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。ここで、接触孔７６はドレーン電極６６の境界線が露出されるように形成され、ドレーン電極６８の下部膜６０１と上部膜６０２の側壁が全て接触孔７６を通じて露出されている。この時、接触孔７６及びデータ配線６６は、図３Ａ乃至図３Ｅのように様々な形になることができ、特にドレーン電極６６を露出する接触孔７６は１０μｍ×１０μｍ以下、４μｍ×４μｍ以上であるのが好ましい。また、パッド２４、６８を露出する接触孔７４、７８もパッドの境界線が露出されるように形成することができ、接触部の接触抵抗を最少化するために接触孔７６より大きく形成することが好ましい。
保護膜７０上には、接触孔７６を通じてドレーン電極６６と電気的に連結され画素に位置する画素電極８２が形成されている。ここで、画素電極８２は、接触孔７６から露出されたドレーン電極６６の側壁、特にドレーン電極６６の下部膜６０１の側壁と十分に接触している。このような本発明の実施例による構造において、接触部の接触抵抗は良好なものと測定されている。これに関しては次の製造方法の記載で具体的に説明する。
また、保護膜７０上には、接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。画素電極８２と補助ゲート及びデータパッド８６、８８はＩＺＯで形成されている。ここで、画素電極８２は図４及び図５のように、ゲート線２２と重なって維持蓄電器を構成し、保持容量が不足した場合にはゲート配線２２、２４、２６と同一層に保持容量用配線を追加することもできる。
以下、このような本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図４及び図５、図６Ａ乃至図９Ｂを参照して詳細に説明する。
まず、図６Ａ及び６Ｂに示すように、基板１０上に低抵抗を有するアルミニウムやアルミニウム合金のうち、２ａｔ％のＮｄを含むＡｌ-Ｎｄを含む標的を利用して２，５００Å程度の膜厚に１５０℃程度でスパッタリングで積層しパターニングして、ゲート線２２、ゲート電極２６及びゲートパッド２４を含み、テーパ構造を有する横方向のゲート配線を形成する。
次に、図７Ａ及び図７Ｂに示すように、窒化ケイ素からなるゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の３層膜を連続積層し、マスクを用いたパターニング工程で半導体層４０とドーピングされた非晶質シリコン層５０をパターニングして、ゲート電極２６と対向するゲート絶縁膜３０上に半導体層４０と抵抗接触層５０を形成する。ここで、ゲート絶縁膜３０は、窒化ケイ素を２５０〜４００℃の温度範囲、２，０００〜５，０００Å程度の膜厚に積層して形成することが好ましい。
次に、図８Ａ乃至図８Ｂに示すように、モリブデンやモリブデン合金またはクロムなどからなる下部膜６０１を５００Å程度の膜厚に、低抵抗を有するアルミニウムやアルミニウム合金のうち、２ａｔ％のＮｄを含むＡｌ-Ｎｄ合金の標的を利用して上部膜６０２を１５０℃程度で２，５００Å程度の膜厚さにスパッタリングで順次に積層する。その後、マスクを用いた写真工程でパターニングして、テーパ構造を有するデータ配線を形成する。データ配線としては、ゲート線２２と交差するデータ線６２、データ線６２と連結されゲート電極２６上部まで延びているソース電極６５、データ線６２は一側端に連結されているデータパッド６８及びソース電極６４と分離されており、ゲート電極２６を中心にソース電極６５と対向するドレーン電極６６を含む。ここで、上部膜６０２及び下部膜６０１は、両方湿式エッチングでエッチングすることができる。また、上部膜６０２は湿式エッチングで、下部膜６０１は乾式エッチングでエッチングすることもでき、下部膜６０１がモリブデンやモリブデン合金膜である場合には、上部膜６０２と一つのエッチング条件でパターニングすることができる。また、ドレーン電極６６の上部膜６０２にのみ開口部を形成し、最終的に図２Ａ及び図２Ｂのような接触構造を形成することもできる。この開口部の面積を４μｍ×４μｍ以下と小さく形成し、マスクを用いる写真エッチング工程を別途追加しないことが好ましい。
そして、この後形成されるＩＺＯ膜と下部膜６０１とが十分に接触できるように下部膜６０１が上部膜６０２の下部にアンダーカットされることを防止することや、下部膜６０１が上部膜６０２の外に出るように形成することが好ましい。このために、モリブテンやモリブデン合金で下部膜６０１を形成する場合には、下部膜６０１と上部膜６０２の膜厚の比を１：５以上で積層し、ＤＩＰモードで実施して電池反応を最適化し、下部膜がアンダーカットされることを防止する。また、下部膜６０１をクロムで形成する場合には、下部膜６０１を５００Å以下の膜厚さで積層し、洗浄工程または感光膜を除去する工程でアルミニウムやアルミニウム合金の上部膜６０２一部を除去する条件を適用し、クロムの下部膜６０１を上部膜６０２の外に出るように形成する。
次に、データ配線６２、６５、６６、６８で覆われないドーピングされた非晶質シリコン層パターン５０をエッチングしてゲート電極２６を中心に両側に分離する一方、両側のドーピングされた非晶質シリコン層５５、５６の間の半導体層パターン４０を露出させる。次いで、露出された半導体層４０の表面を安定化するために酸素プラズマ処理を実施することが好ましい。
次に、図９Ａ及び図９Ｂのように、窒化ケイ素のような無機絶縁膜を２５０〜４００℃の範囲で積層して保護膜７０を形成し、マスクを用いた写真エッチング工程でゲート絶縁膜３０と共に乾式エッチングでパターニングし、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を各々露出する接触孔７４、７６、７８を形成する。ここで、接触孔７４、７６、７８を形成する時のエッチング条件は、アルミニウムまたはアルミニウム合金の金属膜がエッチングされない条件を適用するのが好ましく、エッチング気体としてはＦ系の気体を使用できる。接触孔７６は、ドレーン電極６６の境界線及び上部膜６０１と下部膜６０１の側壁が露出されるように、また接触孔７６からドレーン電極６６の境界線が露出されるように形成する。この時、ドレーン電極６６の外に位置する接触孔７６の境界線とこれと隣接したドレーン電極６６の境界線の間隔は、２μｍ以内の範囲になるように形成することが好ましい。これは、この後形成される画素電極８２とドレーン電極６６との間の接触抵抗を最少化し、接触孔７６形成時にドレーン電極６６の下部にアンダーカット現象が発生することを防止するためである。つまり、ドレーン電極６６の外に位置する接触孔７６の境界線とこれと隣接したドレーン電極６６の境界線の間隔を３μｍ以上にして接触孔７６を大きく形成すると、接触孔７６を形成する時にドレーン電極６６の下部でゲート絶縁膜３０が過度にエッチングされ、アンダーカット現象が発生する。そうすると、ゲート絶縁膜３０の段差によって、この後形成される画素電極８２がドレーン電極６６の下部で断線されるおそれがあり、これで接触部の接触抵抗が増加することになる。しかし、本発明の実施例のように、ドレーン電極６６の外に位置する接触孔７６の境界線と、これと隣接したドレーン電極６６の境界線の間隔を２μｍ以内の範囲で接触孔７６を形成すれば、ドレーン電極６６の下部でゲート絶縁膜３０が過度にエッチングされることなく、ドレーン電極６６側壁の傾斜面を完全に露出させることができる。勿論、ここでパッド２４、６８を露出する接触孔７４、７８もパッド２４、６８の境界線が露出されるように形成し、図１Ａ及び図１Ｂのように接触部を形成することもできる。
最後に、図４及び５に示すように、ＩＺＯ膜をスパッタリングで積層してマスクを用いたパターニングを実施し、接触孔７６を通じてドレーン電極６６と連結される画素電極８２と接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６及び補助データパッド８８を各々形成する。この時、画素電極８２は、ドレーン電極６６の下部でアンダーカット現象が発生しないので断線されない。また、ＩＺＯ膜と低い接触抵抗を有する下部膜６０１と十分に接しているので、接触部の接触抵抗を最少化することができる。本発明の実施例で、ＩＺＯ膜８２、８６、８８を形成するための標的は、出光（ｉｄｅｍｉｔｓｕ）社のＩＤＩＸＯ（商品名：ｉｎｄｉｕｍ ｘ-ｍｅｔａｌ ｏｘｉｄｅ）を使用し、標的はＩｎ2Ｏ3及びZｎＯを含み、Ｉｎ＋ZｎでZｎの含有量が１５〜２０ａｔ％の範囲であることが好ましい。また、ＩＺＯ膜は、接触抵抗を最少化するために２５０℃以下の範囲で積層するのが好ましい。
このような本発明の実施例による製造工程で、画素の集合からなる表示領域の外の周辺領域に、画素領域に形成されている構造と同様なテストパターンで接触構造を形成し、接触部の接触抵抗を測定する。三つの場合に対してそれぞれ測定した。即ち、テストパターンは、接触孔７６をドレーン電極６６上に形成する第１の場合と、ドレーン電極６６の外に位置する接触孔７６の境界線とこれと隣接したドレーン電極６６の境界線の間隔が３μｍ以上になるように接触孔を大きく形成する第２の場合、及び本発明の接触構造のようにドレーン電極６６の外に位置する接触孔７６の境界線とこれと隣接したドレーン電極６６の境界線の間隔が２μｍ以内の範囲になるように形成する第３の場合に対するテストパターンを形成し、２００個のテストパターンの接触抵抗を測定した。その結果、第１及び第２の場合は、接触抵抗がＥ７Ω以上と大きいものと測定されており、第３の場合はＥ６Ω以下と良好であった。
さらに、製造工程の時の様々な工程条件に対する接触部の接触抵抗をテストパターンを通じて測定した。
図１０は、本発明の実施例による液晶表示装置用薄膜トランジスタ基板の周辺領域に形成されたテストパターンの接触抵抗を測定した結果を示す表である。
前記テストパターンは、表示領域の外の周辺部に形成し、図１Ａ及び図１Ｂのようにデータ配線用金属層であるクロムの下部膜とアルミニウム合金の上部膜からなる配線、接触孔を有し窒化ケイ素からなる絶縁膜及びＩＺＯ膜からなる３層膜の構造に単純化し、２００個の接触部を形成して接触抵抗を測定した。ここで、第１パターンは、接触孔の境界線が配線の上部にのみ位置するように接触部を形成しており、第２パターンは本発明の実施例のように配線側壁の傾斜面とＩＺＯ膜が接触するように接触部を形成している。絶縁膜は２３５℃、３１０℃の温度、２，０００Å、３，０００Åの膜厚の各々異なる条件で保護膜及びゲート絶縁膜を積層し、配線は１５０℃、５０℃の温度で各々アルミニウム合金膜を積層する場合に対して接触抵抗を測定した。さらに、配線を１，５００Å、３，０００Åの抵抗性接触層をエッチングする気体に対して露出させた第１の場合と、６３秒、６８秒の間ＰＥモードで絶縁膜をエッチングして接触孔を形成する第２の場合、１，０００Ｗ、４００ＷのＩＣＰモードで絶縁膜をエッチングして接触孔を形成する第３の場合、接触孔を通じて露出された配線を洗浄しない場合及び７０秒間洗浄を行った第４の場合に対して各々接触抵抗を測定した。
図１０に示すように、接触孔を１０μｍ×１０μｍに形成した場合、第１のパターンの接触抵抗は５．３ＭΩ〜４．０ＧΩの範囲と大きく、第２のパターンの接触抵抗は１４ＫΩ〜５１５ＫΩの範囲でＥ５Ω以下と良好なものと測定された。さらに、第１のパターンで接触抵抗が６０ＫΩと良好に測定されたケースについて詳しく検討した結果、第１のパターンの接触構造が、第２のパターンの接触構造のように配線の境界線が接触孔から露出するように形成され、ＩＺＯ膜と配線側壁、特に下部膜と十分に接触される構造であることが分かった。
そして、接触孔を７μｍ×７μｍに形成した場合は、第１のパターンの接触抵抗は１２ＭΩ〜７．９ＧΩの範囲と大きく、第２のパターンの接触抵抗は１８ＫΩ〜６６４ＫΩの範囲でＥ５Ω以下と良好なものと測定された。また、接触孔を４μｍ×４μｍに形成した場合、第１のパターンの接触抵抗は４８ＭΩ〜８５ＧΩの範囲と大きく、第２のパターンの接触抵抗は３０ＫΩ〜１．２ＭΩの範囲と良好な測定結果が出た。
このような本発明の実施例による薄膜トランジスタアレイ基板の構造は、ゲート配線２２、２４、２６及びデータ配線６２、６４、６６、６８が、低抵抗を有するアルミニウムやアルミニウム合金の導電膜を含むと同時に接触部、特にデータ配線とＩＺＯ膜の画素電極８２の接触抵抗を最少化することができるので、大画面、高精細の液晶表示装置に適用することができる。
このような方法は、前述のように、５枚のマスクを用いる製造方法に適用できるが、４枚のマスクを用いる液晶表示装置用薄膜トランジスタ基板の製造方法にも同様に適用できる。これについて図面を参照して詳細に説明する。
まず、図１１乃至図１３を参照して、本発明の実施例による４枚のマスクを用いて完成した液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。図１１は、本発明の第２の実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図１２及び図１３は、各々図８に示す薄膜トランジスタ基板のＸＩＩ-ＸＩＩ’線及びＸＩＩＩ-ＸＩＩＩ’線に沿った断面図である。
絶縁基板１０上には、第１の実施例と同様にアルミニウムまたはアルミニウム合金の低抵抗導電物質からなるゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線が形成されている。そして、ゲート配線は、基板１０上にゲート線２２と平行し、上板の共通電極に入力される共通電極電圧などの電圧印加を外部から受ける維持電極２８を含む。維持電極２８は、後述する画素電極８２と連結された維持蓄電器用導電体パターン６８と重なり、画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極８２とゲート線２２の重畳で発生する保持容量が十分な場合は形成しないこともある。
同様に、ゲート配線２２、２４、２６、２８は、アルミニウムやアルミニウム合金からなる単一層でも形成できるが、ＩＺＯと低い接触抵抗を有するクロムまたはモリブデンやモリブデン合金またはタンタルまたはチタニウムからなる下部膜２０１と、アルミニウムやアルミニウム合金からなる上部膜２０２を含む二重膜で形成されている。
ゲート配線２２、２４、２６、２８上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜３０が形成され、ゲート配線２２、２４、２６、２８を覆っている。
ゲート絶縁膜３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８上には、リン（Ｐ）などのｎ型不純物として高濃度でドーピングされている非晶質シリコンなどからなる抵抗性接触層パターンまたは中間層パターン５５、５６、５８が形成されている。
抵抗性接触層パターン５５、５６、５８上には、低抵抗を有するアルミニウムやアルミニウム合金の導電物質からなる導電膜を含むデータ配線が形成されている。データ配線は、縦方向に形成されているデータ線６２、データ線６２の一端に連結され外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部を含む。さらに、データ線部６２、６８、６５と分離され、ゲート電極２６または薄膜トランジスタのチャンネル部（Ｃ）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６と維持電極２８上に位置している維持蓄電器用導電体パターン６４も含む。維持電極２８を形成しない場合、維持蓄電器用導電体パターン６４も形成しない。
データ配線６２、６４、６５、６６、６８もゲート配線２２、２４、２６、２８と同様に、アルミニウムやアルミニウム合金の金属からなる単一層で形成できるが、第１の実施例と同様にクロムまたはモリブデンやモリブデン合金またはタンタルまたはチタニウムからなる下部膜６０１と、アルミニウムやアルミニウム合金からなる上部膜６０２を含む二重膜で形成されている。
接触層パターン５５、５６、５８は、その下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を小さくする役割をし、データ配線６２、６４、６５、６６、６８と完全に同じ形態を有する。即ち、データ線部中間層パターン５５はデータ線部６２、６８、６５と同じであり、ドレーン電極用中間層パターン５６はドレーン電極６６と同じであり、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６４と同じである。
一方、半導体パターン４２、４８は、薄膜トランジスタのチャンネル部（Ｃ）を除けばデータ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同じ形態である。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６４及び維持蓄電器用接触層パターン５８は同じ形態であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの他の部分と少し異なる。即ち、薄膜トランジスタのチャンネル部（Ｃ）でデータ線部６２、６８、６５、特にソース電極６５とドレーン電極６６が分離されており、データ線部中間層５５とドレーン電極用接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン４２はここで切れることなく連結され、薄膜トランジスタのチャンネルを生成する。
データ配線６２、６４、６５、６６、６８上には、窒化ケイ素からなる保護膜７０が形成されている。保護膜７０は、ドレーン電極６６、データパッド６８及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７８、７２を有し、また、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４を有している。ここで、全ての接触孔７２、７４、７６、７８は、維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６、データパッド６８の側壁、特にそれぞれのＩＺＯと低い接触抵抗を有する下部膜２０１、６０１が露出するように形成されている。
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＺＯなどの透明な導電物質で形成され、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結され画像信号の伝達を受ける。さらに、画素電極８２は、隣接するゲート線２２及びデータ線６２と重なって開口率を高くしているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結され導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８６及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割をするもので必須ではなく、これらの適用の要否は選択的である。ここでも、接触部でＩＺＯ膜８２、８６、８８は、維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６、データパッド６８の側壁、特にＩＺＯと低い接触抵抗を有する下部膜２０１、６０１と接触されている。
ここでは、画素電極８２の材料の例として透明なＩＺＯを挙げたが、透明な導電性ポリマーなどで形成することもでき、反射型液晶表示装置の場合、不透明な導電物質を用いても構わない。
以下、図１１乃至図１３の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを用いて製造する方法について図１１乃至図１３、図１４Ａ乃至図２１Ｃを参照して詳細に説明する。
まず、図１４Ａ乃至１４Ｃに示したように、アルミニウムよりＩＺＯと低い接触抵抗を有するモリブデンやモリブデン合金またはクロムなどからなる下部膜２０１と、低抵抗を有するアルミニウムやアルミニウム合金のうち、２ａｔ％のＮｄを含むＡｌ-Ｎｄ合金の標的を利用して上部膜２０２をスパッタリングで順次に積層した後、１枚のマスクを用いた写真エッチング工程で基板１０上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含むゲート配線をテーパ構造で形成する。ここでも、以後形成されるＩＺＯ膜と下部膜２０１とが十分に接触するように下部膜２０１が上部膜２０２の下部にアンダーカットされることを防止したり、下部膜が上部膜の外に出るように形成するのが好ましい。このために、モリブデンやモリブデン合金で下部膜２０１を形成する場合には、下部膜２０１と上部膜２０２の膜厚比を１：５以上に積層し、基板全体をエッチング液に浸してエッチングを行うＤＩＰモードで電池反応を最適化し、下部膜がアンダーカットされることを防止する。また、下部膜２０１をクロムで形成する場合には、下部膜２０１を５００Å以下の膜厚に積層し、洗浄工程または感光膜を除去する工程でアルミニウムやアルミニウム合金の上部膜２０２の一部を除去する条件を適用し、クロムの下部膜２０１が上部膜２０２の外に出るように形成する。
次に、図１５Ａ及び１５Ｂに示したように、窒化ケイ素からなるゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの膜厚に連続蒸着し、次いで低抵抗を有するアルミニウムやアルミニウム合金からなる上部膜６０１と、クロムまたはモリブデンやモリブデン合金からなる下部膜６０１を含む導電体層６０をスパッタリングなどの方法で１，５００Å乃至３，０００Åの膜厚に蒸着した後、その上に感光膜１１０を１μｍ乃至２μｍの膜厚に塗布する。
その後、第２マスクを通じて感光膜１１０に光を照射し現像して、図１６Ｂ及び１６Ｃに示したように、感光膜パターンの第２部分１１２、第１部分１１４を形成する。ここで、感光膜パターン１１２、１１４の中で薄膜トランジスタのチャンネル部（Ｃ）、つまり、ソース電極６５とドレーン電極６６の間に位置した第１部分１１４の厚さは、データ配線部（Ａ）、つまり、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２の厚さより薄く形成し、その他の部分（Ｂ）の感光膜は全て取り除く。この時、チャンネル部（Ｃ）に残っている感光膜１１４の膜厚とデータ配線部（Ａ）に残っている感光膜１１２の膜厚の比は後述するエッチング工程の工程条件によって異ならせる必要があり、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下にするのが好ましく、例えば、４，０００Å以下であることが好ましい。
このように、位置によって感光膜の膜厚を異ならせる方法としては様々なものがあり、Ａ領域の光透過量を調節するために主にスリット（ｓｌｉｔ）や格子状のパターンを形成したり半透明膜を用いる。この時、スリットの間に位置したパターンの線幅やパターン間の間隔、即ちスリットの幅は、露光時使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合には、マスク作製時に透過率を調節するために異なる透過率を有する薄膜を利用したり、異なる膜厚の薄膜を用いることができる。
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため高分子が不完全分解の状態となり、遮光膜で遮った部分では高分子がほとんど分解されない。次いで、感光膜を現像すると、分子が分解されなかった高分子部分だけが残され、照射光が少ない中央部分には光に全く照射されない部分より厚さの薄い感光膜を残すことができる。この時、露光時間を長くすれば全ての分子が分解されてしまうため、そうならないように注意する必要がある。
このような厚さの薄い感光膜１１４は、リフローが可能な物質からなる感光膜を用いて、光が完全に透過される部分と光が完全に透過されない部分に分けられた通常のマスクで露光した後、現像しリフローさせて感光膜が残留しない部分に感光膜の一部を流すことにより形成することもできる。
次に、感光膜パターン１１４及びその下部の膜など、即ち導電体層６０、中間層５０及び半導体層４０に対するエッチングを行う。この時、データ配線部（Ａ）にデータ配線及びその下部の膜などがそのまま残されることと、チャンネル部（Ｃ）に半導体層のみ残される必要があり、残りの部分（Ｂ）には前記三つの層である導電体層６０、中間層５０、半導体層４０が全て除去され、ゲート絶縁膜３０が露出されることが必要である。
図１４Ａ及び１４Ｂに示すように、その他の部分（Ｂ）の露出されている導電体層６０を除去し、その下部の中間層５０を露出させる。この過程では乾式エッチングや湿式エッチング方法を両方利用できる。この時、導電体層６０はエッチングされ、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０のみをエッチングし、感光膜パターン１１２、１１４はエッチングされない条件を見つけ難いため、感光膜パターン１１２、１１４も一緒にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くし、この過程で感光膜パターンの第１部分１１４が除去され下部の導電体層６０が露出されることがないようにする。
導電体層６０がＭｏやＭｏＷ合金、ＡｌやＡｌ合金、Ｔａのいずれかを含む場合には、乾式エッチングや湿式エッチングのいずれの方法でも良い。しかし、Ｃｒは乾式エッチングでは除去されないため、導電体層６０がＣｒである場合は湿式エッチングのみを利用するのが良い。導電体層６０がＣｒである湿式エッチングの場合には、エッチング液としてＣｅＮＨＯ3を使用でき、導電体層６０がＭｏやＭｏＷである乾式エッチングのエッチング気体としては、ＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体を用いることができる。後者の場合、感光膜に対するエッチング比もほぼ同一である。
このようにすると、図１７Ａ及び図１７Ｂに示すように、チャンネル部（Ｃ）及びデータ配線部（Ａ）、（Ｂ）の導電体層、つまり、ソース/ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６４だけ残され、その他の部分（Ｂ）の導電体層６０は全て除去され、その下部の中間層５０が露出される。残された導電体パターン６７、６４は、ソース及びドレーン電極６５、６６が分離されず連結されていることを除けば、データ配線６２、６４、６５、６６、６８の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さがエッチングされる。
図１８Ａ及び１８Ｂに示すように、その他の部分（Ｂ）の露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層と中間層はエッチング選択性がほとんど無い）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行う必要がある。特に、感光膜パターン１１２、１１４と半導体層４０に対するエッチング比がほとんど同一な条件下でエッチングすることが好ましい。例えば、ＳＦ6とＨＣｌの混合気体やＳＦ6とＯ2の混合気体を使用すれば、ほとんど同一な膜厚に二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは、半導体層４０と中間層５０の厚さを合せたものと同じであるか、それより小さい必要がある。
このようにして、図１８Ａ及び１８Ｂに示したように、チャンネル部（Ｃ）の第１部分１１４が除去されソース/ドレーン用導電体パターン６７が露出され、その他の部分（Ｂ）の中間層５０及び半導体層４０が除去されその下部のゲート絶縁膜３０が露出される。一方、データ配線部（Ａ）の第２部分１１２もエッチングされるので厚さが薄くなる。そして、この工程で半導体パターン４２、４８が完成する。図面符号５７と５８は、各々ソース/ドレーン用導電体パターン６７下部の中間層パターンと維持蓄電器用導電体パターン６４下部の中間層パターンを示す。
次いで、アッシング（ａｓｈｉｎｇ）を通じてチャンネル部（Ｃ）のソース/ドレーン用導電体パターン６７表面の残留感光膜を除去する。
図１９Ａ及び１９Ｂに示すように、チャンネル部（Ｃ）のソース/ドレーン用導電体パターン６７及びその下部のソース/ドレーン用中間層パターン５７をエッチングして除去する。この時、エッチングはソース/ドレーン用導電体パターン６７及び中間層パターン５７の両方に対して乾式エッチングのみで行うことができる。ソース/ドレーン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。前者の場合、ソース/ドレーン用導電体パターン６７及び中間層パターン５７のエッチング選択比が大きい条件下でエッチングを行うことが好ましい。これは、エッチング選択比の大きくない場合、エッチング終了点を見つけ難くチャンネル部（Ｃ）に残る半導体パターン４２の膜厚を調節することが容易ではないためである。例えば、ＳＦ６とＯ２の混合気体を用いてソース/ドレーン用導電体パターン６７をエッチングする方法を挙げられる。湿式エッチングと乾式エッチングを入れ替えて行う後者の場合には、湿式エッチングされるソース/ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７はほとんどエッチングされないため階段状に形成される。中間層パターン５７及び半導体パターン４２のエッチング時に使用するエッチング気体の例としては、既に言及したＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を使用すれば、半導体パターン４２を均一な膜厚に残すことができる。この時、図１９Ｂに示すように、半導体パターン４２の一部が除去され厚さが薄くなることもあり、感光膜パターンの第２部分１１２もこの時ある程度の厚さがエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行う必要があり、第２部分１１２がエッチングされその下部のデータ配線６２、６４、６５、６６、６８が露出されることがないように感光膜パターンの厚いことが良いのは勿論である。
このようにして、ソース電極６５とドレーン電極６６が分離されながらデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８が完成する。
最後に、データ配線部（Ａ）に残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（Ｃ）ソース/ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行われることもできる。
前述のように、湿式エッチングと乾式エッチングを入れ替えて実施したり、乾式エッチングのみ用いることができる。後者の場合には、一種類のエッチングを使用するので工程が比較的に簡便であるが、適当なエッチング条件を見つけ出すことが難しい。前者の場合には、エッチング条件の検索は比較的に簡単であるが、後者に比べて工程が面倒な点がある。
このようにしてデータ配線６２、６４、６５、６６、６８を形成した後、図２０Ａ及び図２０Ｂに示す第１の実施例のように、窒化ケイ素をＣＶＤ方法で２５０〜４００℃の範囲で蒸着して保護膜７０を形成する。第３マスクを利用して保護膜７０をゲート絶縁膜３０と共にエッチングし、ドレーン電極６６、ゲートパッド２４、データパッド６８及び維持蓄電器用導電体パターン６４の下部膜２０１、６０１を各々露出する接触孔７６、７４、７８、７２を形成する。
最後に、図１１乃至図１３のように、第１の実施例のような方法で厚さが４００Å乃至５００ÅであるＩＺＯ層をスパッタリング方法で蒸着し、第４マスクを使用してエッチングし、ドレーン電極６６及び維持蓄電器用導電体パターン６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８６及びデータパッド６８と連結された補助データパッド８８を形成する。ＩＺＯをパターニングするためのエッチング液は、クロム（Ｃｒ）の金属膜をエッチングするとき使用するクロムエッチング液を使用するが、これはアルミニウムを腐蝕させないので、データ配線とゲート配線が腐食することを防止できる。エッチング液として（ＨＮＯ3/（ＮＨ4）2Ｃｅ（ＮＯ3）6/Ｈ2Ｏ）などが挙げられる。
このような本発明の第２の実施例では、第１の実施例による効果だけでなく、さらに、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を一つのマスクを用いて形成し、この過程でソース電極６５とドレーン電極６６が分離され、製造工程を単純化できる。
本発明の第１及び第２の実施例による液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法では、図１Ａ及び図１Ｂの接触構造を適用して説明したが、図２Ａ乃至図３Ｅに示した接触構造も同様に適用できる。図１Ａ乃至図３Ｅに示した接触構造は、他の半導体素子及びその製造方法に同様に適用できる。

Claims (4)

  1. 基板上にモリブデン、モリブデン合金またはクロムを含む下部膜と、前記下部膜の上面の一部を露出する開口部を有し、アルミニウムまたはアルミニウム合金を含む上部膜とを含む第１導電層を形成する工程、
    前記第１導電層を覆う絶縁膜を積層する工程、
    前記絶縁膜をパターニングし前記開口部及び前記上部膜の上面を露出する接触孔を形成する工程及び
    前記絶縁膜上に前記接触孔を通じて前記下部膜の露出した上面かつ前記上部膜の上面及び側面と接触し、ＩＺＯからなる第２導電層を形成する工程を含む配線の接触構造形成方法。
  2. 前記開口部は上部膜にのみ形成されている請求項１に記載の配線の接触構造形成方法。
  3. 前記開口部は４μｍ×４μｍ以下の面積で形成される請求項１または２に記載の配線の接触構造形成方法。
  4. 前記上部膜及び下部膜は、前記開口部に対応する開口を有する一つの感光膜パターンを用いた写真エッチング工程で形成する請求項１から３のいずれか１つに記載の配線の接触構造形成方法。
JP2009114497A 2001-04-26 2009-05-11 配線の接触構造の製造方法 Expired - Fee Related JP5138633B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010022648A KR20020083249A (ko) 2001-04-26 2001-04-26 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR2001/0022648 2001-04-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002586379A Division JP4883878B2 (ja) 2001-04-26 2002-04-02 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009182343A JP2009182343A (ja) 2009-08-13
JP5138633B2 true JP5138633B2 (ja) 2013-02-06

Family

ID=19708759

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002586379A Expired - Fee Related JP4883878B2 (ja) 2001-04-26 2002-04-02 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法
JP2009114497A Expired - Fee Related JP5138633B2 (ja) 2001-04-26 2009-05-11 配線の接触構造の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002586379A Expired - Fee Related JP4883878B2 (ja) 2001-04-26 2002-04-02 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法

Country Status (6)

Country Link
US (4) US7303987B2 (ja)
JP (2) JP4883878B2 (ja)
KR (1) KR20020083249A (ja)
CN (1) CN100388506C (ja)
AU (1) AU2002246410A1 (ja)
WO (1) WO2002089177A2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796757B1 (ko) * 2001-11-29 2008-01-22 삼성전자주식회사 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
US7205570B2 (en) 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100878238B1 (ko) * 2002-07-19 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
EP1394597B1 (en) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
KR100872494B1 (ko) 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR100925458B1 (ko) 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20040224241A1 (en) * 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
KR100947525B1 (ko) 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
US7714820B2 (en) 2003-06-27 2010-05-11 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR101009677B1 (ko) * 2004-05-24 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101102261B1 (ko) 2004-09-15 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
US20060278877A1 (en) * 2005-06-09 2006-12-14 Kyung-Wook Kim Thin film transistor array panel and method of manufacturing the same
KR20070003250A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 표시 장치 및 이의 제조 방법
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR100736576B1 (ko) * 2006-04-10 2007-07-06 엘지전자 주식회사 전계발광소자와 그 제조방법
TWI752316B (zh) 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5271173B2 (ja) * 2009-06-26 2013-08-21 三菱電機株式会社 画像表示素子及びその製造方法
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
US9244317B2 (en) * 2010-04-22 2016-01-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP5269253B2 (ja) * 2010-07-09 2013-08-21 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
KR101764902B1 (ko) 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI429985B (zh) * 2011-04-13 2014-03-11 Au Optronics Corp 引線結構以及具有此引線結構的顯示面板
TWI516851B (zh) * 2011-05-05 2016-01-11 友達光電股份有限公司 液晶顯示面板的引線結構以及具有此引線結構的液晶顯示面板
CN102569416A (zh) * 2012-02-15 2012-07-11 华映光电股份有限公司 薄膜晶体管、薄膜晶体管基板及其制造方法
JP2014081421A (ja) * 2012-10-15 2014-05-08 Japan Display Inc 配線基板及び表示装置
KR102047004B1 (ko) * 2013-02-14 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
CN104241345B (zh) * 2014-07-31 2017-11-28 京东方科技集团股份有限公司 铝电极、形成铝电极的方法及其电子设备
US10386684B2 (en) 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Semiconductor device, display apparatus, and method of manufacturing semiconductor device
CN105158939B (zh) * 2015-09-14 2019-02-22 武汉华星光电技术有限公司 一种背光供电焊盘和背光金手指的贴合方法及组件
CN106784015B (zh) * 2017-01-03 2019-12-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN109273483B (zh) * 2017-07-17 2021-04-02 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN110211874B (zh) * 2019-05-13 2021-07-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
CN114280863B (zh) * 2021-12-17 2024-04-12 滁州惠科光电科技有限公司 阵列基板及显示面板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235645A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体装置とその製造法
KR0156178B1 (ko) 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
JPH0222843A (ja) * 1988-07-11 1990-01-25 Toshiba Corp 半導体装置
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JPH0823028A (ja) * 1994-07-05 1996-01-23 Oki Electric Ind Co Ltd 多層配線を有する半導体素子及びその製造方法
JPH08186174A (ja) * 1994-12-27 1996-07-16 Nkk Corp 配線構造およびその形成方法
JP2930025B2 (ja) * 1996-08-29 1999-08-03 日本電気株式会社 半導体装置及びその製造方法
JP3782194B2 (ja) 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JPH1126581A (ja) * 1997-07-07 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
KR100262954B1 (ko) * 1997-09-03 2000-08-01 구본준 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
KR100316072B1 (ko) * 1997-12-10 2002-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치 제조 방법 및 그 구조
US6060714A (en) 1998-01-23 2000-05-09 Ois Optical Imaging Systems, Inc. Large area imager with photo-imageable interface barrier layer
JPH11214504A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11337976A (ja) * 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
KR100601170B1 (ko) 1999-04-26 2006-07-13 삼성전자주식회사 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
US7411211B1 (en) * 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
KR100623979B1 (ko) * 1999-07-27 2006-09-13 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100646780B1 (ko) * 1999-08-12 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100655276B1 (ko) * 1999-08-30 2006-12-08 삼성전자주식회사 박막트랜지스터 액정표시장치 및 그 제조 방법
KR100366768B1 (ko) 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法

Also Published As

Publication number Publication date
US7659625B2 (en) 2010-02-09
KR20020083249A (ko) 2002-11-02
CN100388506C (zh) 2008-05-14
US7303987B2 (en) 2007-12-04
US20100096176A1 (en) 2010-04-22
US20080090404A1 (en) 2008-04-17
WO2002089177A3 (en) 2003-03-13
JP2009182343A (ja) 2009-08-13
JP2005506683A (ja) 2005-03-03
JP4883878B2 (ja) 2012-02-22
US20040238825A1 (en) 2004-12-02
US20090096105A1 (en) 2009-04-16
CN1628389A (zh) 2005-06-15
AU2002246410A1 (en) 2002-11-11
WO2002089177A2 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
JP5138633B2 (ja) 配線の接触構造の製造方法
US7507996B2 (en) Contact structure of a wiring and a thin film transistor array panel including the same
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
US7115433B2 (en) Contact structure of wiring and a method for manufacturing the same
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
JP5302275B2 (ja) 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2005513808A (ja) 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
JP2004241774A (ja) 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
US7132688B2 (en) Thin film transistor substrate using a horizontal electric field and fabricating method thereof
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796757B1 (ko) 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
KR100864490B1 (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20030054279A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees