CN111681990B - 一种显示基板的制备方法、显示基板及显示装置 - Google Patents

一种显示基板的制备方法、显示基板及显示装置 Download PDF

Info

Publication number
CN111681990B
CN111681990B CN202010740760.1A CN202010740760A CN111681990B CN 111681990 B CN111681990 B CN 111681990B CN 202010740760 A CN202010740760 A CN 202010740760A CN 111681990 B CN111681990 B CN 111681990B
Authority
CN
China
Prior art keywords
layer
substrate
conductive adhesive
passivation layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010740760.1A
Other languages
English (en)
Other versions
CN111681990A (zh
Inventor
黄勇潮
王庆贺
程磊磊
何敏
成军
罗标
梁启斌
刘军
汪军
苏同上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010740760.1A priority Critical patent/CN111681990B/zh
Publication of CN111681990A publication Critical patent/CN111681990A/zh
Application granted granted Critical
Publication of CN111681990B publication Critical patent/CN111681990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了一种显示基板的制备方法、显示基板及显示装置，其中制备方法包括：提供基板，在基板上形成薄膜晶体管，薄膜晶体管包括漏极；采用第一构图工艺，在漏极背离基板的一侧形成钝化层，钝化层上设置有第一过孔，以使部分漏极裸露；在钝化层背离基板的一侧依次形成平坦层和电极层，电极层与漏极通过第一过孔以及设置在平坦层上的第二过孔连接。本申请在平坦层的成膜工艺之前，优先采用构图工艺对钝化层开孔，与现有技术相比，本方案可以降低钝化层的干刻难度，减少钝化层干刻不良，提升产品良率。

Description

一种显示基板的制备方法、显示基板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板的制备方法、显示基板及显示装置。
背景技术
有机电致发光显示面板(Organic Light-Emitting Diode,OLED)凭借其低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，逐渐成为显示领域的主流，可以广泛应用于智能手机、平板电脑、电视等终端产品。
目前OLED产品的薄膜晶体管在制备过程中，钝化层(PVX)等膜层都需要采用干刻工艺，目前的OLED显示产品存在多种与干刻工艺相关的不良，比如PR Remain、Mura不良、过刻导致的SOG/Resin膜层损坏以及ITO膜层点不良，等等。
发明内容
本发明提供一种显示基板的制备方法、显示基板及显示装置，以提升产品良品率。
为了解决上述问题，本发明公开了一种显示基板的制备方法，所述制备方法包括：
提供基板；
在所述基板上形成薄膜晶体管，所述薄膜晶体管包括漏极；
采用第一构图工艺，在所述漏极背离所述基板的一侧形成钝化层，所述钝化层上设置有第一过孔，以使部分漏极裸露；
在所述钝化层背离所述基板的一侧依次形成平坦层和电极层，所述电极层与所述漏极通过所述第一过孔以及设置在所述平坦层上的第二过孔连接。
在一种可选的实现方式中，在所述漏极背离所述基板的一侧形成钝化层的步骤之后，还包括：
采用第二构图工艺，在所述钝化层和裸露的漏极背离所述基板的一侧形成导电胶层，所述导电胶层填充所述第一过孔；
所述在所述钝化层背离所述基板的一侧依次形成平坦层和电极层，所述电极层与所述漏极通过所述第一过孔以及设置在所述平坦层上的第二过孔连接的步骤，包括：
采用第三构图工艺，在所述钝化层和所述导电胶层背离所述基板的一侧形成所述平坦层，所述平坦层上设置有所述第二过孔，以使所述导电胶层裸露；
在所述导电胶层以及所述平坦层上形成所述电极层，所述电极层与所述导电胶层通过所述第二过孔连接。
在一种可选的实现方式中，所述采用第一构图工艺，在所述漏极背离所述基板的一侧形成钝化层的步骤，包括：
在所述漏极背离所述基板的一侧沉积钝化层材料；
在所述钝化层材料背离所述基板的一侧形成光刻胶；
采用第一掩膜版，对光刻胶进行曝光和显影处理；
对所述钝化层材料进行刻蚀，得到所述钝化层。
在一种可选的实现方式中，所述采用第二构图工艺，在所述钝化层和裸露的漏极背离所述基板的一侧形成导电胶层的步骤，包括：
在所述钝化层和裸露的漏极背离所述基板的一侧涂布导电胶；
对所述导电胶进行前烘固化处理；
在完成前烘固化处理的导电胶背离所述基板的一侧形成光刻胶；
采用第二掩膜版，对光刻胶进行曝光和显影处理；
对所述导电胶进行刻蚀，得到所述导电胶层。
在一种可选的实现方式中，对所述导电胶进行刻蚀，得到所述导电胶层的步骤，包括：
对所述导电胶进行湿法刻蚀，得到所述导电胶层。
在一种可选的实现方式中，所述采用第三构图工艺，在所述钝化层和所述导电胶层背离所述基板的一侧形成所述平坦层的步骤，包括：
在所述钝化层和所述导电胶层背离所述基板的一侧形成光刻胶；
采用第三掩膜版，对光刻胶进行曝光和显影，得到所述平坦层。
在一种可选的实现方式中，所述采用第三构图工艺，在所述钝化层和所述导电胶层背离所述基板的一侧形成所述平坦层的步骤，包括：
在所述钝化层和所述导电胶层背离所述基板的一侧形成有机介电材料；
在所述有机介电材料背离所述基板的一侧形成光刻胶；
采用第四掩膜版，对光刻胶进行曝光和显影处理；
对所述有机介电材料进行刻蚀，得到所述平坦层。
在一种可选的实现方式中，所述提供基板的步骤，包括：
提供衬底；
在所述衬底的一侧形成遮光层，所述遮光层在所述衬底上的正投影覆盖所述薄膜晶体管在所述衬底上的正投影；
在所述遮光层背离所述衬底的一侧形成缓冲层，得到所述基板。
在一种可选的实现方式中，所述在所述基板上形成薄膜晶体管的步骤，包括：
在所述缓冲层背离所述衬底的一侧依次形成有源层、栅极绝缘层、栅极、层间介质层以及源漏电极层，得到所述薄膜晶体管；
其中，所述源漏电极层包括所述漏极。
为了解决上述问题，本发明还公开了一种显示基板，所述显示基板包括：
基板以及设置在所述基板上的薄膜晶体管，所述薄膜晶体管包括漏极；
设置在所述漏极背离所述基板一侧的钝化层；
图案化设置在所述钝化层背离所述基板一侧的导电胶层，所述导电胶层与所述漏极通过设置在所述钝化层上的第一过孔连接；
设置在所述导电胶层和所述钝化层背离所述基板一侧的平坦层；
设置在所述平坦层背离所述基板一侧的电极层，所述电极层与所述导电胶层通过设置在所述平坦层上的第二过孔连接。
在一种可选的实现方式中，所述导电胶层充满所述第一过孔且凸出所述钝化层。
在一种可选的实现方式中，所述导电胶层凸出所述钝化层的高度小于或等于1000埃。
在一种可选的实现方式中，所述导电胶层的材料为银系导电胶、金系导电胶、铜系导电胶或炭系导电胶。
为了解决上述问题，本发明还公开了一种显示装置，包括任一实施例所述的显示基板。
与现有技术相比，本发明包括以下优点：
本申请技术方案提供了一种显示基板的制备方法、显示基板及显示装置，其中制备方法包括：提供基板，在基板上形成薄膜晶体管，薄膜晶体管包括漏极；采用第一构图工艺，在漏极背离基板的一侧形成钝化层，钝化层上设置有第一过孔，以使部分漏极裸露；在钝化层背离基板的一侧依次形成平坦层和电极层，电极层与漏极通过第一过孔以及设置在平坦层上的第二过孔连接。本申请在平坦层的成膜工艺之前，优先采用构图工艺对钝化层开孔，与现有技术相比，本方案可以降低钝化层的干刻难度，减少钝化层干刻不良，提升产品良率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一实施例提供的一种显示基板的制备方法的步骤流程图；
图2示出了本申请一实施例提供的一种基板的剖面结构示意图；
图3示出了本申请一实施例提供的一种完成薄膜晶体管制备的显示基板的剖面结构示意图；
图4示出了本申请一实施例提供的一种提供基板的工艺流程示意图；
图5示出了本申请一实施例提供的一种在基板上形成薄膜晶体管的工艺流程示意图；
图6示出了本申请一实施例提供的一种完成钝化层制备的显示基板的剖面结构示意图；
图7示出了本申请一实施例提供的一种制备钝化层的工艺流程示意图；
图8示出了本申请一实施例提供的一种完成电极层制备的显示基板的剖面结构示意图；
图9示出了本申请一实施例提供的另一种显示基板的制备方法的步骤流程图；
图10示出了本申请一实施例提供的一种完成导电胶层制备的显示基板的剖面结构示意图；
图11示出了本申请一实施例提供的一种制备导电胶层的工艺流程示意图；
图12示出了本申请一实施例提供的一种完成平坦层制备的显示基板的剖面结构示意图；
图13示出了本申请一实施例提供的一种制备平坦层的工艺流程示意图；
图14示出了本申请一实施例提供的另一种制备平坦层的工艺流程示意图；
图15示出了本申请一实施例提供的一种制备电极层的工艺流程示意图；
图16示出了本申请一实施例提供的一种完成发光层制备的显示基板的剖面结构示意图；
图17示出了相关技术中一种显示基板的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
发明人发现，目前OLED产品中的薄膜晶体管制作工艺流程包括：PVX材料沉积→平坦层材料涂布→平坦层图案化→PVX图案化→ITO，即先进行PVX膜层和平坦膜层的成膜工艺，之后再依次对平坦膜层和PVX膜层进行图案化处理，形成开孔。由于平坦化材料的引入，使得PVX层的干刻工艺难度加大，又或者在8K打印顶发射技术中，对背板的平坦度要求极高，SOG(spin on glass coating，旋转涂布玻璃)材料的引入，使得SOG和PVX干刻工艺难度都加大。另外，8K技术对金属走线厚度有提升，相应的PVX膜层也需增加，这样必然也会都导致PVX干刻工艺难度增加；在8K打印顶发射技术中，SOG材料本身也比较厚，并且SOG也是进行干法刻蚀，所以8K技术的干刻工艺难度尤为大。随着干刻工艺难度的增加，在工艺过程中就容易引起与干刻工艺相关的各种不良。
为了降低干刻工艺相关不良的发生率，提升产品良率，本申请一实施例提供了一种显示基板的制备方法，参照图1，该制备方法可以包括：
步骤S101：提供基板20，参照图2示出了一种基板的剖面结构示意图。
步骤S102：在基板20上形成薄膜晶体管30，薄膜晶体管30包括漏极D，参照图3示出了一种完成薄膜晶体管制备的显示基板的剖面结构示意图。参照图4示出了一种提供基板的工艺流程示意图，具体可以包括：
提供衬底201；在衬底201的一侧形成遮光层202，遮光层202在衬底201上的正投影覆盖薄膜晶体管30在衬底201上的正投影；在遮光层202背离衬底201的一侧形成缓冲层203，得到基板20。
参照图5示出了一种在基板上形成薄膜晶体管的工艺流程示意图，具体可以包括：
在缓冲层203背离衬底201的一侧依次形成有源层301、栅极绝缘层302、栅极303、层间介质层304以及源漏电极层305，得到薄膜晶体管30；其中，源漏电极层305包括漏极D。
参照图4和图5，在Top Gate TFT技术中，在衬底201上完成遮光层202(Shieldpattern)后，进行缓冲层203(Buffer)沉积，随后进行有源层301(IGZO，indium galliumzinc oxide)工艺、栅极绝缘层302(GI)和栅极303(Gate)工艺，获得Pattern后，进行层间介质层304(ILD)沉积，并进行ILD/CNT开孔等一系列工艺，然后沉积源漏电极层305(SD)金属，并进行曝光显影刻蚀，获得SD pattern。
步骤S103：采用第一构图工艺，在漏极D背离基板20的一侧形成钝化层60，钝化层60上设置有第一过孔h1，以使部分漏极D裸露，参照图6示出了一种完成钝化层制备的显示基板的剖面结构示意图。参照图7示出了一种制备钝化层的工艺流程示意图，步骤S103具体可以包括：
在漏极D背离基板20的一侧沉积钝化层材料；在钝化层材料背离基板20的一侧形成光刻胶，采用第一掩膜版，对光刻胶进行曝光和显影处理，得到光刻胶图案，然后对钝化层材料进行刻蚀，得到钝化层60。其中，在对钝化层材料进行刻蚀之后，还包括剥离光刻胶图案的步骤。
步骤S104：在钝化层60背离基板20的一侧依次形成平坦层81和电极层82，电极层82与漏极D通过第一过孔h1以及设置在平坦层81上的第二过孔h2连接。
在实际应用中，本步骤的实现方式有多种。一种实现方式中，可以直接在钝化层60背离基板20的一侧形成平坦层81，平坦层81上设置有第二过孔H2，以使漏极D裸露；再在平坦层81背离基板20的一侧覆盖电极层82，电极层82通过第一过孔h1以及第二过孔h2与漏极D接触。另一种实现方式中，可以首先在钝化层60背离基板20的一侧形成填充第一过孔h1的导电胶层，再在钝化层60和导电胶层背离基板20的一侧依次形成平坦层81和电极层82，电极层82与导电胶层通过设置在平坦层81上的第二过孔接触连接，参照图8。后续实施例会对第二种实现方式进行详细描述。
本实施例提供的制备方法，在平坦层的成膜工艺之前，优先采用构图工艺对钝化层开孔，与传统工艺相比，优先开孔可降低PVX干刻难度，降低干刻难度，降低PR胶残留风险，减少干刻不良，提高显示质量和产品良率。
发明人还发现，在8K产品的制备过程中，PVX膜层和SOG膜层的成膜工艺之后才进行SOG干刻以及PVX干刻，干刻工艺需要克服的孔深度较大，干刻难度较大，因此在SOG干刻和PVX干刻套孔位置的Profile比较陡，导致电极层接触电阻增大等问题。
为了解决这一问题，本申请另一实施例提供了一种显示基板的制备方法，参照图9，该制备方法可以包括：
步骤S901：提供基板20。
步骤S902：在基板20上形成薄膜晶体管30，薄膜晶体管30包括漏极D。
步骤S903：采用第一构图工艺，在漏极D背离基板20的一侧形成钝化层60，钝化层60上设置有第一过孔h1，以使部分漏极D裸露。
步骤S901至步骤S903与上述实施例中步骤S101至步骤S103相同或相似，此处不再赘述。
步骤S904：采用第二构图工艺，在钝化层60和裸露的漏极D背离基板20的一侧形成导电胶层100，导电胶层100填充第一过孔h1，参照图10示出了完成导电胶层制备的显示基板的剖面结构示意图。参照图11示出了制备导电胶层的工艺流程示意图，步骤S904具体可以包括：
在钝化层60和裸露的漏极D背离基板20的一侧涂布导电胶；对导电胶进行前烘固化处理；在完成前烘固化处理的导电胶背离基板20的一侧形成光刻胶；采用第二掩膜版，对光刻胶进行曝光和显影处理；对导电胶进行刻蚀，得到填充第一过孔h1的导电胶层100，导电胶层100与漏极D接触。
具体地，当钝化层60上形成第一过孔h1之后，可以进行导电胶工艺，即先进行导电胶涂布，随后进行导电胶前烘和固化处理，随后进行曝光显影和事发刻蚀，得到填充第一过孔h1的导电胶层。
在第一过孔中填充导电胶，导电胶可以作为漏极D的防氧化保护层，又可降低后续平坦层开孔的深度，进一步降低平坦层的干刻难度。
进一步地，填充第一过孔h1的导电胶层100可以凸出钝化层60，形成的凸起结构可以增加电极层和导电胶的接触面积，降低接触不良风险。
其中，导电胶层100凸出钝化层60的高度小于或等于1000埃。
步骤S905：采用第三构图工艺，在钝化层60和导电胶层100背离基板20的一侧形成平坦层81，平坦层81上设置有第二过孔h2，以使导电胶层100裸露，参照图12示出了完成平坦层制备的显示基板的剖面结构示意图。
当平坦层81的材料为光刻胶时，参照图13示出了一种制备平坦层的工艺流程示意图，步骤S905具体可以包括：在钝化层60和导电胶层背离基板20的一侧形成光刻胶；采用第三掩膜版，对光刻胶进行曝光和显影，得到平坦层81。
当平坦层81的材料为有机介电材料时，参照图14示出了另一种制备平坦层的工艺流程示意图，步骤S905具体可以包括：在钝化层60和导电胶层100背离基板20的一侧形成有机介电材料；在有机介电材料背离基板20的一侧形成光刻胶；采用第四掩膜版，对光刻胶进行曝光和显影处理；对有机介电材料进行刻蚀，得到平坦层81。
在形成填充第一过孔h1的导电胶层100之后，再形成有机介电材料的平坦层，有机介电材料涂布完毕，进行曝光显影和刻蚀剥离工艺，获得第二过孔h2。
步骤S906：在导电胶层以及平坦层81上形成电极层82，电极层82与导电胶层通过第二过孔h2连接，参照图8示出了完成电极层制备的显示基板的剖面结构示意图。参照图15示出了一种制备电极层的工艺流程示意图。
在实际应用中，还可以在电极层82背离基板20的一侧形成EL层，如图16所示。
本实施例提供的制备方法，将现有的工艺流程：PVX材料沉积→平坦层材料涂布→平坦层图案化→PVX图案化→ITO，调整为：PVX沉积、曝光显影、刻蚀→在第一过孔内填充导电胶层→平坦层制备→ITO。通过增加导电胶层，使导电胶层填充于钝化层的第一过孔内，从而形成保护层，即保护漏极不被氧化，并且可降低后续平坦层的开孔深度，降低平坦层的干刻难度；进一步地，导电胶层在第一过孔内可以形成凸起结构，这样可使得电极层的搭接面积增加，避免搭接不良风险。另外，本申请技术方案先刻蚀PVX，与平坦层成膜之后再刻蚀PVX的工艺相比，可降低PVX的干刻难度，并减轻干刻时间长带来的PR残留问题。
本申请另一实施例还提供了一种显示基板，该显示基板可以采用图2所述的制备方法制备得到，参照图8，该显示基板可以包括：基板20以及设置在基板20上的薄膜晶体管30，薄膜晶体管30包括漏极D；设置在漏极D背离基板20一侧的钝化层60；图案化设置在钝化层60背离基板20一侧的导电胶层100，导电胶层100与漏极D通过设置在钝化层60上的第一过孔h1连接；设置在导电胶层100和钝化层60背离基板20一侧的平坦层81；设置在平坦层81背离基板20一侧的电极层82，电极层82与导电胶层100通过设置在平坦层81上的第二过孔h2连接。
其中，导电胶层100充满第一过孔h1且凸出钝化层60。导电胶层100凸出钝化层60的高度可以小于或等于1000埃。
导电胶层100的材料可以为银系导电胶、金系导电胶、铜系导电胶或炭系导电胶等。
本申请另一实施例还提供了一种显示装置，该显示装置包括任一实施例的显示基板。
需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有2D或3D显示功能的产品或部件。
本申请实施例提供了一种显示基板的制备方法、显示基板及显示装置，其中制备方法包括：提供基板，在基板上形成薄膜晶体管，薄膜晶体管包括漏极；采用第一构图工艺，在漏极背离基板的一侧形成钝化层，钝化层上设置有第一过孔，以使部分漏极裸露；在钝化层背离基板的一侧依次形成平坦层和电极层，电极层与漏极通过第一过孔以及设置在平坦层上的第二过孔连接。本申请在平坦层的成膜工艺之前，优先采用构图工艺对钝化层开孔，与现有技术相比，本方案可以降低钝化层的干刻难度，减少钝化层干刻不良，提升产品良率。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种显示基板的制备方法、显示基板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种显示基板的制备方法，其特征在于，所述制备方法包括：
提供基板；
在所述基板上形成薄膜晶体管，所述薄膜晶体管包括漏极；
采用第一构图工艺，在所述漏极背离所述基板的一侧形成钝化层，所述钝化层上设置有第一过孔，以使部分漏极裸露；
采用第二构图工艺，在所述钝化层和裸露的漏极背离所述基板的一侧形成导电胶层，所述导电胶层填充所述第一过孔；
采用第三构图工艺，在所述钝化层和所述导电胶层背离所述基板的一侧形成平坦层，所述平坦层上设置有第二过孔，以使所述导电胶层裸露；
在所述导电胶层以及所述平坦层上形成电极层，所述电极层与所述导电胶层通过所述第二过孔连接。
2.根据权利要求1所述的制备方法，其特征在于，所述采用第一构图工艺，在所述漏极背离所述基板的一侧形成钝化层的步骤，包括：
在所述漏极背离所述基板的一侧沉积钝化层材料；
在所述钝化层材料背离所述基板的一侧形成光刻胶；
采用第一掩膜版，对光刻胶进行曝光和显影处理；
对所述钝化层材料进行刻蚀，得到所述钝化层。
3.根据权利要求1所述的制备方法，其特征在于，所述采用第二构图工艺，在所述钝化层和裸露的漏极背离所述基板的一侧形成导电胶层的步骤，包括：
在所述钝化层和裸露的漏极背离所述基板的一侧涂布导电胶；
对所述导电胶进行前烘固化处理；
在完成前烘固化处理的导电胶背离所述基板的一侧形成光刻胶；
采用第二掩膜版，对光刻胶进行曝光和显影处理；
对所述导电胶进行刻蚀，得到所述导电胶层。
4.根据权利要求3所述的制备方法，其特征在于，对所述导电胶进行刻蚀，得到所述导电胶层的步骤，包括：
对所述导电胶进行湿法刻蚀，得到所述导电胶层。
5.根据权利要求1所述的制备方法，其特征在于，所述采用第三构图工艺，在所述钝化层和所述导电胶层背离所述基板的一侧形成所述平坦层的步骤，包括：
在所述钝化层和所述导电胶层背离所述基板的一侧形成光刻胶；
采用第三掩膜版，对光刻胶进行曝光和显影，得到所述平坦层。
6.根据权利要求1所述的制备方法，其特征在于，所述采用第三构图工艺，在所述钝化层和所述导电胶层背离所述基板的一侧形成所述平坦层的步骤，包括：
在所述钝化层和所述导电胶层背离所述基板的一侧形成有机介电材料；
在所述有机介电材料背离所述基板的一侧形成光刻胶；
采用第四掩膜版，对光刻胶进行曝光和显影处理；
对所述有机介电材料进行刻蚀，得到所述平坦层。
7.根据权利要求1至6任一项所述的制备方法，其特征在于，所述提供基板的步骤，包括：
提供衬底；
在所述衬底的一侧形成遮光层，所述遮光层在所述衬底上的正投影覆盖所述薄膜晶体管在所述衬底上的正投影；
在所述遮光层背离所述衬底的一侧形成缓冲层，得到所述基板。
8.根据权利要求7所述的制备方法，其特征在于，所述在所述基板上形成薄膜晶体管的步骤，包括：
在所述缓冲层背离所述衬底的一侧依次形成有源层、栅极绝缘层、栅极、层间介质层以及源漏电极层，得到所述薄膜晶体管；
其中，所述源漏电极层包括所述漏极。
9.一种显示基板，其特征在于，由权利要求1所述的制备方法制备而成，所述显示基板包括：
基板以及设置在所述基板上的薄膜晶体管，所述薄膜晶体管包括漏极；
设置在所述漏极背离所述基板一侧的钝化层；
图案化设置在所述钝化层背离所述基板一侧的导电胶层，所述导电胶层与所述漏极通过设置在所述钝化层上的第一过孔连接；
设置在所述导电胶层和所述钝化层背离所述基板一侧的平坦层；
设置在所述平坦层背离所述基板一侧的电极层，所述电极层与所述导电胶层通过设置在所述平坦层上的第二过孔连接。
10.根据权利要求9所述的显示基板，其特征在于，所述导电胶层充满所述第一过孔且凸出所述钝化层。
11.根据权利要求10所述的显示基板，其特征在于，所述导电胶层凸出所述钝化层的高度小于或等于1000埃。
12.根据权利要求9所述的显示基板，其特征在于，所述导电胶层的材料为银系导电胶、金系导电胶、铜系导电胶或炭系导电胶。
13.一种显示装置，其特征在于，包括权利要求9至12任一项所述的显示基板。
CN202010740760.1A 2020-07-27 2020-07-27 一种显示基板的制备方法、显示基板及显示装置 Active CN111681990B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010740760.1A CN111681990B (zh) 2020-07-27 2020-07-27 一种显示基板的制备方法、显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010740760.1A CN111681990B (zh) 2020-07-27 2020-07-27 一种显示基板的制备方法、显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN111681990A CN111681990A (zh) 2020-09-18
CN111681990B true CN111681990B (zh) 2023-04-07

Family

ID=72458041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010740760.1A Active CN111681990B (zh) 2020-07-27 2020-07-27 一种显示基板的制备方法、显示基板及显示装置

Country Status (1)

Country Link
CN (1) CN111681990B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782492B (zh) * 2021-09-10 2024-05-07 京东方科技集团股份有限公司 基板及其制备方法、电学器件、集成电路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712295B1 (ko) * 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP5842180B2 (ja) * 2011-03-24 2016-01-13 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置及びその製造方法
TW201501283A (zh) * 2013-06-25 2015-01-01 Hon Hai Prec Ind Co Ltd 發光顯示器
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104952792B (zh) * 2015-07-13 2017-12-29 深圳市华星光电技术有限公司 Tft基板结构的制作方法
CN107507850B (zh) * 2017-08-11 2020-02-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN111681990A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
WO2018176760A1 (zh) 一种柔性显示面板、显示装置及柔性显示面板的制作方法
US8877534B2 (en) Display device and method for manufacturing the same
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN108493236B (zh) 薄膜晶体管及其制造方法、柔性显示屏及显示装置
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
WO2017113467A1 (zh) 一种coa基板及其制作方法
CN107871753B (zh) 阵列基板及其制备方法
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
US10347660B2 (en) Array substrate and manufacturing method thereof
US20200343329A1 (en) Array substrate, manufacturing method therefor, and display device
CN110610964A (zh) 有机发光显示面板及其制备方法
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
WO2015010427A1 (zh) 阵列基板及其制作方法和显示装置
CN111293127B (zh) 一种显示面板及其制备方法
WO2018205886A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
EP3185287B1 (en) Array substrate and manufacturing method thereof, and display device
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN111681990B (zh) 一种显示基板的制备方法、显示基板及显示装置
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
US10199236B2 (en) Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate
CN108333845A (zh) 阵列基板、显示面板以及阵列基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant